CN1303662C - 内存测试机与集成电路分类机的直接连接界面装置 - Google Patents
内存测试机与集成电路分类机的直接连接界面装置 Download PDFInfo
- Publication number
- CN1303662C CN1303662C CNB021015724A CN02101572A CN1303662C CN 1303662 C CN1303662 C CN 1303662C CN B021015724 A CNB021015724 A CN B021015724A CN 02101572 A CN02101572 A CN 02101572A CN 1303662 C CN1303662 C CN 1303662C
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- memory test
- classifier
- main body
- interface device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
一种适于连接内存测试机与集成电路分类机的直接连接界面装置,此直接连接界面装置包括主体底板、印刷电路板、第一对位结构、第一固定结构。其中主体底板具有第二对位结构与第二固定结构,并设置于集成电路分类机上,主体底板的上缘低于喂料飞梭活动区,且主体底板具有一开口,此开口暴露出分配器活动区。印刷电路板设置于内存测试机上。第一对位结构设置于内存测试机上,且适于与第二对位结构相对位嵌合。第一固定结构设置于内存测试机上,且适于可拆卸式连接于第二固定结构。
Description
技术领域
本发明是有关于一种直接连接界面装置(Direct mount interfacedevice),并且特别是关于一种内存测试机(Memory tester)与集成电路分类机(IC handler)的直接连接界面装置。
背景技术
在集成电路的制作过程中,凡是机械设备、工艺参数、工艺环境以及其它未举出种种的因素,都有可能对集成电路工艺产生不良的影响,而产生制造缺陷的问题。然而对于供给消费者的产品而言,此种制造缺陷的问题可以经由预先的测试以及分类而予以最小化。
其中测试以及分类集成电路的方法,如图1所示,将内存测试机100与集成电路分类机102互相连接,以进行集成电路的测试与分类。一般而言,测试以及分类方法例如是将待测试的集成电路置入集成电路分类机中,然后,由内存测试机送出测试信号至集成电路分类机中的集成电路的接脚上,再将讯号经由相同的路径传回内存测试机,以判别集成电路的良莠,其后,经由集成电路分类机将经过测试的集成电路加以分类,而达到测试以及分辨出良好与有缺陷集成电路的目的。
公知的内存测试机与集成电路分类机的连接方式有下述两种,其中之一种连接方式请参照图2,图2为图1所圈示的A部分的放大示意图。在图2中,两机台的连接系由印刷电路板110、同轴隔离线及电源线114、印刷电路板112所组成。其中印刷电路板110系装设于内存测试机100的测试头(图中未示出),印刷电路板112装设于集成电路分类机102的测试夹具(图中未示出),印刷电路板110与印刷电路板112再经由同轴隔离线及电源线114电性连接,讯号的来回传递则经由印刷电路板110、同轴隔离线及电源线114、印刷电路板112而进行。
另一种连接方式请参照图3,系采用一种具有位置对准固定构件的连接装置,图3同样为图1所圈示的A部分的放大示意图。在图3中,其中连接装置的第一构件120固定于内存测试机100上,印刷电路板124连接于内存测试机100的测试头,第二构件122固定于集成电路分类机102上,印刷电路板126连接于集成电路分类机102的测试夹具。并且,印刷电路板124与印刷电路板128系藉由同轴隔离线及电源线130电性连接,且在印刷电路板128的另一面设置有接触针132,在内存测试机100与集成电路分类机102连接时,系由接触针132电性连接至印刷电路板126上对应的针孔,且藉由位置对准固定构件134以固定连接两机械。信号的来回传递则经由印刷电路板124、同轴隔离线及电源线130、印刷电路板128、接触针132以及印刷电路板126而进行。
然而,上述图2的连接方式,在内存测试机与集成电路分类机之间,并无固定的机构将两者固定住,因此同轴隔离线及电源线可能因为拉扯而脱落,使得被测试的集成电路因断线而被误判为不良品,必须再重新测试,造成生产性能不佳。
图3的连接方式虽然得以固定两机台,然而,由于第二构件系固定于集成电路测试机上,而装设于第二构件上的位置对准固定构件,会将集成电路分类机的喂料飞梭(Feed Shuttle)活动区以及下料分类分配器(Distributor)的活动区遮蔽住,当必须进行故障以及卡料排除时,须花费相当多的时间先将第二构件拆下来,才得以进行故障以及卡料排除,完成之后再行装回,而浪费了许多的生产时间。
并且,接触针在经由长时间的使用插拔后会有磨损的问题,亦须花费时间更换或维修。
而且,图2与图3的连接方式尚具有下述的缺点:
由于上述供给被测试集成电路的电源以及接地是经由电源线传递,易受外界噪声干扰,而导致测试结果不正确。
并且,信号的传递是经由同轴隔离信号线,其所经由的路径较长,极易造成信号时序送达集成电路接脚延迟,使得测试结果不正确。
发明内容
因此,本发明的目的在于提供一种内存测试机与集成电路分类机的直接连接界面装置,能够稳固的连接并固定内存测试机与集成电路分类机。
本发明的另一目的在于提供一种内存测试机与集成电路分类机的直接连接界面装置,能够在集成电路分类机必须进行故障或卡料排除时,使操作人员能够以最短的时间完成。
本发明的第三个目的是提供一种内存测试机与集成电路分类机的直接连接界面装置,能够使由内存测试机所发出的测试信号及电源,在传送到集成电路时具有最短的传送路径以及时序特性。
根据本发明的上述目的,本发明提供一种内存测试机与集成电路分类机的直接连接界面装置,适于连接一内存测试机与一集成电路分类机,其中集成电路分类机的连接面具有测试夹具、喂料飞梭活动区与分配器活动区,且喂料飞梭活动区位于分配器活动区的上方,测试夹具位于喂料飞梭活动区与分配器活动区之间,此直接连接界面装置包括:主体底板、印刷电路板、第一对位结构、第一固定结构。其中主体底板具有第二对位结构与第二固定结构,并设置于集成电路分类机的连接面上,主体底板之上缘低于喂料飞梭活动区,且主体底板具有一开口,且此开口暴露出分配器活动区。印刷电路板之一面设置于内存测试机上,且印刷电路板之另一面适于电性连接测试夹具。第一对位结构设置于内存测试机上,且适于与第二对位结构对位嵌合。第一固定结构设置于内存测试机上,且适于可拆拆卸式连接于第二固定结构。
根据上述的内存测试机与集成电路分类机之直接连接界面装置,由于设置于集成电路分类机上的主体底板本身以及主体底板上的对位结构与固定结构,其设置位置并不会妨碍到喂料飞梭的活动位置,并且于主体底板上具有一开口,能够暴露出下料分配器的活动位置,因此当机械发生故障或卡料时,操作或维修人员不须将主体底板由集成电路分类机拆下,而能够以最短的时间完成卡料以及故障的排除。
而且,当两机台连结时,通过对位结构使得两机台能够位置正确的连结在一起,并且,再通过固定结构,将两机台固定在一起,使得两机台在测试集成电路时得以稳定的运转,能够避免受到不当外力碰撞所造成的分离故障。
并且,由于测试信号及电源传送仅经过一片双面多层的电路板,其传递的路径较短,因此传送到集成电路具有较佳的时序特性。进一步,由于电源线系内建于双面多层的电路板上,因此能够避免易受外界噪声干扰,而导致测试结果不正确的问题。
附图说明
图1所示为内存测试机与集成电路分类机的连接示意图;
图2所示为公知的一种连接内存测试机与集成电路分类机的连接装置的侧面局部放大示意图;
图3所示为公知的另一种连接内存测试机与集成电路分类机的连接装置的侧面局部放大示意图;
图4所示为本发明较佳实施例的连接内存测试机与集成电路分类机的直接连接界面装置的侧面局部放大示意图;
图5所示为本发明较佳实施例的直接连接界面装置,装设于集成电路分类机侧的连接面示意图;以及
图6所示为本发明较佳实施例的直接连接界面装置,装设于内存测试机侧的连接面示意图。
附图的标记说明:
100、200:内存测试机
102、202:集成电路分类机
110、112、124、126、128、212:印刷电路板
114、130:同轴隔离线及电源线
120:第一构件
122:第二构件
132:接触针
134:位置对准固定构件
210:主体底板
214:开口
216a、216b:对位结构
218a、218b:固定结构
220:测试夹具
230:喂料飞梭活动区
240:分配器活动区
具体实施方式
请同时参照图4、图5以及图6,图4所示为本发明较佳实施例的连接内存测试机与集成电路分类机的直接连接界面装置的侧面局部放大示意图,且图4是图1所圈示A部分的局部放大示意图,图5所示为本发明较佳实施例之直接连接界面装置,装设于集成电路分类机侧的连接面示意图,以及图6所示为本发明较佳实施例的直接连接界面装置,装设于内存测试机侧的连接面示意图。
本发明较佳实施例的内存测试机与集成电路分类机的直接连接界面装置,至少包括主体底板210、印刷电路板212、对位结构216a、216b以及固定结构218a、21gb。
主体底板210系设置于集成电路分类机202与内存测试机200之接触面上,且主体底板210例如是由金属板所构成。其中主体底板210的上缘低于集成电路分类机202的喂料飞梭活动区230,而使喂料飞梭活动区230能够暴露出来。并且,主体底板210具有一开口214,此开口214暴露出集成电路分类机202的分配器活动区240。由于主体底板210设置于集成电路分类机202时具有上述的特点,因此当集成电路分类机202故障或卡料时,操作人员不须拆下主体底板210,就能够相当容易的进行故障或卡料排除的处理。
印刷电路板212系设置于内存测试机200侧,并且电性连接于内存测试机200的测试头(图中未示出),此印刷电路板212并用以电性连接集成电路分类机202之测试夹具220,其中印刷电路板212例如是双面多层的电路板。由于是采用一片双面多层的电路板,测试信号及电源传送仅经过此此片印刷电路板212,其传递的路径较短,因此传送到集成电路的测试信号将具有较佳的时序特性。
对位结构216a、216b系为可互相对位嵌合的机构,其中对位结构216a设置于内存测试机200上,对位结构216b则设置于主体底板202上。并且,对位结构216a、216b可具有互相对位嵌合的凸块与凹槽。其中当对位结构216a具有凸块时,则对位结构216b具有凹槽,而当对位结构216a具有凹槽时,则对位结构216b具有凸块。在两机台连接时,通过对位结构216a、216b,而能够使内存测试机200与集成电路分类机202以正确的位置连接。并使得印刷电路板212能够正确的与内存测试机200的测试头220电性连接。
固定结构218a、218b系为可拆卸式互相连接的组件。其中固定结构218a设置于内存测试机200,且固定结构216b设置于主体底板210上,固定结构218a、218b例如是可拆卸式互相连接的扣件。在内存测试机200与集成电路分类机202通过对位结构216a、216b互相对准连接后,再将设置固定结构218a、218b互相固定,而能够将内存测试机200与集成电路分类机202牢牢固定住,避免两机台受到外力而分离。
因此,当连接内存测试机100与集成电路分类机102进行测试时,系经由对位结构216a、216b以使两机台以正确的位置连接。并使得印刷电路板212正确的与内存测试机200的测试头220电性连接,并且在两机台连接后,以固定结构218a、218b将两机台牢牢固定住,避免两机台受到外力而分离。
而在进行测试时,由于本发明是采用一片双面多层的印刷电路板212,而能够得到较佳的时序特性。
请参照表1,表1所示为公知的连接方式一、公知的连接方式二以及本发明连接方法之平均信号时序延迟:
表1
平均信号时序延迟 | |
公知的连接方式一 | 3.766ns |
公知的连接方式二 | 4.107ns |
本发明连接方式 | 2.270ns |
由上述表1,可进一步显示出本发明的直接连接界面装置,较之公知的连接装置具有较佳的平均信号时序延迟。
而且,在两相连的机台发生卡料或故障的状况时,两机台可以快速的分开来。并且,由于装设于内存测试机202的主体底板已暴露出最常发生卡料状况的喂料飞梭活动区230以及分配器活动区240,因此不须经由费时的拆装动作,即能够迅速的将卡料或是故障状况排除。
综上所述,本发明之内存测试机与集成电路分类机的直接连接界面装置,由于设置于集成电路分类机的主体基板本身以及其上的对位结构与固定结构,其设置位置并不会妨碍到喂料飞梭的活动位置,并且于主体底板上具有一开口,能够暴露出下料分配器的活动位置,因此当机械发生故障或卡料时,操作或维修人员不须将主体底板由集成电路分类机拆下,而能够以最短的时间完成卡料以及故障的排除。
而且,当两机台连结时,通过对位结构使得两机台能够位置正确的连结在一起。并且,再通过固定结构,将两机台固定在一起,使得两机台在测试集成电路时得以稳定的运转,能够避免受到不当外力碰撞所造成的分离故障。
并且,由于测试信号及电源传送仅经过一片双面多层的电路板,其传递的路径较短,因此传送到集成电路具有较佳的时序特性。进一步,由于电源线系内建于双面多层的电路板上,因此能够避免易受外界噪声干扰,而导致测试结果不正确的问题。
尚且,由于两机台的电性连接不使用接触针,因此亦能够避免因接触针因长时使用而必须维修或更换的问题。
虽然本发明已以一较佳实施例披露如上,然其并非用以限定本发明,任何熟习本领域的技术人员,在不脱离本发明之精神和范围内,当可作各种的改动与润饰,因此本发明之保护范围以权利要求书中所界定的范围为准。
Claims (7)
1.一种内存测试机与集成电路分类机的直接连接界面装置,适用于连接一内存测试机与一集成电路分类机,其特征在于:该集成电路分类机的连接面具有一测试夹具、一喂料飞梭活动区与一分配器活动区,且该喂料飞梭活动区位于该分配器活动区的上方,该测试夹具位于该喂料飞梭活动区与该分配器活动区之间,该直接连接界面装置包括:
一主体底板,该主体底板具有一第一对位结构与一第一固定结构,且该主体底板设置于该集成电路分类机的连接面上,其中该主体底板的上缘低于该喂料飞梭活动区,且该主体底板具有一开口,该开口暴露出该分配器活动区;
一第二对位结构,设置于该内存测试机上,该第二对位结构适于与该第一对位结构相对位嵌合;以及
一第二固定结构,设置于该内存测试机上,该第二固定结构适于可拆卸式连接于该第一固定结构。
2.如权利要求1所述的内存测试机与集成电路分类机的直接连接界面装置,其特征在于:还包括于该内存测试机设置一印刷电路板,且该印刷电路板的一面设置于该内存测试机上,另一面适于电性连接该测试夹具。
3.如权利要求2所述的内存测试机与集成电路分类机的直接连接界面装置,其特征在于:该印刷电路板包括一双面多层电路板。
4.如权利要求1所述的内存测试机与集成电路分类机的直接连接界面装置,其特征在于:该主体底板包括金属板。
5.如权利要求1所述的内存测试机与集成电路分类机的直接连接界面装置,其特征在于:该第一对位结构具有一凸块,则该第二对位结构具有一凹槽,且该凸块相对位嵌合于该凹槽。
6.如权利要求1所述的内存测试机与集成电路分类机的直接连接界面装置,其特征在于:该第一对位结构具有一凹槽,则该第二对位结构具有一凸块,且该凹槽相对位嵌合于该凸块。
7.如权利要求1所述的内存测试机与集成电路分类机的直接连接界面装置,其特征在于:该第一固定结构与该第二固定结构包括一对可拆卸式且互相连接的扣件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB021015724A CN1303662C (zh) | 2002-01-10 | 2002-01-10 | 内存测试机与集成电路分类机的直接连接界面装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB021015724A CN1303662C (zh) | 2002-01-10 | 2002-01-10 | 内存测试机与集成电路分类机的直接连接界面装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1433057A CN1433057A (zh) | 2003-07-30 |
CN1303662C true CN1303662C (zh) | 2007-03-07 |
Family
ID=27627339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB021015724A Expired - Fee Related CN1303662C (zh) | 2002-01-10 | 2002-01-10 | 内存测试机与集成电路分类机的直接连接界面装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1303662C (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6037793A (en) * | 1997-01-30 | 2000-03-14 | Tokyo Electron Limited | Inspecting method and apparatus for semiconductor integrated circuit |
US6335209B1 (en) * | 1996-01-25 | 2002-01-01 | Kabushiki Kaisha Toshiba | Method for testing semiconductor memory devices, and apparatus and system for testing semiconductor memory |
-
2002
- 2002-01-10 CN CNB021015724A patent/CN1303662C/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6335209B1 (en) * | 1996-01-25 | 2002-01-01 | Kabushiki Kaisha Toshiba | Method for testing semiconductor memory devices, and apparatus and system for testing semiconductor memory |
US6037793A (en) * | 1997-01-30 | 2000-03-14 | Tokyo Electron Limited | Inspecting method and apparatus for semiconductor integrated circuit |
Also Published As
Publication number | Publication date |
---|---|
CN1433057A (zh) | 2003-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3007211B2 (ja) | 電子部品コンタクトアセンブリおよびその接続方法 | |
US6967494B2 (en) | Wafer-interposer assembly | |
KR100609652B1 (ko) | 공간변형기와 상기 공간변형기의 제조방법 및 상기공간변형기를 갖는 프로브 카드 | |
CN102466739B (zh) | 探针卡 | |
CN1900728A (zh) | 实现用于测试印刷电路板的可测性插头的方法和装置 | |
JPH11224755A (ja) | ソケットタイプモジュールテスト装置及びこれに使用されるソケット | |
KR100909966B1 (ko) | 멀티 프로브 카드 유니트 및 이를 구비한 프로브 검사 장치 | |
US20080186037A1 (en) | Probe card and structure for fixing needle thereof | |
JP2004184415A (ja) | 半導体パッケージの検査装置及びこれを利用した検査方法 | |
CN1303662C (zh) | 内存测试机与集成电路分类机的直接连接界面装置 | |
US20070103179A1 (en) | Socket base adaptable to a load board for testing ic | |
CN212845494U (zh) | 电连接装置 | |
JP2009283959A (ja) | 集合プリント配線基板 | |
CN1447125A (zh) | 用于使测试仪与被测器件面接的适配器方法和装置 | |
US6685498B1 (en) | Logic analyzer testing method and configuration and interface assembly for use therewith | |
KR102519003B1 (ko) | 반도체 컴포넌트 번인 테스트 모듈 및 번인 테스트 장비 | |
KR100439309B1 (ko) | 와이어 본딩된 칩 테스트 장치 및 방법 | |
CN101135706A (zh) | 晶片测试模块 | |
US5406199A (en) | Test fixture carrying a channel card for logic level translation | |
JPH07106038A (ja) | 半導体集積回路パッケージ用テスト装置 | |
US8113412B1 (en) | Methods for detecting defect connections between metal bumps | |
KR101204563B1 (ko) | 인쇄회로기판의 도금 상태 자동 검사 장치 및 방법 | |
CN108448360B (zh) | 一种电连接器组装螺丝自动上料装置 | |
CN111474465A (zh) | 用于emmi分析的扁平封装半导体器件夹具及分析方法 | |
CN100386638C (zh) | 一种对pcb进行在线测试的系统及其实现方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070307 Termination date: 20210110 |
|
CF01 | Termination of patent right due to non-payment of annual fee |