CN1300842C - 在掩膜式只读存储器制造工艺中进行信号注入的方法 - Google Patents
在掩膜式只读存储器制造工艺中进行信号注入的方法 Download PDFInfo
- Publication number
- CN1300842C CN1300842C CNB031510256A CN03151025A CN1300842C CN 1300842 C CN1300842 C CN 1300842C CN B031510256 A CNB031510256 A CN B031510256A CN 03151025 A CN03151025 A CN 03151025A CN 1300842 C CN1300842 C CN 1300842C
- Authority
- CN
- China
- Prior art keywords
- hard material
- mask
- layer
- carried out
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 230000015654 memory Effects 0.000 title abstract description 8
- 239000007943 implant Substances 0.000 title description 2
- 239000000463 material Substances 0.000 claims abstract description 53
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 20
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 15
- 239000010937 tungsten Substances 0.000 claims abstract description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 10
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 10
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 238000000059 patterning Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 10
- 239000000203 mixture Substances 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 10
- 230000007547 defect Effects 0.000 abstract 1
- 238000002513 implantation Methods 0.000 abstract 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 17
- 238000005498 polishing Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- -1 boron ion Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种在掩膜式只读存储器制造工艺中进行信号注入的方法，其特征在于，所用的掩膜由硬质材料构成，所述的硬质材料优选为钨、氮化硅和二氧化硅。该方法克服了原来的光刻胶掩膜显影后容易脱落的缺点，提高了成品率，而且有助于将掩膜式只读存储器的尺度降低到0.13μm以下。
Description
技术领域
本发明一般地涉及半导体器件制造领域，更具体地说，本发明涉及利用硬掩膜在半导体基片上进行信号注入的方法。
背景技术
在各种只读存储器中，掩膜式只读存储器(Mask ROM)是结构和工艺较为简单的一种。它以存储单元(memory cell)的阈值电压(thresholdvoltage)来代表其中的资料值，读取时以一定栅极电压下存储单元的信道(channel)开、关来决定其资料值，而信道的开、关是由存储单元本身的阈值电压所决定的。
近年来，在掩膜式只读存储器的制造工艺中，广泛采用信号注入(code implant)的方法来调节阈值电压，以区分0/1信号。在进行信号注入时，例如通过离子注入法，通常使用各种类型的光刻胶(photoresist)作为掩膜，以阻挡掺杂离子。这种方法较为简单，但是，由于光刻胶的成分多为有机高分子化合物，阻挡离子注入的能力较差，因此，光刻胶掩膜往往需要较大的厚度，才能有效地阻挡离子注入。随着器件最小特征尺寸的减小，光刻胶掩膜底部的横截面积也会减小，而掩膜的厚度又比较大，因此，在显影后，光刻胶掩膜很容易脱落，并进一步造成器件产率和品质的降低，而且对器件尺寸的进一步减小造成了困难。
发明内容
本发明的目的是提供一种信号注入的新方法，以便克服上述的光刻胶掩膜易脱落、产率低、限制器件尺寸等缺点。
因此，本发明提供了一种在掩膜式只读存储器制造工艺中进行信号注入的方法，包括如下两个步骤：(a)在有待进行信号注入的基片上制备掩膜；(b)利用所述掩膜进行信号注入，其特征在于，步骤(a)中所述的掩膜由硬质材料构成。
其中，所述的硬质材料优选为：钨、氮化硅和二氧化硅。在本发明的一个优选实施例中，所述的硬质材料为氮化硅或二氧化硅。在本发明的一个特别优选的实施例中，所述的绝缘膜为二氧化硅或氮化硅，所述的硬质材料为钨。
在本发明的一些优选实施例中，步骤(a)包括如下子步骤：
(a1)在基片上形成一层绝缘膜；
(a2)对所述绝缘膜进行图案化，以刻蚀出孔图案；
(a3)在所述的图案化后的绝缘膜上淀积一层硬质材料；
(a4)通过平坦化，去除位于所述绝缘膜之上的硬质材料；
(a5)对所述的绝缘膜进行刻蚀，以形成所述的掩膜。
其中，步骤(a1)中最好还包括对绝缘膜进行平坦化。
步骤(a5)中所述的刻蚀，是指将绝缘膜刻蚀到一定的厚度，其厚度值可以根据信号注入能量的大小以及掩膜所用的材料等加以确定。刻蚀绝缘膜的方法可以是本领域技术人员所熟知的各种方法。
在本发明的另一些优选实施例中，步骤(a)包括如下子步骤：
(a1)在所述基片上形成第一层硬质材料；
(a2)在所述的第一层硬质材料上形成第二层硬质材料，其中，第二层硬质材料与第一层硬质材料的成分不同；
(a3)对所述的第二层硬质材料进行图案化；
(a4)利用所述的图案化后的第二层硬质材料，对所述的第一层硬质材料进行刻蚀，以形成所述的掩膜。
其中，步骤(a1)中最好还包括对第一层硬质材料进行平坦化；步骤(a2)中最好还包括对第二层硬质材料进行平坦化。所述的硬质材料优选为二氧化硅或氮化硅。在本发明的一个优选实施例中，所述的第一层硬质材料为二氧化硅，所述的第二层硬质材料为氮化硅。在本发明的另一个优选实施例中，所述的第一层硬质材料为氮化硅，所述的第二层硬质材料为二氧化硅。
本发明采用硬质材料来制备信号注入时的掩膜，由于其阻挡离子注入的能力较强，所形成的硬掩膜厚度较小，因此，克服了光刻胶掩膜显影后容易脱落的缺点，并且有助于提高产量，而且，本发明有助于将掩膜式只读存储器的尺度降低到0.13μm以下。
附图说明
图1A-图1I示出了利用钨硬掩膜进行信号注入的方法。
图2A-图2G示出了利用SiO2硬掩膜进行信号注入的方法。
图3A-图3G示出了利用Si3N4硬掩膜进行信号注入的方法。
图4A-图4F示出了利用Si3N4和SiO2硬掩膜进行信号注入的方法。
图5示出了本发明的硬掩膜在应用时的状态。
具体实施方式
为了更加详细地解释本发明，下面将结合附图给出本发明的具体实施例。在对这些实施例进行描述时，没有对公知的方法、工艺、器件和材料等进行详细的描述，以避免喧宾夺主、淡化了本发明的主要内容。
实施例一
图1A-图1I示出了本发明的一个特别优选的实施例。在这个实施例中，利用钨硬掩膜进行信号注入。
如图1A所示，在形成MOS源区和漏区并退火以后，p阱(p well)16位于衬底的底部，埋入的n+(buried n-plus)14位于p阱的上面，栅极氧化层(gate oxide)12位于p阱16的上面，栅极10位于栅极氧化层12的上面。
第一步，在栅极10上淀积一层SiO2 100，如图1B所示。此处，SiO2层100的厚度可以根据信号注入能量的大小以及掩膜所用的材料等加以确定，例如约600。而且，最好对SiO2层进行平坦化，例如通过本发明优选采用的化学机械抛光法。
第二步，利用一块已经预先制备好的掩膜对氧化物层100进行图案化，以刻蚀出孔图案108，如图1C所示。此处的“图案化”是指通过一系列操作在基底(例如此处的氧化物层100)上刻蚀出具有预定形状和尺寸的图案，其中可以包括若干步骤，例如涂覆光刻胶、利用掩膜进行曝光、交联烘烤、显影、刻蚀(干法/湿法)等操作。
第三步，淀积Ti/TiN粘连层102，并将孔图案108底部的Ti/TiN粘连层(对于钨掩膜而言，为了增强其附着能力，需要淀积粘连层；而对于SiO2和Si3N4掩膜而言，则不需要该粘连层)102刻蚀掉，如图1D所示。此处，淀积Ti/TiN粘连层的方法可以是本领域技术人员熟知的各种方法，例如，本发明优选采用的溅射方法(SPUTTER)；刻蚀孔图案底部粘连层的方法可以是本领域技术人员熟知的各种方法，例如本发明优选采用的等离子体干法刻蚀。
第四步，将钨104填充到孔图案108中，如图1E所示。此处，填充钨的方法可以是本领域技术人员熟知的各种方法，例如本发明优选采用的溅射方法。
第五步，对钨层104进行平坦化，例如通过本发明优选采用的化学机械抛光法，以除去位于氧化物层100之上的钨，如图1F所示。
第六步，利用10∶1的HF对氧化物层100进行一定程度的刻蚀，其剩余厚度可以根据信号注入能量的大小以及掩膜所用的材料等加以确定，例如约300，如图1G所示。这样，用于信号注入的钨硬掩膜就形成了。
第七步，进行信号注入，例如硼离子注入，如图1H所示。
在信号注入后，除去钨掩膜，例如用NH4OH和H2O2，如图1I所示。
实施例二
图2A-图2G示出了本发明的一个优选实施例。在这个实施例中，利用SiO2硬掩膜进行信号注入。
如图2A所示，在形成MOS源区和漏区并退火以后，p阱16位于衬底的底部，埋入的n+14位于p阱的上面，栅极氧化层12位于p阱16的上面，栅极10位于栅极氧化层12的上面。
第一步，在栅极10上淀积一层Si3N4 120，如图2B所示。此处，Si3N4层120的厚度可以根据信号注入能量的大小以及掩膜所用的材料等加以确定，例如约2000。而且，最好对Si3N4层120进行平坦化，例如通过本发明优选采用的化学机械抛光法。
第二步，利用一块已经预先制备好的掩膜对Si3N4层120进行图案化，以刻蚀出孔图案128，如图2C所示。
第三步，将SiO2 122填充到图案128中，如图2D所示。此处，填充SiO2的方法可以是本领域技术人员熟知的各种方法，例如，本发明优选采用的等离子体增强化学气相淀积法(Plasma enhanced chemical vapordeposition，PECVD)。
第四步，对SiO2层122进行平坦化，例如通过本发明优选采用的化学机械抛光法，以除去位于Si3N4层120之上的SiO2，如图2E所示。
第五步，利用热磷酸对Si3N4层120进行一定程度的湿法刻蚀，其剩余厚度可以根据信号注入能量的大小以及掩膜所用的材料等加以确定，例如约300，如图2F所示。这样，用于信号注入的SiO2硬掩膜就形成了。
然后，进行信号注入，例如硼离子注入，如图2G所示。
实施例三
图3A-图3G示出了本发明的另一个优选实施例。在这个实施例中，利用Si3N4硬掩膜进行信号注入。实施例三的步骤与实施例二基本相同，其差别在于：140为SiO2，142为Si3N4；148为孔图案；对140进行刻蚀时使用的是10∶1的HF。
实施例四
图4A-图4F示出了本发明的另一个优选实施例。在这个实施例中，利用Si3N4和SiO2硬掩膜进行信号注入。
如图4A所示，在形成MOS源区和漏区并退火以后，p阱16位于衬底的底部，埋入的n+14位于p阱的上面，栅极氧化层12位于p阱16的上面，栅极10位于栅极氧化层12的上面。
第一步，在栅极10上淀积一层SiO2 160，如图4B所示。此处，SiO2层160的厚度可以根据信号注入能量的大小以及掩膜所用的材料等加以确定，例如约2000。而且，最好对SiO2层160进行平坦化，例如通过本发明优选采用的化学机械抛光法。
第二步，在SiO2层160上淀积一层Si3N4 162，如图4C所示。其厚度可以根据信号注入能量的大小以及掩膜所用的材料等加以确定，例如约1000。
第三步，利用一块已经预先制备好的掩膜对Si3N4层162进行图案化，如图4D所示。
第四步，利用图案化后的Si3N4层162，对SiO2层160进行刻蚀，以形成图案化的SiO2层160，如图4E所示。
这样，用于信号注入的Si3N4和SiO2硬掩膜就形成了。然后，进行信号注入，如图4F所示。
在本发明的另一个优选实施例中，Si3N4层和SiO2层的位置互换。
图5是一个示意图，示出了本发明的硬掩膜在应用时的状态，其中，10为栅极，14为埋入的n+，18为本发明的硬掩膜。
应当注意，本发明中涉及的掩膜式只读存储器制造工艺中的各种操作，包括但不限于：形成SiO2/Si3N4层、湿法刻蚀、图案化、化学机械抛光、平坦化、信号注入、退火、形成Ti/TiN粘连层、淀积硬质材料、刻蚀绝缘膜、信号注入等，均为本领域里的常规技术，本领域的技术人员可以参照各种工具书或行业标准加以实施。
尽管本发明是参照其特定的优选实施例来描述的，但本领域的技术人员应该理解，在不脱离由所附权利要求限定的本发明的精神和范围的情况下，可以对其进行形式和细节的各种修改。
Claims (13)
1.一种在掩膜式只读存储器制造工艺中进行信号注入的方法，包括如下两个步骤：
(a)在有待进行信号注入的基片上制备掩膜；
(b)利用所述掩膜进行信号注入，
其特征在于，步骤(a)中所述的掩膜由硬质材料构成。
2.如权利要求1所述的方法，其中，步骤(a)包括如下子步骤：
(a1)在所述基片上形成一层绝缘膜；
(a2)对所述绝缘膜进行图案化，以刻蚀出孔图案；
(a3)在所述的图案化后的绝缘膜上淀积一层所述的硬质材料；
(a4)通过平坦化，去除位于所述绝缘膜之上的硬质材料；
(a5)对所述的绝缘膜进行刻蚀，以形成所述的掩膜。
3.如权利要求1或2所述的方法，其中，所述的硬质材料是钨、氮化硅或二氧化硅。
4.如权利要求2所述的方法，其中，步骤(a1)中还包括对所述的绝缘膜进行平坦化。
5.如权利要求1、2、4之一所述的方法，其中，所述的硬质材料为钨。
6.如权利要求5所述的方法，其特征在于，步骤(b)中还包括：在信号注入之后，利用NH4OH和H2O2将由钨硬质材料构成的掩膜除去。
7.如权利要求6所述的方法，其特征在于，步骤(a2)中还包括：在所述绝缘膜的表面形成一个粘连层，并将位于所述孔图案底部的粘连层去除。
8.如权利要求7所述的方法，其特征在于，所述的粘连层为Ti/TiN粘连层。
9.如权利要求1所述的方法，其中，步骤(a)包括如下子步骤：
(a1)在所述基片上形成第一层硬质材料；
(a2)在所述的第一层硬质材料上形成第二层硬质材料，其中，第二层硬质材料与第一层硬质材料的成分不同；
(a3)对所述的第二层硬质材料进行图案化；
(a4)利用所述的图案化后的第二层硬质材料，对所述的第一层硬质材料进行刻蚀，以形成所述的掩膜。
10.如权利要求9所述的方法，其中，步骤(a1)中还包括对所述的第一层硬质材料进行平坦化。
11.如权利要求10所述的方法，其中，步骤(a2)中还包括对所述的第二层硬质材料进行平坦化。
12.如权利要求10所述的方法，其中，所述的第一层硬质材料为二氧化硅，所述的第二层硬质材料为氮化硅。
13.如权利要求10所述的方法，其中，所述的第一层硬质材料为氮化硅，所述的第二层硬质材料为二氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031510256A CN1300842C (zh) | 2003-09-18 | 2003-09-18 | 在掩膜式只读存储器制造工艺中进行信号注入的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031510256A CN1300842C (zh) | 2003-09-18 | 2003-09-18 | 在掩膜式只读存储器制造工艺中进行信号注入的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1599058A CN1599058A (zh) | 2005-03-23 |
| CN1300842C true CN1300842C (zh) | 2007-02-14 |
Family
ID=34659830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031510256A Expired - Lifetime CN1300842C (zh) | 2003-09-18 | 2003-09-18 | 在掩膜式只读存储器制造工艺中进行信号注入的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1300842C (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6133102A (en) * | 1998-06-19 | 2000-10-17 | Wu; Shye-Lin | Method of fabricating double poly-gate high density multi-state flat mask ROM cells |
| CN1378275A (zh) * | 2001-03-30 | 2002-11-06 | 华邦电子股份有限公司 | 具有自行对准金属硅化物组成单位的罩幕式只读存储器的制造方法 |
| US6486029B1 (en) * | 2000-03-16 | 2002-11-26 | Advanced Micro Devices, Inc. | Integration of an ion implant hard mask structure into a process for fabricating high density memory cells |
-
2003
- 2003-09-18 CN CNB031510256A patent/CN1300842C/zh not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6133102A (en) * | 1998-06-19 | 2000-10-17 | Wu; Shye-Lin | Method of fabricating double poly-gate high density multi-state flat mask ROM cells |
| US6486029B1 (en) * | 2000-03-16 | 2002-11-26 | Advanced Micro Devices, Inc. | Integration of an ion implant hard mask structure into a process for fabricating high density memory cells |
| CN1378275A (zh) * | 2001-03-30 | 2002-11-06 | 华邦电子股份有限公司 | 具有自行对准金属硅化物组成单位的罩幕式只读存储器的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1599058A (zh) | 2005-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1275311C (zh) | 浅沟渠隔离结构的填充方法 | |
| CN1127124C (zh) | 用易处理的硬掩模制作沟槽式电容器 | |
| CN1722410A (zh) | 快闪存储器件的制造方法 | |
| CN1862785A (zh) | 制造半导体装置的方法 | |
| CN1638088A (zh) | 半导体器件的制造方法 | |
| CN101055852A (zh) | 通过自对准形成多晶硅浮栅结构的方法 | |
| CN1149679C (zh) | 半导体存储器件及其制造方法 | |
| CN1201251A (zh) | 一种半导体器件的制造方法 | |
| CN1832144A (zh) | 制造快闪存储装置的方法 | |
| CN1750235A (zh) | 非易失性存储装置中形成栅电极的方法 | |
| CN1694237A (zh) | 制造具有凹槽沟道区域的半导体装置的方法 | |
| CN1828906A (zh) | 半导体存储器件及其制造方法 | |
| CN1862784A (zh) | 包括隔离沟槽的半导体器件及其制造方法 | |
| CN1300842C (zh) | 在掩膜式只读存储器制造工艺中进行信号注入的方法 | |
| CN100350589C (zh) | 由清洗形成圆滑边角的浅沟渠隔离方法 | |
| CN1921086A (zh) | 应变cmos的集成制作方法 | |
| CN101859725B (zh) | 一种通过改善浅沟槽绝缘结构的边缘形成晶片的方法 | |
| CN1822387A (zh) | 具有阶梯栅的半导体器件及其制造方法 | |
| CN1107971C (zh) | 半导体器件中层的刻蚀方法 | |
| CN1236974A (zh) | 用两个腐蚀图形制造半导体存储器件的方法 | |
| CN1519910A (zh) | 半导体装置的制造方法 | |
| CN100343981C (zh) | 一种制造嵌入式闪存的方法 | |
| CN1399319A (zh) | Mos晶体管及其制造方法 | |
| CN1231949C (zh) | 形成栅极结构的方法、自对准接触孔结构及其形成方法 | |
| CN1959940A (zh) | 部分半导体组件的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20111128 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111128 Address after: 201203 No. 18 Zhangjiang Road, Shanghai Co-patentee after: Semiconductor Manufacturing International (Beijing) Corp. Patentee after: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp. Address before: 201203 No. 18 Zhangjiang Road, Shanghai Patentee before: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp. |
|
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20070214 |