CN1279507A - 半导体晶片装置及其制造方法 - Google Patents
半导体晶片装置及其制造方法 Download PDFInfo
- Publication number
- CN1279507A CN1279507A CN 99108529 CN99108529A CN1279507A CN 1279507 A CN1279507 A CN 1279507A CN 99108529 CN99108529 CN 99108529 CN 99108529 A CN99108529 A CN 99108529A CN 1279507 A CN1279507 A CN 1279507A
- Authority
- CN
- China
- Prior art keywords
- contact
- adhesive pad
- conductive contact
- circuit board
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
一种半导体晶片装置的制造方法,提供一半导体晶片,它具有一形成有数个粘接垫的粘接垫安装表面,提供一具有第一、二粘附表面的绝缘胶带层,它的第一粘附表面与粘接垫安装表面粘接,绝缘胶带层形成有数个贯孔,在每个粘接垫与贯孔的孔壁之间形成一触点容置空间,每个触点容置空间内形成一导电触点,以及设有电路图型的电路布设表面与绝缘胶带层的第二粘接表面粘接,并将导电触点与电路板对应的电路图型粘接。如此能降低生产成本并提高生产的合格率。
Description
本发明涉及一种半导体晶片装置及其制造方法。
如图1、2所示，一种以往的半导体晶片装置1包括一半导体晶片10、一绝缘胶带层2及一印刷电路板3。
半导体晶片10具有一个用以安装数个粘接垫11的粘接垫安装表面12。
绝缘胶带层2具有一粘附至半导体晶片10的粘接垫安装表面12的粘附表面21及数个用于暴露半导体晶片10的对应粘接垫11的贯孔20，且绝缘胶带层2具有一与该粘附表面21相对的导线安装表面22，在该导线安装表面22上设有数条跨越对应贯孔20的导线23，各导线23跨越贯孔20部份是通过打线机(图未示)的处理(如图1中的箭头所示)来与贯孔20所暴露的粘接垫11粘接，数个锡球24是以以往的方式设置在对应的导线23上。
印刷电路板3的一电路布设表面30布设对应于数个锡球24预定的电路图型31，这些锡球24是以以往的方式粘接至印刷电路板3的电路图型31，使电路图型31经由锡球24与导线23来与粘接垫11构成电气连接，如图2所示。
上述以往的半导体晶片装置1具有如下所述的缺点：
1．导线23与粘接垫11的粘接必须以价格昂贵的打线机来达成，因此，制造成本非常高。此外，打线步骤也无法达到百分之百的完美，甚至在打线过程中，如果断线了，将无法进行补线，使得合格率受到了影响。
2．导线23因空气中水份而容易发生氧化，产生腐蚀现象，所以可靠度低。
3．印刷电路板3的电路图型31与半导体晶片10的连接是通过锡球24达成，因此锡球有脱落或接触不良现象发生会影响合格率。
4．印刷电路板3与半导体晶片10的连接只靠锡球24达成，两者接触面积小而容易使印刷电路板3从半导体晶片10脱离。
本发明的目的在于提供一种能降低生产成本并提高生产合格率的半导体晶片装置及其制造方法。
为了实现上述的发明目的，本发明半导体晶片装置的制造方法，它包含如下步骤：提供一半导体晶片，该半导体晶片具有一形成有数个粘接垫的粘接垫安装表面；提供一具有第一与第二粘附表面的绝缘胶带层，该绝缘胶带层的第一粘附表面与所述的半导体晶片的粘接垫安装表面粘接，绝缘胶带层配合半导体晶片的粘接垫处形成有数个用于暴露对应的粘接垫的贯孔，在每个粘接垫与形成暴露对应粘接垫的贯孔的孔壁之间形成一触点容置空间；在每个触点容置空间内形成一导电触点；以加热处理方式将一印刷电路板的布设电路图型的电路布设表面与所述的绝缘胶带层的第二粘接表面粘接，及将这些导电触点与电路板的对应的电路图型粘接，第二粘接表面的粘胶具有比导电触点的熔点低的熔点，在这些导电触点熔接印刷电路板的电路图型前，粘胶已熔接该印刷电路板的电路布设表面，且密封这些导电触点在触点容置空间内。
上述的半导体晶片装置的制造方法，其中，在提供的绝缘胶带层的步骤中，绝缘胶带层的第一粘附表面是以加热处理方式将第一粘附表面的粘胶熔接至晶片的粘接垫安装表面。
上述的半导体晶片装置的制造方法，其中，在形成的导电触点的步骤中，每个触点容置空间植入一锡球作为导电触点。
上述的半导体晶片装置的制造方法，其中，在形成的导电触点的步骤中，每个触点容置空间容置导电胶作为导电触点。
上述的半导体晶片装置的制造方法，其中，在形成的导电触点的步骤中，先在每个触点容置空间内容置导电金属材料，再以化学电镀方式形成导电触点。
为了实现上述的发明目的，本发明，一种半导体晶片装置，它包含一半导体晶片、一具有第一与第二粘附表面的绝缘胶带层及一印刷电路板。所述的半导体晶片具有一形成有数个粘接垫的粘接垫安装表面；所述的绝缘胶带层的第一粘附表面与半导体晶片的粘接垫安装表面粘接，绝缘胶带层配合半导体晶片的粘接垫处形成数个用于暴露对应的粘接垫的贯孔，每个粘接垫与形成暴露对应粘接垫的贯孔的孔壁之间形成一触点容置空间，各触点容置空间容置有一导电触点；所述的印刷电路板，具有一布设对应于这些导电触点的电路图型的电路布设表面，印刷电路板是以加热处理方式与绝缘胶带层的第二粘接表面粘接且这些导电触点也以加热处理方式与该印刷电路板的电路图型粘接，第二粘接表面的粘胶熔点比导电触点的熔点低，在这些导电触点熔接印刷电路板的电路图型前，粘胶已熔接印刷电路板的电路布设表面而密封该等导电触点于触点容置空间内。
上述的半导体晶片装置，其中，绝缘胶带层的第一粘附表面具有粘胶，绝缘胶带层的第一粘附表面的粘胶以加热处理方式使其熔接至晶片的粘接垫安装表面。
上述的半导体晶片装置，其中，导电触点是由锡球植入而形成。
上述的半导体晶片装置，其中，导电触点是由导电胶形成。
上述的半导体晶片装置，其中，导电触点是以化学电镀方式在每个触点容置空间内容置导电金属材料。
由于采用了上述的技术解决方案，本发明半导体晶片装置及其制造方法具有如下优点：
1．无需打线机，因此制造成本降低，并且，不会因打线的合格率问题而影响半导体晶片装置的生产合格率。
2．每个导电触点在电路板与绝缘胶带层粘接后都被密封，因此可避免氧化现象发生及因湿度造成两粘接垫之间的短路。
3．在电路板与绝缘层之间的连接并非利用锡球达成，而是电路板与绝缘层直接接合，使得接触面积增加，因此，电路板不会很容易就从该绝缘胶带层脱离。
4．本发明是利用导电触点设计，因此合格率不会因以往的锡球的问题而受影响。
下面结合附图及实施例对本发明进行详细说明。
图1是以往半导体晶片装置的分解侧视图；
图2是以往半导体晶片装置的组合示意图；
图3、图4、图5是本发明较佳实施例的侧视示意图；
图6是本发明较佳实施例另一种导电触点的侧视示意图；
图7、图8是本发明较佳实施例又一种导电触点的侧视示意图。
如图3、图4、图5所示，本发明的半导体晶片装置4包含一半导体晶片40、一绝缘胶带层5及一印刷电路板6。
半导体晶片40具有一设置了数个粘接垫41的粘接垫安装表面42。
绝缘胶带层5具有呈相对的第一和第二粘附表面50、51，该第一粘附表面50是以加热处理方式粘附至半导体晶片40的粘接垫安装表面42。绝缘胶带层5是根据半导体晶片40的粘接垫41的位置以激光方式设置数个贯孔52，使每个贯孔52暴露一对应的粘接垫41。
在各粘接垫41与形成暴露对应的粘接垫41的贯孔52的孔壁53之间形成一触点容置空间。该触点容置空间是用以容置一由导电金属材料形成的导电触点54，在本实施例中，一锡球被植入至该触点容置空间内作为导电触点54。
印刷电路板6在其电路布设表面60上布设对应于这些导电触点54的预定的电路图型61。电路板6及这些导电触点54是在加热处理下分别粘附至绝缘层5的第二粘附表面51及电路板6的对应的电路图型61。在本实施例中，由于第二粘附表面51的粘胶55具有比导电触点54低的熔点，因此，当加热处理时，在导电触点54熔化之前，第二粘附表面51的粘胶55已熔接至印刷电路板6的电路布设表面60，以致于在各触点容置空间内的导电触点54在熔化时都会被密封在该触点容置空间内，而不会溢出与相邻的导电触点54接触。
如图6所示，本发明也可将如导电银胶般的导电胶容置于触点容置空间内作为导电触点54＇。
如图7、8所示，本发明还可将一导电金属材料56，例如金或铝球，先容置于触点容置空间内，然后，再以化学电镀方式形成导电触点57。
在本发明的附图中，只描绘一半导体晶片在一印刷电路板上，而在使用时，一印刷电路板上可视需要设置两个或两个以上的半导体晶片。
Claims (10)
1．一种半导体晶片装置的制造方法，其特征在于，它包含如下步骤：
提供一半导体晶片，该半导体晶片具有一形成有数个粘接垫的粘接垫安装表面；
提供一具有第一与第二粘附表面的绝缘胶带层，该绝缘胶带层的第一粘附表面与所述的半导体晶片的粘接垫安装表面粘接，绝缘胶带层配合半导体晶片的粘接垫处形成有数个用于暴露对应的粘接垫的贯孔，在每个粘接垫与形成暴露对应粘接垫的贯孔的孔壁之间形成一触点容置空间；
在每个触点容置空间内形成一导电触点；
以加热处理方式将一印刷电路板的布设电路图型的电路布设表面与所述的绝缘胶带层的第二粘接表面粘接，及将这些导电触点与电路板的对应的电路图型粘接，第二粘接表面的粘胶具有比导电触点的熔点低的熔点，在这些导电触点熔接印刷电路板的电路图型前，粘胶已熔接该印刷电路板的电路布设表面，且密封这些导电触点在触点容置空间内。
2．如权利要求1所述的一种半导体晶片装置的制造方法，其特征在于：在提供所述的绝缘胶带层的步骤中，绝缘胶带层的第一粘附表面是以加热处理方式将第一粘附表面的粘胶熔接至晶片的粘接垫安装表面。
3．如权利要求1所述的一种半导体晶片装置的制造方法，其特征在于：在形成所述的导电触点的步骤中，每个触点容置空间植入一锡球作为导电触点。
4．如权利要求1所述的一种半导体晶片装置的制造方法，其特征在于：在形成所述的导电触点的步骤中，每个触点容置空间容置导电胶作为导电触点。
5．如权利要求1所述的一种半导体晶片装置的制造方法，其特征在于：在形成所述的导电触点的步骤中，先在每个触点容置空间内容置导电金属材料，再以化学电镀方式形成导电触点。
6．一种半导体晶片装置，其特征在于：它包含一半导体晶片、一具有第一与第二粘附表面的绝缘胶带层及一印刷电路板，
所述的半导体晶片具有一形成有数个粘接垫的粘接垫安装表面；
所述的绝缘胶带层的第一粘附表面与半导体晶片的粘接垫安装表面粘接，绝缘胶带层配合半导体晶片的粘接垫处形成数个用于暴露对应的粘接垫的贯孔，每个粘接垫与形成暴露对应粘接垫的贯孔的孔壁之间形成一触点容置空间，各触点容置空间容置有一导电触点；
所述的印刷电路板，具有一布设对应于这些导电触点的电路图型的电路布设表面，印刷电路板是以加热处理方式与绝缘胶带层的第二粘接表面粘接且这些导电触点也以加热处理方式与该印刷电路板的电路图型粘接，第二粘接表面的粘胶熔点比导电触点的熔点低，在这些导电触点熔接印刷电路板的电路图型前，粘胶已熔接印刷电路板的电路布设表面而密封该等导电触点于触点容置空间内。
7．如权利要求6所述的一种半导体晶片装置，其特征在于：所述的绝缘胶带层的第一粘附表面具有粘胶，绝缘胶带层的第一粘附表面的粘胶以加热处理方式使其熔接至晶片的粘接垫安装表面。
8．如权利要求6所述的一种半导体晶片装置，其特征在于：所述的导电触点是由锡球植入而形成。
9．如权利要求6所述的一种半导体晶片装置，其特征在于：所述的导电触点是由导电胶形成。
10．如权利要求6所述的一种半导体晶片装置，其特征在于：所述的导电触点是以化学电镀方式在每个触点容置空间内容置导电金属材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 99108529 CN1126158C (zh) | 1999-06-23 | 1999-06-23 | 半导体晶片装置及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 99108529 CN1126158C (zh) | 1999-06-23 | 1999-06-23 | 半导体晶片装置及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1279507A true CN1279507A (zh) | 2001-01-10 |
| CN1126158C CN1126158C (zh) | 2003-10-29 |
Family
ID=5273347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 99108529 Expired - Fee Related CN1126158C (zh) | 1999-06-23 | 1999-06-23 | 半导体晶片装置及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1126158C (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1532919B (zh) * | 2003-03-24 | 2010-05-05 | 松下电器产业株式会社 | 电路装置及其制造方法 |
| CN101866864A (zh) * | 2009-04-17 | 2010-10-20 | 松下电器产业株式会社 | 电子元件安装设备 |
-
1999
- 1999-06-23 CN CN 99108529 patent/CN1126158C/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1532919B (zh) * | 2003-03-24 | 2010-05-05 | 松下电器产业株式会社 | 电路装置及其制造方法 |
| CN101866864A (zh) * | 2009-04-17 | 2010-10-20 | 松下电器产业株式会社 | 电子元件安装设备 |
| CN101866864B (zh) * | 2009-04-17 | 2014-04-09 | 松下电器产业株式会社 | 电子元件安装设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1126158C (zh) | 2003-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970008356B1 (ko) | 반도체장치 | |
| US5519936A (en) | Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5949142A (en) | Chip size package and method of manufacturing the same | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| EP0536418B1 (en) | Method of manufacturing a semiconductor device terminal structure | |
| JP3294740B2 (ja) | 半導体装置 | |
| CN1747630B (zh) | 基板制造方法和电路板 | |
| KR20010072583A (ko) | 적층화 집적 회로 패키지 | |
| CN1269212C (zh) | 将电路和引线框的功率分布功能集成到芯片表面上的电路结构 | |
| CN1568543A (zh) | 半导体元件 | |
| CN100514612C (zh) | 半导体封装用印刷电路板的窗口加工方法 | |
| CN101055862A (zh) | 布线基板及其制造方法和使用该布线基板的半导体器件 | |
| US6101098A (en) | Structure and method for mounting an electric part | |
| CN1150334A (zh) | 半导体装置 | |
| CN1126158C (zh) | 半导体晶片装置及其制造方法 | |
| KR100345075B1 (ko) | 칩 사이즈 패키지 | |
| CN100413386C (zh) | 向印刷布线基板安装晶片的方法 | |
| CN1317750C (zh) | 布线基板及其制造方法、半导体装置以及电子机器 | |
| US6753594B2 (en) | Electronic component with a semiconductor chip and fabrication method | |
| CN100336207C (zh) | 半导体装置及其制造方法 | |
| CN1234158C (zh) | 封装基板制造方法及其结构 | |
| CN1264393C (zh) | 选择性电镀法 | |
| JP2004063824A (ja) | 半導体装置及びその製造方法 | |
| JPH0786340A (ja) | 半導体素子の接続方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |