CN1271717C - 沟槽式屏蔽只读存储器存储单元的构造及其制造方法 - Google Patents

Abstract

本发明是提供一种沟槽式屏蔽只读存储器存储单元的构造及其制造方法，其是在一硅衬底表面形成一浅沟槽结构，并在异于该浅沟槽结构的硅衬底，内存存储单元数组区域同时注入埋入式离子与抗击穿离子(anti-punch through dopant)，接着定义该埋入式离子掺杂区域，并在存储单元数组区域上形成多个沟槽，接着于该硅衬底上形成一栅氧化层与一图案化的多晶硅栅极，进一步可在该硅衬底的周边电路区域形成多个晶体管。故面临组件尺寸愈来愈小的要求时，利用本发明的制造方法可保持屏蔽式只读存储器的组件特性及电性品质，进而藉此增加产品合格率。

Description

沟槽式屏蔽只读存储器存储单元的构造及其制造方法

【技术领域】

本发明是有关一种半导体组件的构造与其制造方法，特别是关于一种在硅衬底的内存存储单元数组区域形成多个沟槽的屏蔽式只读存储器(mask read-only memory，Mask ROM)与其制造方法。

【背景技术】

屏蔽式只读存储器的基本架构是为多条字符线与位线交错排列，且各字符线彼此之间与各位线彼此之间都是相互平行与电性绝缘的，而一条字符线与一条位线交会形成的栅极与周围的空间，便形成屏蔽式只读存储器的存储单元，而任一个存储单元的导通与否，是由编码程序中对此存储单元的启始电压所作的调整所决定，来达到控制存储单元开或关的目的。

一般屏蔽式只读存储器的制程基本上是由沉积(deposition)、微影(photo)及蚀刻(etching)等三个主要步骤经多次循环所制成的，然而，随着半导体工业对组件的积集度(integration)要求愈来愈高，设计规格变小时，使得组件尺寸愈缩愈小的情况下，离子注入的区域也跟着缩小，在后续的热处理中，极易造成因掺杂离子的侧向扩散(lateraldiffusion)而引发的击穿现象(punch through)，使得组件的电性品质无法提升，产品合格率下降等问题。

另一方面组件尺寸虽然缩小，但相邻位线间因离子分布不均造成的耗尽层(depletion layer)，却无法因组件尺寸的缩小，而减少耗尽层的宽度，这是在组件尺寸缩小时，一直无法解决的问题。

传统制造高密度屏蔽式只读存储器的方法中，在面临组件集成度越来越高，存储单元的面积跟着缩小，两相邻位线距离缩小的情况下，使得杂质的侧向扩散及离子分布不均产生耗尽层的问题更为显著，将使得难以制作较小的屏蔽式只读存储器，而降低组件的合格率及电性品质。因此，本发明即在针对上述的缺失，提出一种沟槽式屏蔽只读存储器存储单元的构造及其制造方法，以有效克服传统方式的缺失。

【发明内容】

本发明的主要目的是在提供一种沟槽式屏蔽只读存储器存储单元的构造及其制造方法，其是在硅衬底上进行埋入式离子掺杂之际，同时注入抗击穿离子，再形成多个沟槽，以减少离子侧向扩散，增进组件的特性及电性品质。

本发明的再一目的是在提供一种沟槽式屏蔽只读存储器存储单元的构造及其制造方法，其是可减少在埋入式离子掺杂区域下方产生耗尽层的宽度，以保持良好的屏蔽式只读存储器的组件特性。

为达到上述的目的，本发明是在一硅衬底表面形成浅沟隔离结构后，在内存存储单元区同时注入埋入式离子与抗击穿离子，定义蚀刻该硅衬底，以形成多个沟槽，于该硅衬底上形成一图案化的栅氧化层与多晶硅栅极，并形成多个晶体管在该周边电路区域，使得当组件尺寸缩小的情况下，仍可保持组件的特性，以利于组件的制造并提升产品的合格率。

以下藉由具体实施例配合附图详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。

【附图说明】

图1A至图1G为本发明的制造示意图。

【具体实施方式】

请参阅图1A，首先提供一硅衬底10，在该硅衬底10内形成一浅沟槽隔离结构，是以一浅沟隔离(shallow trench isolation，STI)制程，利用微影及蚀刻等制程于硅衬底10中形成一浅沟隔离12，接着利用化学气相沉积(chemical vapor deposition，CVD)制程，形成一浅沟隔离氧化层(STI oxide)14以填满浅沟隔离12。

再参阅图1B，利用光刻在硅衬底10上形成一图案化光刻胶16，以覆盖该浅沟隔离氧化层14，进行一离子注入步骤，该离子注入步骤是同时进行一埋入式离子掺杂及抗击穿离子掺杂，其中该埋入式离子掺杂是将埋入式N型(buried N+)离子注入至硅衬底10，而抗击穿离子掺杂则将P型杂质(P-type)注入至硅衬底10，以形成一离子掺杂区20，注入的抗击穿离子(anti-punch through dopant)可有效减少后续热处理中，在位线间埋入式离子掺杂区域下产生的耗尽层宽度，而且该抗击穿离子的掺杂步骤可用以调整存储单元晶体管的阈值电压(Vt adjustment implant)。

参阅图1C，在硅衬底10上光刻形成一图案化光刻胶22，以覆盖住存储单元数组区域上的各组件，再以该图案化光刻胶22为屏蔽式，使用光刻技术蚀刻部份的硅衬底10以形成多个沟槽24，如图1D所示，该沟槽24的深度较可能产生的耗尽层深度深一点，且该蚀刻的斜度尽可能的倾科，应为垂直的倾斜度，以于后续蚀刻多晶硅栅极层的步骤时，避免形成多晶硅栅极层的纵梁(stringer)。

接着请参阅图1E，利用蚀刻技术除去图案化光刻胶22，在硅衬底10上沉积一栅氧化层(gate oxidation)26，以填满各沟槽24；除去浅沟隔离氧化层14上的光刻胶16，接着利用化学气相沉积法在硅衬底10上形成一多晶硅层，以已知的微影及蚀刻制程定义该多晶硅层，以在该栅氧化层26表面形成一图案化的多晶硅栅极28，如图1F所示。

请参阅图1G所示，进行一后栅极氧化(post-gate oxidation)制程，于多晶硅栅极28上形成一氧化层30，以保护该多晶硅栅极28，去除可能产生的多晶硅栅极纵梁；最后在该硅衬底10上形成周边晶体管。

因此，本发明的沟槽式屏蔽只读存储器存储单元及其制造方法，利用在硅衬底的每一位线两侧形成一沟槽，以防止在后续的半导体制程中，埋入式N型离子区域在进行热处理时，因组件尺寸缩小所可能产生的掺杂离子侧向扩散的情形发生，更可减少相邻埋入式N型离子区域耗尽层的宽度，故面临组件尺寸愈来愈小的要求，本发明的技术可保持屏蔽式只读存储器的组件特性及电性品质，进而藉此增加产品合格率。

以上所述的实施例仅是为说明本发明的技术思想及特点，其目的在使熟习此项技艺的人士能够了解本发明的内容并据以实施，当不能以之限定本发明的专利范围，即大凡依本发明所揭示的精神所作的均等变化或修饰，仍应涵盖在本发明的专利范围内。

Claims (11)

1.一种沟槽式屏蔽只读存储器存储单元的构造，其特征是包括：

一硅衬底；

一浅沟槽隔离结构，是在位于该硅衬底内；

多个沟槽，位于该硅衬底表面，但异于该浅沟槽隔离结构的位置；

多个离子掺杂区域，位于两相邻的该沟槽的该硅衬底内；该离子掺杂区域是由埋入式离子与抗击穿离子组成；

一栅氧化层，覆盖该沟槽与硅衬底表面；

一多晶硅栅极，位于该栅氧化层表面；及

一氧化层，覆盖在该多晶硅栅极。

2.根据权利要求1所述的沟槽式屏蔽只读存储器存储单元的构造，其特征是该浅沟槽隔离结构的厚度较该沟槽的深度为深。

3.根据权利要求3所述的沟槽式屏蔽只读存储器存储单元的构造，其特征是该埋入式离子为N型离子，而该抗击穿离子为P型离子。

4.一种制造权利要求1所述的沟槽式屏蔽只读存储器存储单元的构造的方法，其特征是包括下列步骤：

提供一硅衬底，并在该硅衬底内形成有浅沟槽隔离结构；

在该硅衬底表面形成一图案化光刻胶，以覆盖该浅沟槽隔离结构；

对该硅衬底同时进行一埋入式离子掺杂及抗击穿离子掺杂；

蚀刻该硅衬底，形成多个沟槽，以定义出埋入式离子掺杂区域的位置；

于该硅衬底上沉积一栅氧化层；

在该栅氧化层表面形成一图案化多晶硅栅极；及

在该硅衬底最外层表面再形成一氧化层，以保护该多晶硅栅极。

5.根据权利要求5所述的方法，其特征是该埋入式离子掺杂为N型离子掺杂，而该抗击穿离子掺杂则为P型离子掺杂。

6.根据权利要求5所述的方法，其特征是该抗击穿离子掺杂步骤可用以调整存储单元晶体管的阈值电压。

7.根据权利要求5所述的方法，其特征是该沟槽的深度较产生的耗尽层深度深。

8.根据权利要求5所述的方法，其特征是该沟槽的轮廓应为垂直的倾斜度。

9.根据权利要求5所述的方法，其特征是在形成该氧化层的步骤后，更包括在该硅衬底上形成周边晶体管。

10.根据权利要求5所述的方法，其特征是该图案化光刻胶是使用光刻完成。

11.根据权利要求5所述的方法，其特征是形成该图案化多晶硅层是以图案化光刻胶为屏蔽式，蚀刻一多晶硅层而形成该多晶硅栅极。

Images