CN107359162B - 扩散层编码掩模型只读存储器及制造方法 - Google Patents
扩散层编码掩模型只读存储器及制造方法 Download PDFInfo
- Publication number
- CN107359162B CN107359162B CN201710768118.2A CN201710768118A CN107359162B CN 107359162 B CN107359162 B CN 107359162B CN 201710768118 A CN201710768118 A CN 201710768118A CN 107359162 B CN107359162 B CN 107359162B
- Authority
- CN
- China
- Prior art keywords
- region
- layer
- diffusion layer
- information
- mos transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/27—ROM only
- H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
- H10B20/38—Doping programmed, e.g. mask ROM
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种扩散层编码掩模型只读存储器,扩散层编码使两个信息0对应的MOS晶体管的共用的源区也采用场氧,该区域会在多晶硅栅形成后形成有一下切区;层间膜采用BPSG层叠加HDP层的结构;利用层间膜完全采用HDP层时在形成有下切区的区域中下切区内会形成第一孔洞以及层间膜完全采用BPSG层时在形成有下切区的区域中下切区之上会形成第二孔洞的特点,采用具有BPSG层叠加HDP层的层间膜且BPSG层的厚度保证能将形成第一孔洞的区域全部填充以及未达到形成第二孔洞的区域。本发明还公开了一种扩散层编码掩模型只读存储器的制造方法。本发明能防止在层间膜中出现孔洞,提高产品良率。
Description
技术领域
本发明涉及半导体集成电路制造领域,特别是涉及一种扩散层编码掩模型只读存储器;本发明还涉及一种扩散层编码掩模型只读存储器的制造方法。
背景技术
可编程只读存储器(Read-Only Memory,ROM)包括掩模型只读存储器(MASK ROM),MASK ROM的内容能由用户自己定制,然后通过集成电路制造过程中的掩模工艺来实现满足用户需要的ROM编程。
对应NOR ROM或OR ROM,同一列中的各存储单元都为并联式结构,并联式结构中,同一列的各存储单元的MOS晶体管采用背靠背的排列,即相邻的MOS晶体管的源区共用,漏区单独设置,源区连接到对应行的源线,漏区连接到对应的列的位线。MOS晶体管一般采用NMOS管,也可以参与PMOS管。
相对于通孔(Via)编码MASK ROM,扩散层编码掩模型只读存储器的面积更小,扩散层编码是指对由场氧隔离出的有源区进行编码,在信息0对应的存储单元的MOS晶体管的沟道区中不再设置有源区,而是直接设计场氧。但是,为了避免有源区过小,在同一列中由两个连续的信息0时,两个信息0对应的存储单元之间的共用的源区也会设置场氧,这样在多晶硅栅形成填充层间膜时容易在两个信息0对应的存储单元之间区域中形成孔洞;而由于这个共用的源区顶部需要形成接触孔,接触孔会穿过形成有孔洞的层间膜,这样能产生漏电,影响产品的良率。
发明内容
本发明所要解决的技术问题是提供一种扩散层编码掩模型只读存储器,能防止在层间膜中出现孔洞,提高产品良率。为此,本发明还提供一种扩散层编码掩模型只读存储器的制造方法。
为解决上述技术问题,本发明提供的扩散层编码掩模型只读存储器的存储单元包括MOS晶体管,各所述MOS晶体管排列形成阵列结构,每一列中相邻两个MOS晶体管的源区共用并通过对应的接触孔连接到对应行的源线上,每一列中相邻各所述MOS晶体管的漏区单独设置并都分别通过对应的接触孔连接到同一对应的位线上;同一行上的各所述MOS晶体管的多晶硅栅都连接到同一对应的字线上。
各所述MOS晶体管的存储的存储的信息包括信息1和信息0,信息1和信息0通过扩散层编码实现。
所述扩散层编码中的扩散层为通过场氧隔离出的有源区,在信息1对应的所述MOS晶体管的源区、沟道区和漏区形成于一个互相连接的所述有源区中;在信息0对应的所述MOS晶体管的沟道区中由所述场氧替换所述有源区;在同一列中存在两个连续为信息0的所述MOS晶体管时,该两个信息0对应的MOS晶体管的共用的源区也采用所述场氧替换所述有源区,使两个信息0对应的MOS晶体管的沟道区之间的都为所述场氧结构。
在形成各所述MOS晶体管的栅极结构中,所述扩散层编码后在两个信息0对应的MOS晶体管的所述栅极结构的多晶硅栅之间的所述源区对应的所述场氧中形成有一下切区(undercut)。
层间膜覆盖在各所述MOS晶体管的所述多晶硅栅表面以及所述多晶硅栅之间的区域中,所述层间膜采用BPSG层叠加HDP层的结构;利用所述层间膜完全采用HDP层时在形成有所述下切区的所述多晶硅栅之间的间隔区域的所述下切区中会形成第一孔洞以及所述层间膜完全采用BPSG层时在形成有所述下切区的所述多晶硅栅之间的间隔区域的所述下切区之上会形成第二孔洞的特点,采用具有BPSG层叠加HDP层的所述层间膜且所述BPSG层的厚度保证能将形成所述第一孔洞的区域全部填充以及未达到形成所述第二孔洞的区域。
进一步的改进是,在各所述MOS晶体管的所述多晶硅栅的侧面形成有氮化硅侧墙以及在所述多晶硅栅的顶部形成有氮化硅覆盖层。
进一步的改进是,所述层间膜中还包括叠加于所述HDP层顶部的USG层,所述HDP层的厚度要求保证对所述多晶硅栅之间的间隔区域的填充。
进一步的改进是,各所述多晶硅栅和底部的半导体衬底表面之间形成有栅介质层。
进一步的改进是,所述栅介质层为栅氧化层。
进一步的改进是,所述半导体衬底为硅衬底。
进一步的改进是,所述场氧为浅沟槽场氧或局部场氧。
进一步的改进是,所述多晶硅栅之间的间隔区域的宽度大于等于0.2微米;所述BPSG层的厚度大于等于所述下切区的深度以及所述BPSG层的厚度小于等于所述第二孔洞到对应的所述多晶硅栅的底角的距离;所述HDP层的厚度大于0.2微米。
为解决上述技术问题,本发明提供的扩散层编码掩模型只读存储器的制造方法,包括如下步骤:
步骤一、进行扩散层编码:
掩模型只读存储器的存储单元包括MOS晶体管,各所述MOS晶体管排列形成阵列结构,各所述MOS晶体管的存储的存储的信息包括信息1和信息0,通过所述扩散层编码实现对信息1和信息0的编码。
所述扩散层编码中的扩散层为通过场氧隔离出的有源区。
所述扩散层编码包括两次,第一次扩散层编码后,在信息1对应的所述MOS晶体管的源区、沟道区和漏区形成于一个互相连接的所述有源区中;在信息0对应的所述MOS晶体管的沟道区中由所述场氧替换所述有源区。
第二次扩散层编号后,在同一列中存在两个连续为信息0的所述MOS晶体管时,该两个信息0对应的MOS晶体管的共用的源区也采用所述场氧替换所述有源区,使两个信息0对应的MOS晶体管的沟道区之间的都为所述场氧结构。
步骤二、按照所述扩散层编码形成所述场氧以及由所述场氧隔离出的所述有源区。
步骤三、形成各所述MOS晶体管的栅极结构,所述栅极结构包括多晶硅栅,在对所述多晶硅栅进行光刻刻蚀后,在两个信息0对应的MOS晶体管的多晶硅栅之间的所述源区对应的所述场氧中会形成一下切区。
步骤四、形成各所述MOS晶体管的源区和漏区;每一列中相邻两个MOS晶体管的源区共用,每一列中相邻各所述MOS晶体管的漏区单独设置。
步骤五、形成层间膜,所述层间膜覆盖在各所述MOS晶体管的所述多晶硅栅表面以及所述多晶硅栅之间的区域中。
所述层间膜的形成工艺包括两步,首先采用BPSG工艺形成BPSG层,之后采用HDP工艺形成叠加在所述BPSG层上的HDP层。
利用所述层间膜完全采用HDP层时在形成有所述下切区的所述多晶硅栅之间的间隔区域的所述下切区中会形成第一孔洞以及所述层间膜完全采用BPSG层时在形成有所述下切区的所述多晶硅栅之间的间隔区域的所述下切区之上会形成第二孔洞的特点,采用具有BPSG层叠加HDP层的所述层间膜且所述BPSG层的厚度保证能将形成所述第一孔洞的区域全部填充以及未达到形成所述第二孔洞的区域。
步骤六、进行穿过所述层间膜的接触孔,形成正面金属层并进行图形化形成源线、字线和位线;每一列中相邻两个MOS晶体管的共用的源区通过对应的接触孔连接到对应行的源线上,每一列中相邻各所述MOS晶体管的漏区分别通过对应的接触孔连接到同一对应的位线上;同一行上的各所述MOS晶体管的多晶硅栅都连接到同一对应的字线上。
进一步的改进是,步骤三中还包括在各所述MOS晶体管的所述多晶硅栅的侧面形成氮化硅侧墙以及在所述多晶硅栅的顶部形成氮化硅覆盖层的步骤。
进一步的改进是,步骤五的所述层间膜的形成步骤中还包括采用USG工艺在所述HDP层顶部形成USG层的步骤,所述HDP层的厚度要求保证对所述多晶硅栅之间的间隔区域的填充。
进一步的改进是,步骤三中还包括形成位于各所述多晶硅栅和底部的半导体衬底表面之间形成的栅介质层的步骤。
进一步的改进是,所述栅介质层为栅氧化层,采用热氧化工艺形成。
进一步的改进是,步骤二中采用浅沟槽隔离工艺形成所述场氧或采用局部场氧隔离工艺形成所述场氧。
进一步的改进是,所述多晶硅栅之间的间隔区域的宽度大于等于0.2微米;所述BPSG层的厚度大于等于所述下切区的深度以及所述BPSG层的厚度小于等于所述第二孔洞到对应的所述多晶硅栅的底角的距离;所述HDP层的厚度大于0.2微米。
本发明针对采用扩散层编码时,当具有两个连续的信息0时对应的两个存储单元的MOS晶体管的共用的源区也会形成场氧结构且该场氧会在多晶硅栅形成后产生下切区,本发明利用层间膜完全采用HDP层时在形成有下切区的多晶硅栅之间的间隔区域的下切区中会形成第一孔洞以及层间膜完全采用BPSG层时在形成有下切区的多晶硅栅之间的间隔区域的下切区之上会形成第二孔洞的特点,采用了具有BPSG层叠加HDP层的层间膜结构,且将其中的BPSG层的厚度设置为保证能将形成第一孔洞的区域全部填充以及未达到形成第二孔洞的区域,这样,通过BPSG层能够将避免单独采用HDP层时出现第一孔洞的缺陷,同时将BPSG层的厚度控制在形成第二孔洞的区域之下以及利用HDP层会将下切区上的区域进行无孔洞填充的特点能避免第二控制的出现,所以,本发明能够同时消除现有技术中存在的第一孔洞和第二孔洞,所以本发明能防止在层间膜中出现孔洞;孔洞的消除能够避免在源区顶部的层间膜中形成接触孔后产生漏电,从而能提高产品良率。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1A是同一列的存储单元的存储信息为连续的信息1的MASK ROM列进行扩散层编码后的示意图;
图1B是同一列的存储单元的连续结构中单独存在一个信息0时MASK ROM列进行扩散层编码后的示意图;
图1C是同一列的存储单元的连续结构中存在两个连续的信息0时MASK ROM列进行一次扩散层编码后的示意图;
图1D是在图1C的基础上进行二次扩散层编码后的示意图;
图2A是图1D所示存在两个连续的信息0区域中单独采用HDP层做层间膜时的器件的剖面照片;
图2B是图1D所示存在两个连续的信息0区域中单独采用BPSG层做层间膜时的器件的剖面照片;
图3是图1D所示存在两个连续的信息0的结构中本发明实施例器件的结构示意图;
图4是本发明实施例器件中实现对BPSG层的厚度选取的照片。
具体实施方式
本发明实施例扩散层编码掩模型只读存储器的存储单元包括MOS晶体管,本发明实施例中MOS晶体管为NMOS管,在其它实施例中MOS晶体管也能为PMOS管。
各所述MOS晶体管排列形成阵列结构,每一列中相邻两个MOS晶体管的源区共用并通过对应的接触孔105连接到对应行的源线上,每一列中相邻各所述MOS晶体管的漏区单独设置并都分别通过对应的接触孔105连接到同一对应的位线上;同一行上的各所述MOS晶体管的多晶硅栅103都连接到同一对应的字线上。阵列结构的列结构可以参考图1A所示,图1A中显示了4个存储单元,分别如虚线框101a、101b、101c和101d所示,每一个存储单元的MOS晶体管都包括多晶硅栅103,在多晶硅栅103的两侧分别为源区104和漏区,位于源区104和漏区之间且被多晶硅栅103所覆盖的区域为沟道区。漏区通过接触孔105连接当对应列的位线,源区104则被两个相邻的存储单元的MOS晶体管共用,如存储单元101a和101b共用源区104,存储单元101c和101d共用源区。
各所述MOS晶体管的存储的存储的信息包括信息1和信息0,信息1和信息0通过扩散层编码实现。
所述扩散层编码中的扩散层为通过场氧隔离出的有源区102,在信息1对应的所述MOS晶体管的源区104、沟道区和漏区形成于一个互相连接的所述有源区102中;在信息0对应的所述MOS晶体管的沟道区中由所述场氧替换所述有源区102;在同一列中存在两个连续为信息0的所述MOS晶体管时,该两个信息0对应的MOS晶体管的共用的源区也采用所述场氧替换所述有源区102,使两个信息0对应的MOS晶体管的沟道区之间的都为所述场氧结构。
通常,扩散层编码需要通过两次编码实现:
如图1A所示,是同一列的存储单元的存储信息为连续的信息1的MASK ROM列进行扩散层编码后的示意图;这种情形仅需要一次编码就实现,可以看出有源区102则四个信息1的存储单元中呈连续的结构。
图1B是同一列的存储单元的连续结构中单独存在一个信息0时MASK ROM列进行扩散层编码后的示意图;这种情形仅需要一次编码就实现,可以看出有源区102在信息0的存储单元101c中断开,也即存储单元101c的沟道区中不再设置有源区102,而是直接设置场氧。
图1C是同一列的存储单元的连续结构中存在两个连续的信息0时MASK ROM列进行一次扩散层编码后的示意图;可以看出有源区102在信息0的存储单元101b和101c中断开,也即存储单元101b和101c的沟道区中不再设置有源区102,而是直接设置场氧;但是经过一次编码后,存储单元101b和101c之间的区域即源区区域中还设置了有源区102,该有源区单独用标记102a标出,可以看出有源区102a具有较小的尺寸。
从工艺角度来看,小块的有源区102a容易倒胶,所以还需要进行第二次扩散层编码将有源区102a去除。如图1D所示,是在图1C的基础上进行二次扩散层编码后的示意图;可以看出,图1C中对应的有源区102a在图1D中被去除。但是,由于扩散层编码并不会对接触孔105进行编码,所以存储单元101b和101c之间源区上方的接触孔105还会形成。
图1D所示的结构中,在形成各所述MOS晶体管的栅极结构中即形成栅极结构时,所述扩散层编码后在两个信息0对应的MOS晶体管的所述栅极结构的多晶硅栅103之间的所述源区对应的所述场氧中形成有一下切区307(undercut)。下切区307请参考图3所示。
如图3所示,是图1D所示存在两个连续的信息0的结构中本发明实施例器件的结构示意图;层间膜覆盖在各所述MOS晶体管的所述多晶硅栅103表面以及所述多晶硅栅103之间的区域中,所述层间膜采用BPSG层305叠加HDP层306的结构;利用所述层间膜完全采用HDP层306时在形成有所述下切区307的所述多晶硅栅103之间的间隔区域的所述下切区307中会形成第一孔洞以及所述层间膜完全采用BPSG层305时在形成有所述下切区307的所述多晶硅栅103之间的间隔区域的所述下切区307之上会形成第二孔洞的特点,采用具有BPSG层305叠加HDP层306的所述层间膜且所述层间膜的所述BPSG层305的厚度保证能将形成所述第一孔洞的区域全部填充以及未达到形成所述第二孔洞的区域。
如图2A所示,是图1D所示存在两个连续的信息0区域中单独采用HDP层做层间膜时的器件的剖面照片;该结构中会存在第一孔洞,第一孔洞如虚线圈201所示。
如图2B所示,是图1D所示存在两个连续的信息0区域中单独采用BPSG层做层间膜时的器件的剖面照片;该结构中会存在第二孔洞,第二孔洞如虚线圈202所示。
而本发明实施例中则结合了BPSG层和HDP层叠加形成层间膜。所述多晶硅栅103之间的间隔区域的宽度(poly space)大于等于0.2微米;所述BPSG层305的厚度大于等于所述下切区307的深度以及所述BPSG层305的厚度小于等于所述第二孔洞到对应的所述多晶硅栅103的底角的距离;所述HDP层306的厚度大于0.2微米。如图4所示,是本发明实施例器件中实现对BPSG层的厚度选取的照片,可以看出,如果单独采用BPSG层填充具有下切区307区域,则BPSG层能够很好的填充下切区307,图4中的照片对应于多晶硅栅103之间的间距(space)为0.24微米,下切区307的深度为39.9nm即图4中的尺寸b为39.9nm;如果一直填充BPSG层,则会形成第二孔洞,图4中的尺寸a为第二孔洞到多晶硅栅103的底角之间的距离,可以看出,a为63.5nm;为了很好的填充下切区307,本发明实施例中,BPSG层305的厚度要求位于a和b之间。
表一
poly space(um) | a(nm) | b(nm) | BPSG Thick(A) |
0.24 | 63.5 | 39.9 | 400~600 |
0.23 | 60.83 | 38.22 | 380~600 |
0.22 | 58.17 | 36.55 | 370~600 |
0.21 | 55.56 | 34.91 | 350~600 |
0.2 | 52.90 | 33.24 | 340~500 |
本发明实施例中,对于不同的poly space,尺寸a和b会产生相应的变化,所以BPSG层305的厚度即表一中的BPSG Thick的取值范围可以做相应的调整。表一为本发明实施例中的一组数值,其中poly space从0.2微米到0.24微米之间时对应的BPSG层305的厚度取值范围;根据实际的工艺不同这些数值都会有一定的变化,不管工艺如何变化,表一的尺寸a和b的值都可以根据图4测量得到。同时,通过表一可以看出,尺寸a和b随poly space的尺寸的变化具有趋于线性变化的规律,可以根据该规律得到poly space更大是的尺寸a、b和BPSG Thick。
本发明实施例中,各MOS晶体管形成于半导体衬底如硅衬底301上,图3所示的两个MOS晶体管的形成区域的半导体衬底301表面形成有场氧。在各所述MOS晶体管的所述多晶硅栅103的侧面形成有氮化硅侧墙303以及在所述多晶硅栅103的顶部形成有氮化硅覆盖层304。
所述层间膜中还包括叠加于所述HDP层306顶部的USG层,所述HDP层306的厚度要求保证对所述多晶硅栅103之间的间隔区域的填充。
各所述多晶硅栅103和底部的半导体衬底301表面之间形成有栅介质层。较佳为,所述栅介质层为栅氧化层。所述场氧为浅沟槽场氧或局部场氧。
本发明实施例中,BPSG层是指硼磷硅玻璃,采用掺硼和掺磷的二氧化硅工艺生长形成。HDP层是指采用高密度等离子体(HDP)淀积工艺形成,HDP淀积工艺具有边淀积边刻蚀的特点,具有很好的沟槽填充能力。
本发明实施例扩散层编码掩模型只读存储器的制造方法,包括如下步骤:
步骤一、进行扩散层编码:
掩模型只读存储器的存储单元包括MOS晶体管,各所述MOS晶体管排列形成阵列结构,各所述MOS晶体管的存储的存储的信息包括信息1和信息0,通过所述扩散层编码实现对信息1和信息0的编码。
所述扩散层编码中的扩散层为通过场氧隔离出的有源区102。
所述扩散层编码包括两次,第一次扩散层编码后,在信息1对应的所述MOS晶体管的源区、沟道区和漏区形成于一个互相连接的所述有源区102中;在信息0对应的所述MOS晶体管的沟道区中由所述场氧替换所述有源区102。
第二次扩散层编号后,在同一列中存在两个连续为信息0的所述MOS晶体管时,该两个信息0对应的MOS晶体管的共用的源区也采用所述场氧替换所述有源区102,使两个信息0对应的MOS晶体管的沟道区之间的都为所述场氧结构。
步骤二、按照所述扩散层编码形成所述场氧以及由所述场氧隔离出的所述有源区102。
本发明实施例中,采用浅沟槽隔离工艺形成所述场氧。在其它实施例中也能为:采用局部场氧隔离工艺形成所述场氧。
所述场氧是在半导体衬底如硅衬底301表面形成。
步骤三、形成各所述MOS晶体管的栅极结构,所述栅极结构包括栅介质层如栅氧化层和多晶硅栅103。
所述栅氧化层采用热氧化工艺形成。
所述多晶硅栅103采用淀积多晶硅并对多晶硅进行光刻刻蚀形成。在对所述多晶硅栅103进行光刻刻蚀后,在两个信息0对应的MOS晶体管的多晶硅栅103之间的所述源区对应的所述场氧中会形成一下切区307。
之后还包括在各所述MOS晶体管的所述多晶硅栅103的侧面形成氮化硅侧墙303以及在所述多晶硅栅103的顶部形成氮化硅覆盖层304的步骤。
步骤四、形成各所述MOS晶体管的源区104和漏区;每一列中相邻两个MOS晶体管的源区104共用,每一列中相邻各所述MOS晶体管的漏区单独设置。
步骤五、形成层间膜,所述层间膜覆盖在各所述MOS晶体管的所述多晶硅栅103表面以及所述多晶硅栅103之间的区域中。
所述层间膜的形成工艺包括两步,首先采用BPSG工艺形成BPSG层305,之后采用HDP工艺形成叠加在所述BPSG层305上的HDP层306。
利用所述层间膜完全采用HDP层306时在形成有所述下切区307的所述多晶硅栅103之间的间隔区域的所述下切区307中会形成第一孔洞以及所述层间膜完全采用BPSG层305时在形成有所述下切区307的所述多晶硅栅103之间的间隔区域的所述下切区307之上会形成第二孔洞的特点,采用具有BPSG层305叠加HDP层306的所述层间膜且所述层间膜的所述BPSG层305的厚度保证能将形成所述第一孔洞的区域全部填充以及未达到形成所述第二孔洞的区域。
本发明实施例方法中,所述多晶硅栅103之间的间隔区域的宽度大于等于0.2微米;所述BPSG层305的厚度大于等于所述下切区307的深度以及所述BPSG层305的厚度小于等于所述第二孔洞到对应的所述多晶硅栅103的底角的距离;所述HDP层306的厚度大于0.2微米。
在层间膜形成后还包括采用化学机械研磨(CMP)进行平坦化的工艺。
步骤六、进行穿过所述层间膜的接触孔105,形成正面金属层并进行图形化形成源线、字线和位线;每一列中相邻两个MOS晶体管的共用的源区通过对应的接触孔105连接到对应行的源线上,每一列中相邻各所述MOS晶体管的漏区分别通过对应的接触孔105连接到同一对应的位线上;同一行上的各所述MOS晶体管的多晶硅栅103都连接到同一对应的字线上。
在其它实施例中,步骤五的所述层间膜的形成步骤中还包括采用USG工艺在所述HDP层306顶部形成USG层的步骤,所述HDP层306的厚度要求保证对所述多晶硅栅103之间的间隔区域的填充。本发明实施例中,USG为非掺杂二氧化硅,可以采用TEOS工艺形成USG层。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。
Claims (15)
1.一种扩散层编码掩模型只读存储器,其特征在于:掩模型只读存储器的存储单元包括MOS晶体管,各所述MOS晶体管排列形成阵列结构,每一列中相邻两个MOS晶体管的源区共用并通过对应的接触孔连接到对应行的源线上,每一列中相邻各所述MOS晶体管的漏区单独设置并都分别通过对应的接触孔连接到同一对应的位线上;同一行上的各所述MOS晶体管的多晶硅栅都连接到同一对应的字线上;
各所述MOS晶体管的存储的信息包括信息1和信息0,信息1和信息0通过扩散层编码实现;
所述扩散层编码中的扩散层为通过场氧隔离出的有源区,在信息1对应的所述MOS晶体管的源区、沟道区和漏区形成于一个互相连接的所述有源区中;在信息0对应的所述MOS晶体管的沟道区中由所述场氧替换所述有源区;在同一列中存在两个连续为信息0的所述MOS晶体管时,该两个信息0对应的MOS晶体管之间的区域也采用所述场氧替换所述有源区,使两个信息0对应的MOS晶体管的沟道区之间的都为所述场氧结构;
在形成各所述MOS晶体管的栅极结构中,所述扩散层编码后在两个信息0对应的MOS晶体管的所述栅极结构的多晶硅栅之间的所述场氧中形成有一下切区;
层间膜覆盖在各所述MOS晶体管的所述多晶硅栅表面以及所述多晶硅栅之间的区域中,所述层间膜采用BPSG层叠加HDP层的结构;利用所述层间膜完全采用HDP层时在形成有所述下切区的所述多晶硅栅之间的间隔区域的所述下切区中会形成第一孔洞以及所述层间膜完全采用BPSG层时在形成有所述下切区的所述多晶硅栅之间的间隔区域的所述下切区之上会形成第二孔洞的特点,采用具有BPSG层叠加HDP层的所述层间膜且所述BPSG层的厚度保证能将形成所述第一孔洞的区域全部填充以及未达到形成所述第二孔洞的区域;
所述BPSG层的厚度大于等于所述下切区的深度以及所述BPSG层的厚度小于等于所述第二孔洞到对应的所述多晶硅栅的底角的距离。
2.如权利要求1所述的扩散层编码掩模型只读存储器,其特征在于:在各所述MOS晶体管的所述多晶硅栅的侧面形成有氮化硅侧墙以及在所述多晶硅栅的顶部形成有氮化硅覆盖层。
3.如权利要求1所述的扩散层编码掩模型只读存储器,其特征在于:所述层间膜中还包括叠加于所述HDP层顶部的USG层,所述HDP层的厚度要求保证对所述多晶硅栅之间的间隔区域的填充。
4.如权利要求1所述的扩散层编码掩模型只读存储器,其特征在于:各所述多晶硅栅和底部的半导体衬底表面之间形成有栅介质层。
5.如权利要求4所述的扩散层编码掩模型只读存储器,其特征在于:所述栅介质层为栅氧化层。
6.如权利要求4所述的扩散层编码掩模型只读存储器,其特征在于:所述半导体衬底为硅衬底。
7.如权利要求1所述的扩散层编码掩模型只读存储器,其特征在于:所述场氧为浅沟槽场氧或局部场氧。
8.如权利要求1所述的扩散层编码掩模型只读存储器,其特征在于:所述多晶硅栅之间的间隔区域的宽度大于等于0.2微米;所述HDP层的厚度大于0.2微米。
9.一种扩散层编码掩模型只读存储器的制造方法,其特征在于,包括如下步骤:
步骤一、进行扩散层编码:
掩模型只读存储器的存储单元包括MOS晶体管,各所述MOS晶体管排列形成阵列结构,各所述MOS晶体管的存储的信息包括信息1和信息0,通过所述扩散层编码实现对信息1和信息0的编码;
所述扩散层编码中的扩散层为通过场氧隔离出的有源区;
所述扩散层编码包括两次,第一次扩散层编码后,在信息1对应的所述MOS晶体管的源区、沟道区和漏区形成于一个互相连接的所述有源区中;在信息0对应的所述MOS晶体管的沟道区中由所述场氧替换所述有源区;
第二次扩散层编号后,在同一列中存在两个连续为信息0的所述MOS晶体管时,该两个信息0对应的MOS晶体管之间的区域也采用所述场氧替换所述有源区,使两个信息0对应的MOS晶体管的沟道区之间的都为所述场氧结构;
步骤二、按照所述扩散层编码形成所述场氧以及由所述场氧隔离出的所述有源区;
步骤三、形成各所述MOS晶体管的栅极结构,所述栅极结构包括多晶硅栅,在对所述多晶硅栅进行光刻刻蚀后,在两个信息0对应的MOS晶体管的多晶硅栅之间的所述场氧中会形成一下切区;
步骤四、形成各所述MOS晶体管的源区和漏区;每一列中相邻两个MOS晶体管的源区共用,每一列中相邻各所述MOS晶体管的漏区单独设置;
步骤五、形成层间膜,所述层间膜覆盖在各所述MOS晶体管的所述多晶硅栅表面以及所述多晶硅栅之间的区域中;
所述层间膜的形成工艺包括两步,首先采用BPSG工艺形成BPSG层,之后采用HDP工艺形成叠加在所述BPSG层上的HDP层;
利用所述层间膜完全采用HDP层时在形成有所述下切区的所述多晶硅栅之间的间隔区域的所述下切区中会形成第一孔洞以及所述层间膜完全采用BPSG层时在形成有所述下切区的所述多晶硅栅之间的间隔区域的所述下切区之上会形成第二孔洞的特点,采用具有BPSG层叠加HDP层的所述层间膜且所述BPSG层的厚度保证能将形成所述第一孔洞的区域全部填充以及未达到形成所述第二孔洞的区域;
所述BPSG层的厚度大于等于所述下切区的深度以及所述BPSG层的厚度小于等于所述第二孔洞到对应的所述多晶硅栅的底角的距离;
步骤六、进行穿过所述层间膜的接触孔,形成正面金属层并进行图形化形成源线、字线和位线;每一列中相邻两个MOS晶体管的共用的源区通过对应的接触孔连接到对应行的源线上,每一列中相邻各所述MOS晶体管的漏区分别通过对应的接触孔连接到同一对应的位线上;同一行上的各所述MOS晶体管的多晶硅栅都连接到同一对应的字线上。
10.如权利要求9所述的扩散层编码掩模型只读存储器的制造方法,其特征在于:步骤三中还包括在各所述MOS晶体管的所述多晶硅栅的侧面形成氮化硅侧墙以及在所述多晶硅栅的顶部形成氮化硅覆盖层的步骤。
11.如权利要求9所述的扩散层编码掩模型只读存储器的制造方法,其特征在于:步骤五的所述层间膜的形成步骤中还包括采用USG工艺在所述HDP层顶部形成USG层的步骤,所述HDP层的厚度要求保证对所述多晶硅栅之间的间隔区域的填充。
12.如权利要求9所述的扩散层编码掩模型只读存储器的制造方法,其特征在于:步骤三中还包括形成位于各所述多晶硅栅和底部的半导体衬底表面之间形成的栅介质层的步骤。
13.如权利要求12所述的扩散层编码掩模型只读存储器的制造方法,其特征在于:所述栅介质层为栅氧化层,采用热氧化工艺形成。
14.如权利要求9所述的扩散层编码掩模型只读存储器的制造方法,其特征在于:步骤二中采用浅沟槽隔离工艺形成所述场氧或采用局部场氧隔离工艺形成所述场氧。
15.如权利要求9所述的扩散层编码掩模型只读存储器的制造方法,其特征在于:所述多晶硅栅之间的间隔区域的宽度大于等于0.2微米;所述HDP层的厚度大于0.2微米。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710768118.2A CN107359162B (zh) | 2017-08-31 | 2017-08-31 | 扩散层编码掩模型只读存储器及制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710768118.2A CN107359162B (zh) | 2017-08-31 | 2017-08-31 | 扩散层编码掩模型只读存储器及制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107359162A CN107359162A (zh) | 2017-11-17 |
CN107359162B true CN107359162B (zh) | 2020-09-29 |
Family
ID=60290308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710768118.2A Active CN107359162B (zh) | 2017-08-31 | 2017-08-31 | 扩散层编码掩模型只读存储器及制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107359162B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120122703A (ko) * | 2011-04-29 | 2012-11-07 | 에스케이하이닉스 주식회사 | 반도체장치 제조 방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0575071A (ja) * | 1991-09-12 | 1993-03-26 | Nec Yamagata Ltd | 半導体装置の製造方法 |
CN1271717C (zh) * | 2002-08-02 | 2006-08-23 | 上海宏力半导体制造有限公司 | 沟槽式屏蔽只读存储器存储单元的构造及其制造方法 |
KR20050122734A (ko) * | 2004-06-25 | 2005-12-29 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
CN104617097B (zh) * | 2013-11-05 | 2017-12-05 | 上海华虹宏力半导体制造有限公司 | 掩模型只读存储器及其制造方法 |
-
2017
- 2017-08-31 CN CN201710768118.2A patent/CN107359162B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120122703A (ko) * | 2011-04-29 | 2012-11-07 | 에스케이하이닉스 주식회사 | 반도체장치 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
CN107359162A (zh) | 2017-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7208391B2 (en) | Method of manufacturing a semiconductor integrated circuit device that includes forming an isolation trench around active regions and filling the trench with two insulating films | |
CN106057872B (zh) | 半导体器件及其制造方法 | |
KR101094372B1 (ko) | 매립게이트를 구비한 반도체장치 제조 방법 | |
US8809993B2 (en) | Semiconductor device having isolation region | |
KR100526891B1 (ko) | 반도체 소자에서의 버티컬 트랜지스터 구조 및 그에 따른형성방법 | |
US11557677B2 (en) | Integrated circuit device and method of manufacturing the same | |
US8823088B2 (en) | Semiconductor device with buried gate and method for fabricating the same | |
KR20140026571A (ko) | 6f2 dram 셀 | |
JP2004221242A (ja) | 半導体集積回路装置およびその製造方法 | |
US9263317B2 (en) | Method of forming buried word line structure | |
US20070114631A1 (en) | Method of manufacturing a semiconductor integrated circuit device and a semiconductor integrated circuit device | |
CN107359162B (zh) | 扩散层编码掩模型只读存储器及制造方法 | |
JP2006310454A (ja) | 半導体装置およびその製造方法 | |
JP2005286155A (ja) | 半導体記憶装置及び半導体記憶装置の製造方法 | |
US20090124080A1 (en) | Semiconductor device that is advantageous in microfabrication and method of manufacturing the same | |
WO2014084132A1 (ja) | 装置及びその製造方法 | |
KR101167202B1 (ko) | 모스 트랜지스터 및 시모스 인버터 및 그 제조방법 | |
US7056802B2 (en) | Method for fabricating a trench capacitor with an insulation collar which is electrically connected to a substrate on one side via a buried contact, in particular for a semiconductor memory cell | |
KR101040150B1 (ko) | 반도체장치와 그 제조 방법 | |
JP2016018950A (ja) | 半導体装置の製造方法 | |
KR20100106771A (ko) | 불휘발성 메모리 소자의 제조방법 | |
JP2006352158A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |