CN100452355C - 非挥发性存储器及其制造方法 - Google Patents
非挥发性存储器及其制造方法 Download PDFInfo
- Publication number
- CN100452355C CN100452355C CNB200510089497XA CN200510089497A CN100452355C CN 100452355 C CN100452355 C CN 100452355C CN B200510089497X A CNB200510089497X A CN B200510089497XA CN 200510089497 A CN200510089497 A CN 200510089497A CN 100452355 C CN100452355 C CN 100452355C
- Authority
- CN
- China
- Prior art keywords
- layer
- volatility memorizer
- substrate
- groove
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 230000015654 memory Effects 0.000 title abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 52
- 229910052751 metal Inorganic materials 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 239000004020 conductor Substances 0.000 claims abstract description 45
- 238000010438 heat treatment Methods 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims description 46
- 229910021332 silicide Inorganic materials 0.000 claims description 37
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 229910045601 alloy Inorganic materials 0.000 claims description 13
- 239000000956 alloy Substances 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 150000002739 metals Chemical class 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 239000012774 insulation material Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种非挥发性存储器的制作方法，首先，提供一基底，此基底具有一沟槽，其中此沟槽将用以形成沟槽式元件。接着，于沟槽中的基底上形成一层掺杂硅化金属层。然后，进行加热工艺，以于掺杂硅化金属层下方的基底中形成源极/漏极区。之后，于掺杂硅化金属层上形成第一导体层并填满沟槽。
Description
技术领域
本发明涉及一种半导体元件及其制造方法，特别是涉及一种非挥发性存储器及其制造方法。
背景技术
存储器，顾名思义便是用以储存数据或数据的半导体元件。当计算机微处理器的功能越来越强，软件所进行的程序与运算越来越庞大时，存储器的需求也就越来越高，为了制造容量大且便宜的存储器以满足这种需求的趋势，制作存储器元件的技术与工艺，已成为半导体科技持续往高集成度挑战的驱动力。
在各种存储器产品中，具有可进行多次数据的存入、读取或抹除等动作，且存入的数据在断电后也不会消失的优点的非挥发性存储器，已成为个人计算机和电子设备所广泛采用的一种存储器元件。
图1为现有一种沟槽式元件的剖面示意图。请参照图1A，基底100具有多个沟槽102，而沟槽式元件配置于沟槽102中。沟槽式元件例如为沟槽式存储器，其包括浮置栅极104、控制栅极108以及介电层106。其中，浮置栅极104、控制栅极108的材料为掺杂多晶硅。此外，沟槽式元件下方具有源极/漏极区110，其是利用离子注入的方式所形成。
然而，随着集成度的增加，两相邻沟槽式元件之间的距离也会缩小，亦即源极/漏极区110之间的距离也会缩小。因此，当源极/漏极区110之间的距离太小时，可能会因为源极/漏极区110中的掺杂物扩散至基底100中而使得相邻的源极/漏极区110造成不正常的电性贯通(punch through)。另一方面，在形成以掺杂多晶硅为材料的控制栅极108时，控制栅极108中的掺杂物亦会扩散至源极/漏极区110中，进一步使源极/漏极区110的区域扩大，而更容易使与相邻的源极/漏极区110产生不正常的电性贯通，甚至于掺杂物会扩散至周围的介电层，严重影响元件可靠性。而且，以掺杂多晶硅为材料的控制栅极108具有较高的线电阻。也会影响元件效能。
发明内容
本发明的目的就是在提供一种非挥发性存储器，其具有一层掺杂金属硅化物层以及材料为金属的控制栅极。
本发明的另一目的是提供一种非挥发性存储器的制造方法，利用加热工艺使掺杂金属硅化物层中的掺杂物扩散而形成源极/漏极区。
本发明提出一种非挥发性存储器的制作方法，首先，提供一基底，此基底具有一沟槽，其中此沟槽将用以形成沟槽式元件。接着，于沟槽中的基底上形成一层掺杂硅化金属层。然后，进行加热工艺，以于掺杂硅化金属层下方的基底中形成源极/漏极区。之后，于掺杂硅化金属层上形成第一导体层并填满沟槽。
依照本发明实施例所述的非挥发性存储器的制造方法，上述的掺杂硅化金属层的材料例如为掺杂硅化锗(GeSi)。
依照本发明实施例所述的非挥发性存储器的制造方法，上述的掺杂硅化金属层的形成方法例如是以原位(in-situ)注入掺杂物的方式，使用低压化学气相沉积法形成的。
依照本发明实施例所述的非挥发性存储器的制造方法，上述的掺杂硅化金属层的厚度例如是介于
～
之间。
依照本发明实施例所述的非挥发性存储器的制造方法，上述的第一导体层的材料例如为金属。
依照本发明实施例所述的非挥发性存储器的制造方法，上述的加热工艺例如为快速热退火(RTA)工艺。
依照本发明实施例所述的非挥发性存储器的制造方法，于掺杂硅化金属层形成前，还可以先于沟槽的表面上形成第一介电层。接着，于沟槽的二侧壁上形成浮置栅极。然后，于基底上形成第二介电层。之后，除沟槽中的部分第二介电层与第一介电层而暴露出基底，并形成掺杂硅化金属层于暴露的基底上。
依照本发明实施例所述的非挥发性存储器的制造方法，上述的浮置栅极的形成方法例如是先于沟槽内填入导体材料层。之后，将导体材料层图案化，以于沟槽的二侧壁上形成浮置栅极。
依照本发明实施例所述的非挥发性存储器的制造方法，上述的导体材料层的材料例如为掺杂多晶硅。
依照本发明实施例所述的非挥发性存储器的制造方法，还可以在形成第一导体层之后，于基底上形成第三介电层。之后，再于第三介电层上形成第二导体层。
本发明还提出一种非挥发性存储器，此非挥发性存储器包括一基底、一第一介电层、一对浮置栅极、一控制栅极、一第二介电层、一掺杂硅化金属层以及一第一源极/漏极区。其中，基底中具有一沟槽。第一介电层配置于沟槽的侧壁与部分沟槽的底部上。浮置栅极配置于沟槽的二侧壁上，且位于第一介电层上。控制栅极配置于沟槽中，且控制栅极的顶部高于基底的表面。第二介电层配置于浮置栅极与控制栅极之间，且位于第一介电层上。掺杂硅化金属层配置于控制栅极与基底之间。第一源极/漏极区配置于掺杂硅化金属层下方的基底中。
依照本发明实施例所述的非挥发性存储器，上述的掺杂硅化金属层的材料例如为掺杂硅化锗。
依照本发明实施例所述的非挥发性存储器，上述的掺杂硅化金属层的厚度例如是介于
～
之间。
依照本发明实施例所述的非挥发性存储器，上述的控制栅极的材料例如为金属。
依照本发明实施例所述的非挥发性存储器，还可以有一第三介电层，配置于基底上并覆盖控制栅极，以及一导体层，位于第三介电层上。
依照本发明实施例所述的非挥发性存储器，上述的导体层配置于控制栅极高于基底表面的侧壁。
依照本发明实施例所述的非挥发性存储器，还可以有一第二源极/漏极区，配置于导体层二侧的基底中。
依照本发明实施例所述的非挥发性存储器，上述的浮置栅极的材料例如为掺杂多晶硅。
依照本发明实施例所述的非挥发性存储器，上述的第一介电层的材料例如为氧化硅(SiO2)。
依照本发明实施例所述的非挥发性存储器，上述的第二介电层的材料例如为氧化硅。
依照本发明实施例所述的非挥发性存储器，上述的第三介电层的材料例如为氧化硅。
本发明在控制栅极的下方形成一层掺杂金属硅化物层，可降低源极/漏极区的线电阻，并通过一道加热工艺，使掺杂金属硅化物层中的掺杂物扩散至下方的基底中，形成，可避免源极/漏极区的范围过于扩大，而造成不正常的电性贯通，并具有较佳的短沟道效应。此外，利用金属来作为存储器中的控制栅极，则不会有因掺杂物扩散至穿隧氧化层而影响元件效能的情形发生。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1为现有一种沟槽式元件的剖面示意图。
图2A至图2G为依照本发明实施例所绘示的非挥发性存储器的制作流程剖面图。
简单符号说明
20、20’：非挥发性存储器
100、200：基底
102、204：沟槽
104、208：浮置栅极
106、110、206、210、216：介电层
108：控制栅极
110、212、220：源极/漏极区
202：图案化掩模层
205：沟槽式元件
207：导体材料层
209、219：间隙壁
213：掺杂硅化金属层
214、218a、218b：导体层
具体实施方式
图2A至图2G为依照本发明实施例所绘示的非挥发性存储器的制作流程剖面图。首先请参照第2A图，提供基底200。接着，于基底200表面形成图案化掩模层202，其材料例如为氮化硅。然后，以图案化掩模层202为掩模，进行蚀刻工艺，以于基底200中形成沟槽204。接下来，于沟槽204表面形成介电层206，以作为穿隧氧化层。其中，介电层206的材料例如为氧化硅，形成方法例如为热氧化法。之后，于沟槽204中填入导体材料层207。其中，导体材料层207的材料例如为掺杂多晶硅，形成方法例如是先利用化学气相沉积法形成一层多晶硅层后，再进行离子注入步骤。
然后，请参照图2B，移除图案化掩模层202表面上的导体材料层207，其移除方式例如为化学机械抛光法。接着，进行回蚀刻步骤，蚀刻部分的导体层207，留下沟槽204内的导体层207，使其顶部低于图案化掩模层202的表面。接下来，于沟槽204的侧壁上形成间隙壁209，并覆盖导体层207的部分上表面。其中，间隙壁209的材料例如是与导体层207具有不同蚀刻选择性的材料，形成方法例如是先形成一层绝缘材料层(未绘示)，然后利用各向异性蚀刻法移除部分绝缘材料层。
之后，请参照图2C，以图案化掩模层202与间隙壁209为蚀刻掩模，将导体材料层207图案化，以于沟槽204的侧壁上形成一对浮置栅极208。然后，再于基底200上形成介电层210。介电层210可以是一复合层，由下而上依序为氧化硅层、氮化硅层与氧化硅层。当然，介电层210也可能是只包括氧化硅层/氮化硅层，或者仅仅是一层氧化硅层。介电层210的形成方法例如是化学气相沉积法。
接着，请参照图2D，移除沟槽204内部分的介电层206与210，以暴露出基底200，并移除图案化掩模层202上的介电层210。其中，移除的方法包括各向异性蚀刻工艺，其例如为干式蚀刻工艺。然后，于暴露出的基底200上形成掺杂硅化金属层213。其中，掺杂硅化金属层213的材料例如为掺杂硅化锗。掺杂硅化金属层213的形成方法例如是采用临场(in-situ)注入掺杂物的方式，使用低压化学气相沉积法形成的。此外，掺杂硅化金属层213的厚度例如是介于
～
之间。之后，进行加热工艺，使掺杂硅化金属层213中的掺杂物扩散至掺杂硅化金属层213下方的基底200中，以形成源极/漏极区212。其中，加热工艺例如为快速热退火工艺。
然后，请参照图2E，于基底200上形成导体材料层(未绘示)，并填满沟槽204。其中，导体材料层的材料例如是为金属。接着，移除部分导体材料层至暴露出图案化掩模层202以形成导体层214，以作为控制栅极。然后，移除图案化掩模层202。
之后，请参照图2F，于基底200上形成介电层216。其中，介电层216的材料例如为氧化硅。然后，于介电层216上形成导体层218a，作为字线之用，以完成非挥发性存储器20的制作。其中，导体层218a的材料例如为掺杂多晶硅。
在另一实施例中，接续于图2F之后，还可以进行下述步骤，即可完成另一种非挥发性存储器20’的制作。请参照图2G，首先，于导体层214的侧壁上的导体层218a上形成间隙壁219。然后，以间隙壁219为掩模，移除部分导体层218a，以形成导体层218b。其中，移除部分导体层218a的方法例如为进行各向异性蚀刻工艺。之后，于导体层218b二侧的基底200中，形成源极/漏极区220，而完成共享同一控制栅极(即导体层214)的二个存储器的制作。其中，源极/漏极区220的形成方法例如为进行离子注入工艺。
值得一提的是，以本发明所制作出的非挥发性存储器(如图2F与图2G所示)，在位于控制栅极的下方，皆配置有掺杂硅化金属层，且因为二者的控制栅极皆以金属作为其材料，因此可以避免配置于掺杂硅化金属层下方基底中的源极/漏极区因其它的掺杂物渗入，而造成源极/漏极区扩大或渗入周围的介电层，进而造成不正常电性贯通的现象。
在本发明的上述制造方法中，在形成控制栅极前，先形成一层掺杂金属硅化物层，之后使用快速热退火工艺，使掺杂金属硅化物层中的掺杂物，经由扩散的方式而在下方的基底中形成掺杂区来作为源极/漏极。由于形成的掺杂区会局限在特定位置，因此可避免不正常的电性贯通，并且可以避免短沟道效应。而且，掺杂金属硅化物层可以增加导电性，降低源极/漏极区的线电阻。此外，利用金属材料取代掺杂多晶硅来作为控制栅极，可以避免因掺杂多晶硅中的掺杂物扩散至穿隧氧化层，而对存储器元件产生影响。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。
Claims (21)
1、一种非挥发性存储器的制作方法，包括：
提供一基底，该基底具有一沟槽，其中该沟槽将用以形成一沟槽式元件；
于该沟槽中的该基底上形成一掺杂硅化金属层；
进行一加热工艺，以于该掺杂硅化金属层下方的该基底中形成一源极和漏极区；以及
于该掺杂硅化金属层上形成一第一导体层并填满该沟槽。
2、如权利要求1所述的非挥发性存储器的制作方法，其中该掺杂硅化金属层的材料包括掺杂硅化锗。
3、如权利要求1所述的非挥发性存储器的制作方法，其中该掺杂硅化金属层的形成方法包括以临场注入掺杂物的方式，使用低压化学气相沉积法形成的。
4、如权利要求1所述的非挥发性存储器的制作方法，其中该掺杂硅化金属层的厚度介于100
～500
之间。
5、如权利要求1所述的非挥发性存储器的制作方法，其中该第一导体层的材料包括金属。
6、如权利要求1所述的非挥发性存储器的制作方法，其中该加热工艺包括快速热退火工艺。
7、如权利要求1所述的非挥发性存储器的制作方法，还包括于该掺杂硅化金属层形成前：
于该沟槽的表面上形成一第一介电层；
于该沟槽的二侧壁上形成一对浮置栅极；
于该基底上形成一第二介电层；以及
移除该沟槽中的部分该第二介电层与部分该第一介电层而暴露出该基底，并形成该掺杂硅化金属层于暴露的该基底上。
8、如权利要求7所述的非挥发性存储器的制作方法，其中该对浮置栅极的形成方法包括：
于该沟槽内填入一导体材料层；以及
图案化该导体材料层，以于该沟槽的二侧壁上形成该对浮置栅极。
9、如权利要求8所述的非挥发性存储器的制作方法，其中该导体材料层的材料包括掺杂多晶硅。
10、如权利要求1所述的非挥发性存储器的制作方法，还包括：
形成该第一导体层后，于该基底上形成一第三介电层；以及
于该第三介电层上形成一第二导体层。
11、一种非挥发性存储器，包括：
一基底，该基底中具有一沟槽；
一第一介电层，配置于该沟槽的侧壁与部分该沟槽的底部上；
一对浮置栅极，配置于该沟槽的二侧壁上，且位于该第一介电层上；
一控制栅极，配置于该沟槽中，且该控制栅极的顶部高于该基底的表面；
一第二介电层，配置于该对浮置栅极与该控制栅极之间，且位于该第一介电层上；
一掺杂硅化金属层，配置于该控制栅极与该基底之间；以及
一第一源极和漏极区，配置于该掺杂硅化金属层下方的该基底中。
12、如权利要求11所述的非挥发性存储器，其中该掺杂硅化金属层的材料包括掺杂硅化锗。
13、如权利要求11所述的非挥发性存储器，其中该掺杂硅化金属层的厚度介于100
～500之间。
14、如权利要求11所述的非挥发性存储器，其中该控制栅极的材料包括金属。
15、如权利要求11所述的非挥发性存储器，还包括：
一第三介电层，配置于该基底上并覆盖该控制栅极；以及
一导体层，位于该第三介电层上。
16、如权利要求15所述的非挥发性存储器，其中该导体层配置于该控制栅极的高于该基底的表面的侧壁。
17、如权利要求16所述的非挥发性存储器，还包括一第二源极和漏极区，配置于该导体层二侧的该基底中。
18、如权利要求11所述的非挥发性存储器，其中该对浮置栅极的材料包括掺杂多晶硅。
19、如权利要求11所述的非挥发性存储器，其中该第一介电层的材料包括氧化硅。
20、如权利要求11所述的非挥发性存储器，其中该第二介电层的材料包括氧化硅。
21、如权利要求11所述的非挥发性存储器，其中该第三介电层的材料包括氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200510089497XA CN100452355C (zh) | 2005-08-19 | 2005-08-19 | 非挥发性存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200510089497XA CN100452355C (zh) | 2005-08-19 | 2005-08-19 | 非挥发性存储器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1917176A CN1917176A (zh) | 2007-02-21 |
| CN100452355C true CN100452355C (zh) | 2009-01-14 |
Family
ID=37738122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB200510089497XA Expired - Fee Related CN100452355C (zh) | 2005-08-19 | 2005-08-19 | 非挥发性存储器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100452355C (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4929988A (en) * | 1987-08-25 | 1990-05-29 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and method of the manufacture thereof |
| CN1430264A (zh) * | 2001-12-31 | 2003-07-16 | 台湾茂矽电子股份有限公司 | 非挥发性存储器结构及其制造方法 |
| CN1472817A (zh) * | 2002-08-02 | 2004-02-04 | 上海宏力半导体制造有限公司 | 沟槽式屏蔽只读存储器存储单元的构造及其制造方法 |
| JP2005116592A (ja) * | 2003-10-03 | 2005-04-28 | Takehide Shirato | 電界効果トランジスタ |
-
2005
- 2005-08-19 CN CNB200510089497XA patent/CN100452355C/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4929988A (en) * | 1987-08-25 | 1990-05-29 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and method of the manufacture thereof |
| CN1430264A (zh) * | 2001-12-31 | 2003-07-16 | 台湾茂矽电子股份有限公司 | 非挥发性存储器结构及其制造方法 |
| CN1472817A (zh) * | 2002-08-02 | 2004-02-04 | 上海宏力半导体制造有限公司 | 沟槽式屏蔽只读存储器存储单元的构造及其制造方法 |
| JP2005116592A (ja) * | 2003-10-03 | 2005-04-28 | Takehide Shirato | 電界効果トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1917176A (zh) | 2007-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20130171818A1 (en) | Method of Manufacturing A Semiconductor Device | |
| JP2005033023A (ja) | 半導体装置の製造方法および半導体装置 | |
| CN107305892B (zh) | 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法 | |
| US10692981B2 (en) | Memory device and manufacturing method thereof | |
| CN101515598A (zh) | 半导体器件及其制造方法 | |
| TWI305675B (en) | Semiconductor device and fabrication thereof | |
| TWI517222B (zh) | 製造電晶體閘極之方法及包含電晶體閘極之半導體裝置 | |
| KR100486297B1 (ko) | 게이트 상에 두꺼운 금속 실리사이드층을 형성하는 방법 | |
| KR101016518B1 (ko) | 반도체 메모리 소자 및 반도체 메모리 소자의 제조 방법 | |
| TW200400588A (en) | MONOS device having buried metal silicide bit line | |
| US7462537B2 (en) | Fabricating method of an non-volatile memory | |
| TW201005943A (en) | Transistor with contact over gate active area | |
| JP2008071827A (ja) | 不揮発性半導体メモリ及びその製造方法 | |
| TW201637175A (zh) | 電容器帶體連接結構及製作方法 | |
| TWI467745B (zh) | 非揮發性記憶體及其製作方法 | |
| JP2008244108A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN100452355C (zh) | 非挥发性存储器及其制造方法 | |
| JP2006253643A (ja) | 半導体素子のゲート電極パターン形成方法 | |
| JP2000031305A (ja) | Ａｎｄ型不揮発性半導体記憶装置およびその製造方法 | |
| TWI277205B (en) | Flash memory structure and method for fabricating the same | |
| CN100397620C (zh) | 存储器的制造方法 | |
| JP2007109800A (ja) | 半導体素子の製造方法 | |
| JPWO2006129341A1 (ja) | 半導体装置およびその製造方法 | |
| JP2009049138A (ja) | 半導体装置の製造方法 | |
| US20070269947A1 (en) | Method for manufacturing NAND flash memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090114 |