CN1267087A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1267087A
CN1267087A CN00104132A CN00104132A CN1267087A CN 1267087 A CN1267087 A CN 1267087A CN 00104132 A CN00104132 A CN 00104132A CN 00104132 A CN00104132 A CN 00104132A CN 1267087 A CN1267087 A CN 1267087A
Authority
CN
China
Prior art keywords
semiconductor chip
layer
perforate
substrate
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00104132A
Other languages
English (en)
Inventor
伊藤茂康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1267087A publication Critical patent/CN1267087A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B31—MAKING ARTICLES OF PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER; WORKING PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER
    • B31B—MAKING CONTAINERS OF PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER
    • B31B50/00—Making rigid or semi-rigid containers, e.g. boxes or cartons
    • B31B50/26—Folding sheets, blanks or webs
    • B31B50/52—Folding sheets, blanks or webs by reciprocating or oscillating members, e.g. fingers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B31—MAKING ARTICLES OF PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER; WORKING PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER
    • B31B—MAKING CONTAINERS OF PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER
    • B31B2100/00—Rigid or semi-rigid containers made by folding single-piece sheets, blanks or webs
    • B31B2100/002—Rigid or semi-rigid containers made by folding single-piece sheets, blanks or webs characterised by the shape of the blank from which they are formed
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B31—MAKING ARTICLES OF PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER; WORKING PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER
    • B31B—MAKING CONTAINERS OF PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER
    • B31B2110/00—Shape of rigid or semi-rigid containers
    • B31B2110/30—Shape of rigid or semi-rigid containers having a polygonal cross section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供一种半导体器件,该半导体器件的制造方法可以简化,并能实现集成度高而且薄的半导体芯片。半导体器件包括基片和其中有集成电路的半导体芯片。半导体芯片以其第一表面粘结在基片上,并在其另一个表面上具有连接到外界的电极部分。在半导体芯片的侧壁和另一个表面上形成封装层,后者在形成半导体芯片的电极部分的位置上有开孔。在开孔中和封装层上形成用来连接到半导体芯片的电极部分的布线图案。还描述了所述半导体器件的制造方法。

Description

半导体器件及其制造方法
本发明涉及半导体器件及其制造方法，更具体地说，涉及嵌入基片中的芯片尺寸封装。
近年来，各种信息系统，诸如作为移到电话的个人手持电话系统(PHS)、所谓移动设备的个人数字助理(PDA)等的发展非常活跃。在这些活动中，紧凑而重量轻的电子装置的研制在积极进行，以便使用户易于携带这些装置。
因此，已经有人提出，组成电子装置的大规模集成电路(LSI)芯片也要求紧凑、集成度高，而且重量轻，即所谓芯片尺寸封装(CSP)，其尺寸约相当于LSI处于其中的芯片的尺寸，并能安装在主板上。
图9是表示传统半导体器件的实例的剖面视图，现将参见图9描述半导体器件1。
图9中的半导体器件1包括基片2、半导体芯片3、导线4、封装层5等。在基片2上形成电极部分2a，通过电极部分2a实现基片2和半导体芯片3之间，以及基片2和外部之间的电连接。半导体芯片3具有包括无源元件和有源元件的集成电路，半导体芯片3例如用粘结剂粘结在基片2上。半导体芯片3和基片2在电气上通过导线4互相连接。
接着，描述图9中所示的半导体器件1的制造方法。
在晶片上形成集成电路，将晶片切割成预定大小的小片，以便形成半导体芯片3(半导体芯片制造步骤)。
同时，利用精细通孔制造、电镀、蚀刻等制造将在其上安装半导体芯片3的基片(基片制造步骤)。
然后用粘结剂把半导体芯片3粘结在基片2上，用导线4连接半导体芯片3和基片2的电极部分2a。然后，用树脂等封装半导体芯片3，把基片2切割成预定的尺寸，于是半导体器件便制成了。
在上述方法中，因为半导体芯片的制造步骤和基片的制造步骤是分开进行的，所以半导体芯片制造步骤和基片制造步骤各自需要处理时间和制造成本。因而，存在这种半导体器件的制造成本高，需要较长的处理时间的问题。
同时，已经有人提出一种被称为晶片级芯片尺寸封装(CSP)的半导体器件新制造方法。在这种新方法中，通过在晶片处理的最后步骤上形成封装层和电极部分，随后进行晶片的切割步骤，把半导体器件制造成CSP。按照这种方法，制造成本可以降低，处理时间可以缩短。
但是，因为电极的形成是在晶片上进行的，所以存在这样的问题，就是可以安排的电极数目受到半导体芯片3的尺寸限制。就是说，当相对于半导体芯片3的尺寸电极数目大时，电极无法安排，结果半导体芯片3无法用于集成CSP。
因此，本发明的一个目的是提供一种半导体器件及其制造方法，它实现了集成度高而且薄的半导体芯片，而且解决了上述问题，实现了半导体器件的有效制造。
为此目的，按照本发明的一个方面，提供一种半导体器件，它包括：基片；半导体芯片，其中有集成电路，并在半导体芯片的第一表面粘结到基片上，在与第一表面相反的半导体芯片的第二表面上有电极部分，用来在电气上连接到外界；封装层，用来封装半导体芯片，该封装层在半导体芯片的侧壁以及所述第二表面上形成，并且其中在形成半导体芯片的电极部分的位置上具有开孔；以及布线图案，用来在电气上连接到半导体芯片的电极部分，该布线图案是在形成于封装层内的开孔中和封装层上形成的。
按照本发明的一个方面，把半导体芯片电极部分的配置重新安排成由布线图案所形成的预定图案。就是说，半导体芯片的电极图案是这样形成的，使得它们很容易连接到外界。另外，因为制造的是有半导体芯片嵌于其中的基片，所以，由热循环在半导体芯片中引起的应力减小了。
在上述半导体器件的配置中，半导体器件可以具有配有封装层的半导体芯片，该封装层包括在半导体芯片侧壁上形成的散热层，用来耗散半导体芯片所产生的热。
按照上述配置，因为散热层有效地耗散半导体芯片在工作过程中产生的热量，所以可以避免半导体芯片性能的退化。
另外，可以在布线图案上形成导线保护层，以保护布线图案。
按照上述配置，由于形成了覆盖布线图案的导线保护层，所以，可以防止由导线断裂等引起的半导体器件的失效。
按照本发明的另一方面，提供一种制造半导体器件的方法，它包括以下步骤：把其中带有集成电路的半导体芯片以其第一表面粘结在基片上；在半导体芯片的侧壁和与半导体芯片第一表面相对的第二表面上形成封装层，用来封装半导体芯片；在封装层中、在半导体芯片第二表面上形成电极部分的位置形成开孔；在所述开孔中和所述封装层上以预定的图案形成包括导电材料的布线层。
在上述半导体器件的制造方法中，利用基片制造技术，诸如微加工技术、电镀和蚀刻形成用来封装半导体芯片的封装层和用来把半导体芯片连接到外部端子的布线层。可以利用布线层把半导体芯片的电极部分设置成具有预定的图案。
因而，在制造半导体器件期间，基片制造过程和半导体芯片封装(嵌入)过程可以同时进行。
上述半导体器件制造方法可以进一步包括在布线层上形成导线保护层的步骤，以保护布线层。
在制造半导体器件的方法中，形成布线层的步骤可以包括用包括树脂的导电材料或包括树脂的柔性导电材料填充所述开孔的步骤，以及在封装层上形成布线层的步骤。
在制造半导体器件的方法中，形成封装层的步骤可以包括在侧壁上形成散热层以耗散半导体芯片产生的热量的步骤，以及在半导体芯片上和散热层上形成绝缘层的步骤。
按照本发明再一方面，提供一种半导体器件的制造方法，它包括以下步骤：把其中具有集成电路的半导体芯片在其第一表面粘结到基片上；在半导体芯片的侧壁和与所述第一表面相对的第二表面上形成封装层，用来封装半导体芯片；在绝缘层上形成包括导电材料的布线层，用来把半导体芯片电连接到外界；在封装层和布线层中、在半导体芯片第二表面上形成电极部分的位置形成开孔；以及由布线图案形成预定的布线图案，所述布线图案包括设置于所述开孔中的导电材料。
正如上面详细描述的，按照本发明，可以有效地进行半导体器件的制造，可以实现集成度高而且薄的半导体芯片。
图1是按照本发明最佳实施例的半导体器件的截面图；
图2A至2D表示按照本发明最佳实施例的半导体器件制造方法的处理步骤；
图3A和3B表示按照本发明最佳实施例的半导体器件制造方法的处理步骤；
图4A至4C表示按照本发明最佳实施例的半导体器件制造方法的处理步骤；
图5A和5B表示按照本发明最佳实施例的半导体器件制造方法的处理步骤；
图6A和6B表示按照本发明最佳实施例的半导体器件制造方法的处理步骤；
图7A至7D表示按照本发明另一个实施例的半导体器件制造方法的处理步骤；
图8A至8E表示按照本发明另一个实施例的半导体器件制造方法的处理步骤；以及
图9是传统半导体器件的实例的剖面图。
现将参照附图描述以最佳方式实现本发明的一些实施例。
下面所描述的适合于实现本发明的一些实施例，从技术观点看来具有最佳的限制；但是，本发明不限于这些实施例，因为不存在为具体地限定本发明而进行的描述。
参考图1，该图是按照本发明最佳实施例的半导体器件的剖面图，下面将描述半导体器件10。
半导体器件10包括基片11、半导体芯片12、封装层13、布线层14a、外部端子15等。基片11包括由例如铜薄膜构成的散热层11a和由例如树脂层构成的绝缘层11b。散热层11a耗散由半导体芯片12产生的热量，绝缘层11b在电气上把半导体芯片12和基片11绝缘。
粘结件16设置在绝缘层11b上，并把半导体芯片粘结在基片11上。半导体芯片12具有：其中包括在晶片上形成的有源元件、无源元件的集成电路；以及在与粘结到基片11上的表面相对的另一个表面12b上形成的在电气上连接到外界的电极部分12c。
形成覆盖半导体芯片12的侧壁和另一个表面12b的封装层13，后者包括例如散热层13a和绝缘层13b。散热层13a包括具有高导热率的材料，诸如铜薄膜，并形成在半导体芯片12的侧壁上。因而，由半导体芯片12产生的热量被有效地耗散。
形成覆盖半导体芯片12的另一个表面12b的绝缘层13b，它防止半导体芯片12的各个电极部分12c短路。在绝缘层13b内、在半导体芯片12的电极部分12c的位置上，通过蚀刻等方法形成开孔18。
在开孔18中和绝缘层13b上形成布线图案14a。布线图案14a把半导体芯片12和外部端子15在电气上连接起来。
布线图案重新安排半导体芯片12的电极部分12c的配置。因而，与传统的半导体芯片的相比，免除了半导体芯片12的尺寸对安排的电极部分12c的数目的限制。就是说，例如，当与半导体芯片12的尺寸相比，准备安排的电极部分12c的数目大时，通过利用布线图案14a来重新安排半导体芯片12电极部分的配置，有效地扩大了半导体芯片12引腿的间距，从而可靠地在电气上把各个电极部分12c连接到各个外部端子15。
此外，用包括绝缘材料的布线保护层17保护布线图案14a，而外部端子15形成在布线保护层17上。
图2A至2D表示按照本发明最佳实施例的半导体器件10的制造方法的处理步骤，现将参照图2A至2D描述所述半导体器件制造方法的实施例。
首先，形成具有散热层11a和绝缘层11b的基片11。
如图2A中所示，在基片11上形成粘结件16和散热层13a。在这个步骤中，散热层13a中设有开孔，后者的宽度约相当于准备安装的半导体芯片12宽度的宽度，而粘结件16填充在该开孔中。
随后，如图2B所示，把半导体芯片12的表面12a放在粘结件16预定的位置上。通过对基片11加热而将粘结件16固化，使得半导体芯片12被粘结在基片11上。
接着，如图2C所示，在半导体芯片12上形成绝缘层13b。在这一步骤中，在考虑到半导体芯片12电极部分的间距、半导体芯片12的特性和下述用来使绝缘层13b形成开孔的方法的情况下使绝缘层13b的厚度最优化。
如图2D所示，在绝缘层13b中、在半导体芯片12上形成电极部分12c的位置形成开孔18。例如，形成开孔18用的方法是：以绝缘层13b的形式形成光敏树脂，然后为了形成开孔18，蚀刻该光刻胶，或将激光照射其上。
如图3A所示，利用薄膜形成技术，诸如电镀、真空蒸镀等在带有开孔18的绝缘层13b上形成导电薄膜，诸如薄的铜膜，以形成布线层14。然后，如图3B所示，利用光刻法和蚀刻法把布线层14形成为预定的布线图案。
随后，如图4A所示，在布线层14上形成导线保护层17和供外部端子15用的层。具体地说，把导线保护层17和供外部端子15用的层预先层叠起来，供外部端子15用的层设有突出部分15a，它们穿透导线保护层17。如图4B所示，使突出部分15a穿入布线层14，布线层14便与突出部分15a在电气上彼此连接，并在布线层14上形成导线保护层17(Buriet突块互连工艺，B2iT方法)。
如图4C所示，利用光刻法和蚀刻法等把供外部端子15用的层形成为预定的图案，通过把基片11切割成单个的半导体芯片12而制成半导体器件10(芯片尺寸封装，CSP)。
布线层14及布线层14与半导体芯片12的电连接的形成，如图3A所示，可以用图5A和5B中所示的方法进行。
在图5A中，在形成于绝缘层13b中的开孔18上设置导电球20。导电球20包括例如其上带有金镀膜的柔性树脂球和金属球。接着，如图5B所示，把布线层14压在导电球20上。借导电球20的压力导电材料被填入开孔18，使得半导体芯片12与布线层14彼此电连接。用蚀刻等方法形成图3B中所示的布线层14的预定图案。
在图5A和5B中，在开孔18上设置导电球20；但是，如图6A和6B所示，通过用包括树脂、铜薄膜等的导电件填充开孔18，也可以使布线层14和半导体芯片12在电气上彼此连接。
图7A至7D和8A至8E表示按照本发明另一个实施例制造半导体器件的方法的处理步骤，现将参照这些图描述半导体器件的制造方法。
如图7A中所示，在基片11上形成粘结件16和散热层13a。在这个步骤中，在散热层13a中设有开孔，它们具有大体上与准备安装的半导体芯片12宽度相当的宽度，把粘结件16填充入该开孔中。
随后，如图7B所示，把半导体芯片12放在粘结件16上预定位置上。通过加热基片11而使粘结件16固化，使得半导体芯片12被粘结在基片11上。
接着，如图7C所示，在半导体芯片12上形成绝缘层13b。在这一步骤中，在考虑到半导体芯片12的电极部分12c间距、半导体芯片12的特性和下述在绝缘层13b形成开孔的方法的情况下使绝缘层13b的厚度最优化。利用诸如溅射镀膜或真空蒸镀等薄膜形成技术在绝缘层13b上形成包括导电材料，诸如铜薄膜等的布线层14。
如图7D所示，在绝缘层13b和布线层14中、在半导体芯片12上形成上述电极部分12c的上方形成开孔30。形成开孔30的方法可以是光刻法、蚀刻法等。
如图8A所示，把包括例如铜薄膜等的导电材料31填入开孔30中。随后，如图8B所示，通过蚀刻等把布线层14形成为预定的图案。
如图8c所示，在布线层14上形成导线保护层17和供外部端子15用的层。具体地说，把包括绝缘材料的导线保护层17和包括导电材料的供外部端子15用的层层叠起来，并且，供外部端子15用的层设有突出部分15a，后者穿透导线保护层17。
如图8D所示，通过使突出部分15a穿入布线层14而使供外部端子15用的层和布线层14在电气上彼此连接，并在布线层14上形成导线保护层17(B2it法)。
如图8E所示，利用蚀刻法等把供外部端子15用的层形成为预定的图案，通过把基片11切割成单个的半导体芯片12而制成半导体器件(CSP)10。
按照上述实施例，因为当制造半导体器件10时，传统的基片制造过程和粘结过程是同时进行的，所以可以降低制造成本，并且提高操作效率。
另外，即使用于半导体器件10的半导体芯片12的引腿数目增大，使用布线层14，也可以实现各个电极部分12c与外界的可靠的电连接，因而能够实现集成度高的半导体芯片。
此外，通过环绕半导体芯片12(侧壁、上表面或下表面)设置散热层13a，可以有效耗散由半导体芯片12产生的热量，因此可以制造出具有高的屏蔽作用又有优异散热特性的半导体器件10。
当把厚度约100μm的超薄芯片的半导体芯片12嵌入基片11时，热循环造成的应力减小了，因而可以提供安装在主板时连接可靠性高的半导体器件。通过把半导体芯片12嵌入基片11，就可以制造出非常薄的半导体器件10。
本发明的实施例不限于以上描述的实施例。
在图1中，封装层13包括：绝缘层13b，它包括例如树脂层；以及散热层13a，它包括例如铜薄膜。但是，封装层13可以只包括绝缘层。基片11是两层，即绝缘层11b和散热层11a的复合层。但是，基片11可以只包括绝缘层或散热层。此外，在图2A至8E中，在使布线层14形成图案时使用供镶板式(panel)电镀用的所谓扣除法(subtraction)。但是，本发明不限于此，可以把制造一般基片用的各个步骤结合在一起，并用于布线层14的图案形成中。
在图1至8E中，导线保护层17是在布线层14上形成的，但是，可以通过直接在布线层14上形成阻焊膜来形成电极。

Claims (8)

1.一种半导体器件，它包括：
基片；
半导体芯片，其上有集成电路，所述半导体芯片以其第一表面粘结基片上，在与所述第一表面相对的半导体芯片的第二表面上有电极部分，用来在电气上连接到外界；
封装层，用来封装所述半导体芯片，所述封装层形成在所述半导体芯片的侧壁以及所述第二表面上，并且具有在其中的、在形成所述半导体芯片的所述电极部分的位置上的开孔；以及
布线图案，用来在电气上连接到所述半导体芯片的所述电极部分，所述布线图案是在所述开孔中和所述封装层上形成的。
2.按照权利要求1的半导体器件，其特征在于：在所述侧壁上形成的所述封装层配备有散热层，用来耗散由所述半导体芯片产生的热量。
3.按照权利要求1的半导体器件，其特征在于：用导线保护层覆盖所述布线图案，以便保护所述布线图案。
4.一种制造半导体器件的方法，它包括以下步骤：
把其中带有集成电路的半导体芯片以其第一表面粘结到基片上；
在所述半导体芯片的侧壁和与其第一表面相对的第二表面上形成封装层，用来封装所述半导体芯片；
在所述封装层中、所述半导体芯片的所述第二表面上形成电极部分的位置上形成开孔；
在所述开孔中和所述封装层上以预定的图案形成包括导电材料的布线层。
5.按照权利要求4的半导体器件制造方法，其特征在于还包括在所述布线层上形成用来保护所述布线层的导线保护层的步骤。
6.按照权利要求4的半导体器件制造方法，其特征在于：所述形成所述布线层的步骤包括用从包括树脂的导电材料和包括树脂的柔性导电材料之一中选出的材料填充所述开孔的步骤，以及在所述封装层上形成布线层的步骤。
7.按照权利要求4的半导体器件制造方法，其特征在于：所述形成封装层的步骤包括在所述侧壁上形成用来耗散由所述半导体芯片产生的热量的散热层的步骤，和在所述半导体芯片和所述散热层上形成绝缘层的步骤。
8.一种半导体器件的制造方法，它包括以下步骤：
把其中具有集成电路的半导体芯片以其第一表面粘结到基片上；
在所述半导体芯片的侧壁和与所述第一表面相对的第二表面上形成用来封装所述半导体芯片的封装层；
在所述绝缘层上形成包括导电材料的、用来把所述半导体芯片电连接到外界的布线层；
在所述封装层和所述布线层中、在所述半导体芯片的所述第二表面上形成电极部分的位置形成开孔；以及
由所述布线层形成预定的布线图案，所述布线图案包括设置于所述开孔中的导电材料。
CN00104132A 1999-03-12 2000-03-13 半导体器件及其制造方法 Pending CN1267087A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6689799 1999-03-12
JP66897/1999 1999-03-12

Publications (1)

Publication Number Publication Date
CN1267087A true CN1267087A (zh) 2000-09-20

Family

ID=13329192

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00104132A Pending CN1267087A (zh) 1999-03-12 2000-03-13 半导体器件及其制造方法

Country Status (2)

Country Link
KR (1) KR20000076811A (zh)
CN (1) CN1267087A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100403518C (zh) * 2002-08-06 2008-07-16 松下电器产业株式会社 半导体装置及其制造方法、生成该装置图案的装置和方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4055717B2 (ja) * 2004-01-27 2008-03-05 カシオ計算機株式会社 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100403518C (zh) * 2002-08-06 2008-07-16 松下电器产业株式会社 半导体装置及其制造方法、生成该装置图案的装置和方法

Also Published As

Publication number Publication date
KR20000076811A (ko) 2000-12-26

Similar Documents

Publication Publication Date Title
US10431536B2 (en) Interposer substrate and semiconductor package
US6667546B2 (en) Ball grid array semiconductor package and substrate without power ring or ground ring
CN100350607C (zh) 半导体器件及其制造方法
US9865482B2 (en) Semiconductor device and method of forming a fan-out structure with integrated passive device and discrete component
JP4742079B2 (ja) ウェハレベルのシステムインパッケージ及びその製造方法
US10020240B2 (en) Semiconductor device
CN1235275C (zh) 半导体模块及制造半导体模块的方法
CN101064294A (zh) 电路装置及电路装置的制造方法
JPH07321250A (ja) 熱伝導体を備える玉格子アレー集積回路パッケージ
CN1658372A (zh) 半导体装置及其制造方法
CN103325727A (zh) 形成扇出封装体叠层器件的半导体方法和器件
CN1405881A (zh) 半导体装置
CN1702853A (zh) 半导体装置及其制造方法
CN1497717A (zh) 电路装置及其制造方法
KR101045557B1 (ko) 반도체 패키지 및 그 제조 방법
CN1716581A (zh) 元件搭载基板
CN1186807C (zh) 电路装置的制造方法
TW201906026A (zh) 晶片封裝方法及封裝結構
CN1767178A (zh) 半导体载板及其制造方法与半导体封装组件
CN1224097C (zh) 半导体装置及其制造方法、电路板和电子仪器
CN1210789C (zh) 具有散热结构的半导体封装元件
CN1324668C (zh) 半导体装置及其制造方法
CN1267087A (zh) 半导体器件及其制造方法
CN1851912A (zh) 芯片封装体
CN111863790A (zh) 一种半导体封装器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1074581

Country of ref document: HK