CN1259695C - 使用高电阻硅化物靶材生长硅化物的工艺 - Google Patents
使用高电阻硅化物靶材生长硅化物的工艺 Download PDFInfo
- Publication number
- CN1259695C CN1259695C CN 200310108837 CN200310108837A CN1259695C CN 1259695 C CN1259695 C CN 1259695C CN 200310108837 CN200310108837 CN 200310108837 CN 200310108837 A CN200310108837 A CN 200310108837A CN 1259695 C CN1259695 C CN 1259695C
- Authority
- CN
- China
- Prior art keywords
- silicide
- high resistance
- cobalt silicide
- integrated circuit
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明属集成电路制造工艺技术领域。为了优化硅化物模块工艺,满足结深日益减薄情况下对漏电的要求,采用高电阻硅化物作为靶材,溅射到硅片表面后,再通过快速热退火形成低电阻的硅化物。这样既保证与衬底形成紧密接触,又尽可能减少对衬底硅的消耗。
Description
技术领域
本发明属于集成电路制造工艺技术领域,具体涉及一种消耗衬底硅更少的硅化物工艺。
背景技术
随着集成电路的不断发展,晶体管的最小线宽不断缩小。目前主流工艺0.13μm技术就是指栅极的长度为0.13微米。在线宽不断缩小的同时,为了提高晶体管的性能,源/漏结的深度也在不断减小,在0.13微米工艺下结的深度只有数十纳米。
目前的集成电路制造工艺中都使用硅化物工艺技术来减少源漏区域和多晶电极的电阻。无论是0.35/0.25微米技术的钛硅化物(TiSi2)还是0.18/0.13微米技术的钴硅化物(CoSi2)都用到了两步硅化物形成工艺。在首先PVD淀积形成硅化物所需的金属后,通过第一次较低温度的快速热退火(RTP1)处理淀积的金属形成高电阻的硅化物。然后通过化学溶剂APM(氨水和双氧水混合)/SPM(硫酸和双氧水混合)去除在场氧化层和栅极侧壁边墙(spacer)上残留的或未反应的金属(即多余金属),并留下产生的硅化物(这一步称为选择性腐蚀)。最后通过第二次较高温度的快速热退火(RTP2)处理以形成低电阻的硅化物。
但是随着结深的不断变浅,如果晶体管源漏区域硅化物的厚度太大,会造成结漏电增大,从而影响器件的工作。而如果厚度减薄则会造成电阻变大,同样不利于获得好性能的器件。因此,需要一种新的工艺,在保证电阻要求的基础上,同样能够满足漏电的要求。
发明内容
本发明的目的在于提出一种既能保证足够低的电阻而又保证结漏电的硅化物工艺。
本发明提出的硅化物工艺,是使用高电阻相的硅化物作为PVD的靶材,将高电阻硅化物溅射到硅片表面;再通过高温快速热退火形成低电阻的硅化物,以减少衬底硅消耗。上述的高电阻硅化物采用CoSi。高电阻硅化物溅射厚度可以在10纳米到90纳米的范围内进行调节。
由于PVD材料本身提供了一定的硅,所以消耗衬底硅将得到很大的减少。对于Co硅化物而言,CoSi/Co2Si为高电阻相,而CoSi2为低电阻相,从CoSi/Co2Si反应形成CoSi2比从Co反应形成CoSi2所消耗的硅要少得多。与此同时也解决了三个技术问题:1.相应的靶材;2.PVD硅化物与衬底形成紧密的接触;3.有选择性地去除高电阻相硅化物,而保留低电阻相硅化物,这需要开发出相应的湿法药液,或者通过光刻、刻蚀加以实现。
附图说明
图1为整个硅片通过PVD溅射覆盖着高电阻硅化物。
图2为经过高温快速热退火后硅片表面硅化物分布图,图中仅在晶体管的三个电极区域(源极、栅极、漏极)上存在低电阻硅化物。
图3为选择性去除高电阻硅化物后,硅片表面只留下低电阻硅化物。
附图标号:4为高电阻硅化物、5为低电阻硅化物。
具体实施方式
1、用稀释的氢氟酸清洁硅片表面。
2、通过PVD的方法在硅片表面整片淀积形成低电阻硅化物需要的高电阻硅化物,如30nmCoSi(钴)。
3、采用快速热退火(RTP)的方法,在较高温度,如850-900度,形成低电阻的硅化物,如CoSi2(二硅化钴)。
4、通过(干法或者湿法)刻蚀选择性地将非有源区上的高电阻硅化物给腐蚀掉。
Claims (3)
1、一种集成电路制造中的钴硅化物工艺,其特征在于使用高电阻相的钴硅化物作为PVD的靶材,将高电阻钴硅化物溅射到硅片表面,再通过高温快速热退火形成低电阻的钴硅化物,以减少衬底硅消耗。
2、根据权利要求1所述的集成电路制造中的钴硅化物工艺,其特征在于上述的高电阻钴硅化物采用CoSi。
3、根据权利要求1、2所述的集成电路制造中的钴硅化物工艺,其特征在于上述高电阻钴硅化物溅射厚度在10纳米到90纳米的范围内进行调节。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200310108837 CN1259695C (zh) | 2003-11-25 | 2003-11-25 | 使用高电阻硅化物靶材生长硅化物的工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200310108837 CN1259695C (zh) | 2003-11-25 | 2003-11-25 | 使用高电阻硅化物靶材生长硅化物的工艺 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1545131A CN1545131A (zh) | 2004-11-10 |
CN1259695C true CN1259695C (zh) | 2006-06-14 |
Family
ID=34334885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200310108837 Expired - Fee Related CN1259695C (zh) | 2003-11-25 | 2003-11-25 | 使用高电阻硅化物靶材生长硅化物的工艺 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1259695C (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100442460C (zh) * | 2006-04-03 | 2008-12-10 | 中芯国际集成电路制造(上海)有限公司 | 等离子体退火形成硅化镍的方法 |
-
2003
- 2003-11-25 CN CN 200310108837 patent/CN1259695C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1545131A (zh) | 2004-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW546770B (en) | Self-aligned silicide process for silicon sidewall source and drain contacts and structure formed thereby | |
JP4142753B2 (ja) | スパッタターゲット、スパッタ装置、半導体装置およびその製造方法 | |
CN100505168C (zh) | 半导体器件中金属硅化物的单向扩散 | |
US6015752A (en) | Elevated salicide technology | |
CN1973368A (zh) | 结合互补金属氧化物半导体集成电路的nmos和pmos晶体管使用不同的栅介质 | |
CN108417636A (zh) | 一种二维相变场效应晶体管及其制备方法 | |
CN1259695C (zh) | 使用高电阻硅化物靶材生长硅化物的工艺 | |
CN103943511A (zh) | 低功耗薄背栅石墨烯场效应晶体管的制备方法 | |
CN1326638C (zh) | 一种去除硅化物形成过程中多余金属的方法 | |
TWI492285B (zh) | 金屬半導體化合物形成方法 | |
CN100530597C (zh) | 在源漏区域形成两种厚度硅化物的工艺 | |
CN100428421C (zh) | 一种干法去除硅化物形成过程中多余金属的方法 | |
CN1877798A (zh) | 基于mosfet工艺的硅基单电子器件结构及其制备方法 | |
US6268285B1 (en) | Method of removing plasma etch damage to pre-silicidized surfaces by wet silicon etch | |
KR100769129B1 (ko) | 반도체 소자의 실리사이드 형성 방법 | |
CN102130011A (zh) | 一种晶体管的制造方法 | |
CN113097072B (zh) | 一种采用介质牺牲层工艺制备石墨烯场效应晶体管的方法 | |
CN106033721B (zh) | 形成金属硅化物的方法 | |
CN1889248A (zh) | 一种减小超大规模集成电路接触孔电阻的方法 | |
KR940002402B1 (ko) | 자체 정열된 게이트 트랜치(gate trench) MOSFET 제조방법 | |
US6696354B2 (en) | Method of forming salicide | |
CN100533691C (zh) | 形成热稳定金属硅化物的方法 | |
TWI297178B (en) | Salicide process | |
KR100214069B1 (ko) | 반도체 장치의 전계효과트랜지스터 제조방법 | |
US6790720B1 (en) | Method for fabricating a MOSFET and reducing line width of gate structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060614 Termination date: 20151125 |
|
CF01 | Termination of patent right due to non-payment of annual fee |