CN102130011A - 一种晶体管的制造方法 - Google Patents

一种晶体管的制造方法 Download PDF

Info

Publication number
CN102130011A
CN102130011A CN2010106137688A CN201010613768A CN102130011A CN 102130011 A CN102130011 A CN 102130011A CN 2010106137688 A CN2010106137688 A CN 2010106137688A CN 201010613768 A CN201010613768 A CN 201010613768A CN 102130011 A CN102130011 A CN 102130011A
Authority
CN
China
Prior art keywords
semiconductor substrate
side wall
layer
annealing
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010106137688A
Other languages
English (en)
Other versions
CN102130011B (zh
Inventor
吴东平
罗军
朴颖华
朱志炜
张世理
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN201010613768.8A priority Critical patent/CN102130011B/zh
Publication of CN102130011A publication Critical patent/CN102130011A/zh
Priority to US13/508,731 priority patent/US8697529B2/en
Priority to PCT/CN2011/080257 priority patent/WO2012088935A1/zh
Application granted granted Critical
Publication of CN102130011B publication Critical patent/CN102130011B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种晶体管的制造方法，包括如下步骤：提供半导体衬底；在半导体衬底表面形成堆叠栅；在半导体衬底表面形成绝缘层；在绝缘层表面形成消耗层；刻蚀绝缘层和消耗层；在半导体衬底表面形成金属层；热退火；除去金属层。本发明的优点在于，所采用的侧墙的上部外侧部分是由能够与金属层发生反应的材料构成的，因此能够在退火过程中吸收侧墙两侧金属层，避免其向半导体层中扩散，保证能够形成纵向超薄、均匀且横向生长可控且受到抑制的肖特基结。

Description

一种晶体管的制造方法
技术领域
本发明涉及半导体器件工艺领域，尤其涉及一种晶体管的制造方法。
背景技术
随着半导体技术的发展，金属-氧化物-半导体场效应晶体管(MOSFET)已经得到了广泛的应用。近年来，以硅集成电路为核心的微电子技术得到了迅速的发展，集成电路芯片的发展基本上遵循摩尔定律，即半导体芯片的集成度以每18个月翻一番的速度增长。可是随着半导体芯片集成度的不断增加，MOSFET的沟道长度也在不断的缩短，当MOSFET的沟道长度变得非常短时，短沟道效应会使半导体芯片性能劣化，甚至无法正常工作。
随着MOSFET器件特征尺寸的持续缩小，必须不断减小源漏结深以抑制短沟道效应；而不断减小的源漏结深和杂质固溶度的限制，造成MOSFET源漏寄生电阻越来越大，对源漏区金属硅化物(小尺寸MOSFET器件一般用硅化镍：nickel silicide)的要求也更加严格。源漏区的金属镍硅化物(Ni silicide)由淀积的金属镍(Ni)与硅在热退火期间反应形成，它不仅具有较低的电阻率和接触电阻，而且能够很好的与标准硅工艺技术兼容，自对准的金属镍(Ni)硅化物工艺(Silicide)是现今CMOS集成电路制造的关键工艺步骤之一。而工艺的进步要求silicide薄膜厚度要不断减小，甚至在10nm以下；其表面形貌要具有良好的热稳定性，不能出现团聚(agglomerate)现象；其电阻率要保持较小的值；横向生长要小。这些要求都使得纳米尺度器件源漏金属化工艺面临着诸多的挑战。
肖特基结金属硅化物源漏在最近成为研究热点。其目标是采用肖特基结金属硅化物源漏来代替传统的重掺杂pn结源漏并应用在未来超缩微化的CMOS器件中。金属硅化物源漏的主要优势是低的寄生电阻和电容，优良的按比例缩小特性，简便的工艺制造，低的热预算以及抗闩锁效应或者绝缘体上的硅(SOI)里的浮体效应。由于肖特基结金属硅化物源漏具有低电阻特性和陡峭的原子层级别的硅化物和硅之间的界面，肖特基势垒MOSFET器件非常有望缩小到10nm及其以下。
附图1是现有技术中一种具有肖特基结金属硅化物源漏的晶体管的结构示意图，包括衬底100、栅极叠层110、侧墙121与122、以及源极肖特基结131和漏极肖特基结132。栅极叠层110位于衬底100的表面，侧墙121与122设置于栅极叠层110的两侧，源极肖特基结131和漏极肖特基结132设置于侧墙121与122两侧的衬底100中，构成晶体管的源极和漏极。源极肖特基结131和漏极肖特基结132的材料通常是硅化镍等，采用自对准工艺形成。所谓自对准工艺，是首先在源极和漏极区域的表面覆盖一层金属，并通过退火在源极和漏极区域形成金属硅化物的工艺。
上述结构的缺点在于，在采用自对准工艺形成MOSFET源漏区的硅化镍过程中，由于镍基本不和侧墙121与122反应，因此除了位于衬底100的源漏区表面的镍在退火时向衬底100扩散并形成硅化镍之外，覆盖在侧墙121与122上的镍也会向衬底100扩散。当位于衬底100源漏区表面的镍全部转化成硅化镍之后，位于侧墙121与122上的镍会继续向源漏区硅衬底扩散。这会导致形成的硅化镍的厚度不可控、不均匀以及向栅极110下方过度的横向生长，导致沟道长度变短，降低晶体管的开启电压并升高漏电流。
因此，如何形成纵向超薄、均匀且横向生长可控且受到抑制的硅化镍层是未来的PN结型源漏或肖特基结型源漏的MOSFET制备工艺中的一个关键挑战。
发明内容
本发明所要解决的技术问题是，提供一种晶体管的制造方法，保证能够形成纵向超薄、均匀且横向生长可控且受到抑制的肖特基结。
为了解决上述问题，本发明提供了一种晶体管的制造方法，包括如下步骤：提供半导体衬底；在半导体衬底表面形成堆叠栅；在半导体衬底表面形成绝缘层，所述绝缘层进一步覆盖了堆叠栅；在绝缘层表面形成消耗层；刻蚀绝缘层和消耗层，以在堆叠栅两侧形成复合式侧墙，所述侧墙上部外侧部分由消耗层构成，其余部分由绝缘层构成；在半导体衬底表面形成金属层，所述金属层进一步覆盖了堆叠栅以及侧墙；热退火，从而在堆叠栅两侧的半导体衬底中形成源极和漏极肖特基结，退火过程中覆盖在侧墙上的金属与复合式侧墙中的消耗层反应而被吸收；除去半导体衬底表面的金属层以及与复合式侧墙中消耗层反应的金属。
可选的，所述金属层的材料为镍。
可选的，所述消耗层的材料为锗。
可选的，所述除去金属层的步骤采用化学腐蚀工艺，腐蚀液是含有硫酸和双氧水的混合溶液。
可选的，所述热退火的步骤进一步包括第一和第二退火步骤：第一退火步骤的退火温度应介于250至350摄氏度，第二退火步骤的退火温度应介于350至600摄氏度。
本发明的优点在于，所采用的侧墙的上部外侧部分是由能够与金属层发生反应的材料构成的，因此能够在退火过程中吸收侧墙两侧金属层，避免其向半导体层中扩散，保证能够形成纵向超薄、均匀且横向生长可控且受到抑制的肖特基结。
附图说明
附图1是现有技术中一种具有肖特基结金属硅化物源漏的晶体管的结构示意图。
附图2是本发明的具体实施方式所述方法的流程图。
附图3A至附图3H是本发明的具体实施方式所述方法的工艺示意图。
具体实施方式
下面结合附图对本发明提供的一种晶体管的制造方法的具体实施方式做详细说明。
附图2是本具体实施方式所述方法的流程图，用于形成具有肖特基结源漏的晶体管，包括如下步骤：步骤S10，提供半导体衬底；步骤S11，在半导体衬底表面形成堆叠栅；步骤S12，在半导体衬底表面形成绝缘层，所述绝缘层进一步覆盖了堆叠栅；步骤S13，在绝缘层表面形成消耗层；步骤S14，刻蚀绝缘层和消耗层，以在堆叠栅两侧形成侧墙；步骤S15，在半导体衬底表面形成金属层，所述金属层进一步覆盖了堆叠栅以及侧墙；步骤S16，热退火，从而在堆叠栅两侧的半导体衬底中形成源极和漏极肖特基结；步骤S17，除去半导体衬底表面的金属层。
附图3A至附图3H是上述方法的工艺示意图。
附图3A所示，参考步骤S10，提供半导体衬底200。所述半导体衬底200可以是N型或者P型衬底，其材料可以是包括单晶硅衬底在内的任意一种常见的衬底材料。本具体实施方式中，所述半导体衬底200的材料为单晶硅。
附图3B所示，参考步骤S11，在半导体衬底200表面形成堆叠栅210。所述堆叠栅210包括介质层211以及多晶硅层212。堆叠栅210是构成晶体管栅极的主要部分。介质层211的材料可以是氧化硅或者其他高介电常数材料如HfO2等，作用是保证多晶硅层221和半导体衬底200之间的电学隔离。导电层212的材料可以是多晶硅，也可以是其他导电材料，其作用是通过施加电学信号在半导体衬底200内部形成导电沟道。
附图3C所示，参考步骤S12，在半导体衬底200表面形成绝缘层220，所述绝缘层220进一步覆盖了堆叠栅210。绝缘层220的材料可是氧化硅等任一一种常见的绝缘材料，生长方法可以是化学气相沉积工艺，该绝缘层220用于后续工艺中形成侧墙。
附图3D所示，参考步骤S13，在绝缘层220表面形成消耗层230。所述消耗层230的材料应当根据后续金属层所用材料进行选定，选定原则是在高温下能够与金属层所用材料发生反应，并且反应生成物能在以后的化学腐蚀中被选择性地除去。例如本具体实施方式中后续金属层的材料选用镍，故对应的消耗层230的材料可以选用锗。消耗层230的生长方法可以是化学气相沉积工艺或者磁控溅射工艺等。
附图3E所示，参考步骤S14，刻蚀绝缘层220和消耗层230，以在堆叠栅210的两侧形成侧墙241与242。刻蚀工艺采用干法刻蚀，并根据绝缘层220以及消耗层230的具体材料选用刻蚀气体。由于刻蚀是各向异性的，因此能够在堆叠栅210两侧形成侧墙241与242。所述侧墙241与242为复合式侧墙。以侧墙241为例，上部外侧部分241a由消耗层230刻蚀后保留的部分构成，其余部分241b由绝缘层刻蚀后保留的部分构成。
附图3F所示，参考步骤S15，在半导体衬底200的表面形成金属层250，所述金属层250进一步覆盖了堆叠栅210以及侧墙241与242。本实施方式中，金属层250的材料为镍，采用热蒸发、电子束蒸发或者磁控溅射等工艺形成。本步骤中的金属层250尤其覆盖了侧墙241与242两侧的半导体衬底200的表面区域，上述区域将用于形成晶体管的源极和漏极。
附图3G所示，步骤S16，热退火，从而在堆叠栅210两侧的半导体衬底200中形成源极肖特基结261和漏极肖特基结262。高温环境下金属将和衬底发生反应，形成金属与半导体之间的肖特基结。如果衬底200的材料是单晶硅，则形成的是金属硅化物。所述热退火的步骤进一步包括第一和第二退火步骤：第一退火步骤的退火温度应介于250至350摄氏度，第二退火步骤的退火温度应介于350至600摄氏度，退火所采用的气体应当不与样品发生反应，例如高纯氮气或者惰性气体，并根据不同的退火方法，选择合适的退火时间等工艺参数。此步骤中，由于侧墙241与242为复合式侧墙，上部外侧部分241a由消耗层230刻蚀后保留的部分构成。故在退火过程中上部外侧部分241a会与金属层250发生反应而消耗掉侧墙241与242两侧的金属层，避免过多的金属材料向衬底200中扩散。为了保证此步骤能够达到最佳效果，消耗层230应具备足够厚度以保证淀积其上的金属层250全部被消耗。厚的消耗层230将保证侧墙241的上部外侧部分241a以及侧墙242与之对应的部分能够具有更大的横向宽度，进而保证更多的金属材料不是进入半导体衬底200中而是被消耗掉。消耗层230的厚度的最小限值与淀积在消耗层230上的金属层250的厚度成正比，也就是说随着结深的减小，淀积的金属层250的减薄，消耗层230的厚度最小限值也可减小。
附图3H所示，步骤S17，除去半导体衬底200表面的金属层250。此步骤采用化学腐蚀工艺，腐蚀液应当能够除去未参加反应的多余金属，以及金属与消耗层材料反应的生成物，并且腐蚀液应当不与肖特基结的材料发生反应。在本实施方式中，金属层250的材料为镍，肖特基结的材料为镍的硅化物，消耗层与金属层反应后的产物为镍的锗化物，故腐蚀液可以选用含有硫酸和双氧水的混合溶液。
上述步骤实施完毕后，还应当在半导体衬底200表面继续实施金属布线等工艺，以最终获得具有肖特基结源漏的晶体管。由于侧墙241与242的上部外侧部分是由能够与金属层250发生反应的材料构成的，因此能够在退火过程中吸收侧墙两侧金属层250，避免其向半导体层200中扩散。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (5)

1.一种晶体管的制造方法，其特征在于，该方法包括如下步骤：
提供半导体衬底；
在半导体衬底表面形成堆叠栅；
在半导体衬底表面形成绝缘层，所述绝缘层进一步覆盖了堆叠栅；
在绝缘层表面形成消耗层；
刻蚀绝缘层和消耗层，以在堆叠栅两侧形成复合式侧墙，所述侧墙上部外侧部分由消耗层构成，其余部分由绝缘层构成；
在半导体衬底表面形成金属层，所述金属层进一步覆盖了堆叠栅以及侧墙；热退火，从而在堆叠栅两侧的半导体衬底中形成源极和漏极肖特基结，退火过程中覆盖在侧墙上的金属与复合式侧墙中的消耗层反应而被吸收；
除去半导体衬底表面的金属层以及与复合式侧墙中消耗层反应的金属。
2.根据权利要求1所述的晶体管的制造方法，其特征在于，所述半导体衬底为单晶硅衬底，所述金属层的材料为镍。
3.根据权利要求1或2所述的晶体管的制造方法，其特征在于，所述消耗层的材料为锗。
4.根据权利要求2所述的晶体管的制造方法，其特征在于，所述除去金属层的步骤采用化学腐蚀工艺，腐蚀液是含有硫酸和双氧水的混合溶液。
5.根据权利要求1所述的晶体管的制造方法，其特征在于，所述热退火的步骤进一步包括第一和第二退火步骤：第一退火步骤的退火温度应介于250至350摄氏度，第二退火步骤的退火温度应介于350至600摄氏度。
CN201010613768.8A 2010-12-30 2010-12-30 一种晶体管的制造方法 Expired - Fee Related CN102130011B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201010613768.8A CN102130011B (zh) 2010-12-30 2010-12-30 一种晶体管的制造方法
US13/508,731 US8697529B2 (en) 2010-12-30 2011-09-28 Schottky junction source/drain transistor and method of making
PCT/CN2011/080257 WO2012088935A1 (zh) 2010-12-30 2011-09-28 一种晶体管的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010613768.8A CN102130011B (zh) 2010-12-30 2010-12-30 一种晶体管的制造方法

Publications (2)

Publication Number Publication Date
CN102130011A true CN102130011A (zh) 2011-07-20
CN102130011B CN102130011B (zh) 2016-08-10

Family

ID=44268038

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010613768.8A Expired - Fee Related CN102130011B (zh) 2010-12-30 2010-12-30 一种晶体管的制造方法

Country Status (3)

Country Link
US (1) US8697529B2 (zh)
CN (1) CN102130011B (zh)
WO (1) WO2012088935A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012088935A1 (zh) * 2010-12-30 2012-07-05 复旦大学 一种晶体管的制造方法
CN107393916A (zh) * 2016-04-21 2017-11-24 格罗方德半导体公司 用于具有静电放电保护的mosfet的方法、装置及系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6872626B1 (en) * 2003-11-21 2005-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a source/drain and a transistor employing the same
US7517765B2 (en) * 2004-03-08 2009-04-14 Interuniversitair Microelektronica Centrum (Imec) Method for forming germanides and devices obtained thereof
US7563657B2 (en) * 2003-05-01 2009-07-21 International Business Machines Corporation High performance FET devices and methods thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6190977B1 (en) * 1999-04-30 2001-02-20 Texas Instruments - Acer Incorporated Method for forming MOSFET with an elevated source/drain
US6762468B2 (en) * 2001-12-26 2004-07-13 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2005086140A (ja) * 2003-09-11 2005-03-31 Sanyo Electric Co Ltd 半導体装置およびその製造方法
EP1683193A1 (en) * 2003-10-22 2006-07-26 Spinnaker Semiconductor, Inc. Dynamic schottky barrier mosfet device and method of manufacture
US7067379B2 (en) * 2004-01-08 2006-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide gate transistors and method of manufacture
US7446026B2 (en) * 2006-02-08 2008-11-04 Freescale Semiconductor, Inc. Method of forming a CMOS device with stressor source/drain regions
JP5309454B2 (ja) * 2006-10-11 2013-10-09 富士通セミコンダクター株式会社 半導体装置の製造方法
US8202782B2 (en) * 2007-09-05 2012-06-19 Nxp B.V. Method of manufacturing transistor
US7776732B2 (en) * 2007-09-10 2010-08-17 International Business Machines Corporation Metal high-K transistor having silicon sidewall for reduced parasitic capacitance, and process to fabricate same
US8216907B2 (en) * 2007-09-10 2012-07-10 International Business Machines Corporation Process to fabricate a metal high-K transistor having first and second silicon sidewalls for reduced parasitic capacitance
CN101819949B (zh) * 2008-05-08 2012-07-11 旺宏电子股份有限公司 非易失性存储器的制造方法
US20120038048A1 (en) * 2010-08-11 2012-02-16 International Business Machines Corporation Stabilized nickel silicide interconnects
CN102130011B (zh) * 2010-12-30 2016-08-10 复旦大学 一种晶体管的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7563657B2 (en) * 2003-05-01 2009-07-21 International Business Machines Corporation High performance FET devices and methods thereof
US6872626B1 (en) * 2003-11-21 2005-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a source/drain and a transistor employing the same
US7517765B2 (en) * 2004-03-08 2009-04-14 Interuniversitair Microelektronica Centrum (Imec) Method for forming germanides and devices obtained thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012088935A1 (zh) * 2010-12-30 2012-07-05 复旦大学 一种晶体管的制造方法
CN107393916A (zh) * 2016-04-21 2017-11-24 格罗方德半导体公司 用于具有静电放电保护的mosfet的方法、装置及系统
CN107393916B (zh) * 2016-04-21 2021-01-05 格罗方德半导体公司 用于具有静电放电保护的mosfet的方法、装置及系统

Also Published As

Publication number Publication date
WO2012088935A1 (zh) 2012-07-05
CN102130011B (zh) 2016-08-10
US8697529B2 (en) 2014-04-15
US20130270615A1 (en) 2013-10-17

Similar Documents

Publication Publication Date Title
JP5669954B2 (ja) 高Ｋ／金属ゲートＭＯＳＦＥＴを有するＶｔ調整及び短チャネル制御のための構造体及び方法。
US8541280B2 (en) Semiconductor structure and method for manufacturing the same
US8865543B2 (en) Ge-based NMOS device and method for fabricating the same
CN102983163B (zh) 低源漏接触电阻MOSFETs及其制造方法
CN105336620B (zh) 半导体结构及其形成方法
WO2011044776A1 (zh) 半导体器件的形成方法
CN202487541U (zh) 一种半导体结构
TWI579906B (zh) 半導體裝置結構及其製造方法
US20080150026A1 (en) Metal-oxide-semiconductor field effect transistor with an asymmetric silicide
CN117334746A (zh) 一种具有氧化层的源极沟槽集成SBD超结SiC MOS及制备方法
CN102157379B (zh) 一种半导体器件及其制造方法
US7993989B2 (en) Vertical spacer forming and related transistor
CN101447454B (zh) 一种调节全硅化金属栅的栅功函数的方法
CN101512771A (zh) 使用简化双应力衬层配置的具有增强性能的半导体结构
CN102130011A (zh) 一种晶体管的制造方法
CN107346730A (zh) 改善半导体器件性能的方法
US8729639B2 (en) Semiconductor device and method for producing the same
CN102280379B (zh) 一种应变硅nmos器件的制造方法
CN102117833A (zh) 一种梳状栅复合源mos晶体管及其制作方法
CN108933107A (zh) 半导体结构及其形成方法
US20090117700A1 (en) Method for Manufacturing a Trench Power Transistor
CN107039283A (zh) 一种基于可变功函数栅极的晶体管器件及其制备方法
TWI492285B (zh) 金屬半導體化合物形成方法
US6667233B2 (en) Method for forming a silicide layer of semiconductor device
CN101807602A (zh) 一种不对称型源漏场效应晶体管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160810

Termination date: 20191230