CN1254945A - 形成布线图案的方法 - Google Patents

形成布线图案的方法 Download PDF

Info

Publication number
CN1254945A
CN1254945A CN99125827A CN99125827A CN1254945A CN 1254945 A CN1254945 A CN 1254945A CN 99125827 A CN99125827 A CN 99125827A CN 99125827 A CN99125827 A CN 99125827A CN 1254945 A CN1254945 A CN 1254945A
Authority
CN
China
Prior art keywords
corrosion
pattern
substrate
resisting pattern
electrode material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99125827A
Other languages
English (en)
Other versions
CN1121710C (zh
Inventor
丰田祐二
越户义弘
藤林桂
高桥亮一郎
大川忠行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN1254945A publication Critical patent/CN1254945A/zh
Application granted granted Critical
Publication of CN1121710C publication Critical patent/CN1121710C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

本发明提供了一种形成布线图案的方法,其特征在于包含步骤:在基片上形成具有抑制收缩效应的抗蚀图案;通过烘焙抗蚀图案使气体从抗蚀图案中释放;在基片和抗蚀图案上形成电极材料薄膜,同时将基片的温度保持在低于抗蚀图案的烘焙温度;并通过将抗蚀图案从基片分离,去除抗蚀图案上的电极材料。

Description

形成布线图案的方法
本发明涉及一种形成布线图案的方法。本发明尤其涉及一种形成布线图案的方法，在这种方法中，通过提起技术，形成精细的布线图案，用于诸如半导体装置、高频集成电路等各种电子元件中。
图1A到1E中示出根据通常所使用的提起技术的形成布线图案的方法。在基片1上形成布线图案4的传统的方法中(图1A)，在将负性光致抗蚀剂2a施加到基片1上后(如图1B)，光致抗蚀剂2a通过光掩模(图中未示)暴露于UV射线(I-射线)。负性的光致抗蚀剂2a的曝光的区域变得不溶解。相应地，当光致抗蚀剂显像时，未曝光的区域从基片1分离，只有曝光的区域保留，从而形成如图1C中所示的倒梯形抗蚀剂图案2。结果，通过真空镀膜或溅射，将电极材料4a以薄膜形状通过抗蚀图案2施加在基片1上，从而如图1D所示，电极材料4a以薄膜的形状沉淀在抗蚀图案2上，同时通过抗蚀图案2的开口3，沉淀在基片1上。此后，将基片浸泡在分离液中，从而使抗蚀图案2从基片1中分离。在抗蚀图案2上的电极材料4a与抗蚀图案2-起分离，由此，得到如图1E所示的布线图案4。
在如上所述的布线形成处理中，考虑到电极材料4a的提起性能(即，为了使抗蚀图案2上的电极材料4a和基片1上的电极完全分离)，将光致抗蚀剂2a的厚度设置在比理想的布线薄膜厚度更大的值，并且将真空镀膜方法(其中微粒竖直射入性能高)或低压溅射方法(其中通过使基底—目标的距离变长而增强竖直射入性能)等方法用作薄膜形成处理。另外，由于在大约140℃的温度下的热破坏，使抗蚀图案2变形。如上所述的抗蚀图案2的变形使电极材料4a的提起性能明显恶化，并且减小了变形图案4的图案精度。相应地，当形成布线图案4的薄膜时，通常，不加热基片就进行薄膜的形成处理。
但是在形成厚度超过2μm的布线图案的处理中，取相对长的时间形成薄膜。相应地，虽然基片在薄膜形成过程中未加热，但是基片的温度升高到大约一百几十℃-200℃，因为它受到来自坩埚和目标的辐射热、等离子(在薄膜形成时产生)等等的影响，从而抗蚀图案受到影响或扭曲。另外，对于薄膜形成微粒它们本身，由于温度的升高，晶粒长大变得旺盛了，从而使布线图案的尺寸精度恶化。另外，由于晶粒的长大，在光致抗蚀剂和基片上的电极材料相互接触，变得难以提起光致抗蚀剂上的电极材料。
另一方面，由于抗蚀图案具有大的厚度(不小于2μm)，气体从抗蚀图案释放，这是由当电极材料形成为薄膜时温度升高引起的，从而抗蚀剂本身容易收缩或扭曲。抗蚀剂图案的收缩或扭曲影响了布线图案的尺寸精度。另外，从抗蚀图案释放气体减小了薄膜形成装置中的真空度。从而薄膜形成微粒散开或转到抗蚀剂的侧面。由此，不能提起抗蚀剂上的电极材料。
只考虑在电极材料的薄膜形成过程中引起的温度的升高，可以通过使重复薄膜形成处理间隙地停止，让薄膜接受冷却，由此形成厚膜图案，避免温度的升高。但是，这需要大量处理时间，这是实际应用中的一个问题。
本发明可以解决传统技术中有关提起技术的上述问题，并通过提起技术，实现形成具有更高精度的布线图案。
形成布线图案的方法包含步骤：在基片形成具有抑制收缩效应的抗蚀图案；通过烘焙抗蚀图案将气体从抗蚀图案中释放出来；在基片以及抗蚀图案上形成电极材料薄膜，同时将基片的温度保持在低于抗蚀图案的烘焙温度；通过将抗蚀图案从基片上分离，去除抗蚀图案上的电极材料。
为了描述本发明的目的，在附图中示出了几种形式，它们是目前较好的，但是应该知道，本发明不限于图中所示的精确的安排和手段。
图1A到1E示出根据传统的提起方法形成布线图案的处理。
图2A到2F示出根据本发明的实施例的形成布线图案的处理。
图3是用于上述实施例中的光刻处理中的光掩模的平面图。
图4是截面图，示出用于相同的实施例中的薄膜形成处理中的真空镀膜装置的轮廓。
图5A到5F示出根据本发明的另一个实施例的形成布线图案的处理。
图6是示出在图5B的步骤中，在基片表面上所形成的抗蚀图案的平面图。
图7是示出用于上述实施例的薄膜形成处理中的并列平板溅射装置的截面图。
根据本发明的较佳实施例，形成布线图案的方法包含步骤：在基片上形成具有抑制收缩效应的抗蚀图案，通过烘焙抗蚀图案，将气体从抗蚀图案释放，在基片和抗蚀图案上以薄膜形成电极材料，同时将基片的温度保持得低于抗蚀图案的烘焙温度，通过将抗蚀图案从基片分离，去掉抗蚀图案上的电极材料。
按照这种方法，抑制具有抑制收缩效应的抗蚀图案在烘焙过程中发生收缩。这样，能够增强布线图案的精度。另外，根据本发明，在烘焙了抗蚀图案后，电极材料在低于烘焙温度的基片温度形成为薄膜。相应地，抑制了在形成电极材料薄膜过程中气体从抗蚀图案放出，并且抑制了由要沉淀在基片上的电极材料形成的浮动微粒的散开，这种散开可能是由从抗蚀图案释放的气体引起的。因此可以加强布线图案的图案精度。
另外，在形成电极材料薄膜之前，预先烘焙抗蚀图案，从而充分释放气体。相应地，在形成电极材料薄膜过程中，抑制气体从抗蚀图案释放，由此防止由电极材料形成的浮动微粒转向碰到抗蚀图案侧上。因此，防止了当通过提起技术形成布线图案时出现的提起性能恶化。另外，由于在薄膜形成过程中的基片温度低于抗蚀图案的烘焙温度，故可以抑制要形成在基片上的薄膜的电极材料的晶粒长大。即，可以防止由晶粒长大引起的提起性能的恶化以及布线图案精度的降低。
结果，根据本发明，形成在抗蚀图案以及抗蚀图案开口中的电极材料可以被安全地分离。可以成功地提起沉淀在抗蚀薄膜上的电极材料。能够通过提起技术形成布线图案。另外，增加了布线图案的图案精度。
在形成布线的方法中，抗蚀图案的烘焙温度最好是从100℃到120℃，并且在形成电极材料薄膜过程中的基片温度最好高到100℃。
当抗蚀图案的烘焙温度低于100℃时，气体无法充分地从抗蚀图案中释放。当温度高于120℃时，热有可能使抗蚀图案变形。在形成电极材料薄膜过程中，基片温度(如果它高于100℃)有可能高于或在烘焙温度附近。相应地，保留在抗蚀薄膜中的气体有可能从那里释放。相应地，希望抗蚀图案的烘焙温度是从100℃到120℃。另外，希望在形成电极材料时的基片温度高到100℃。
按照这种方法，可以在减压环境中进行抗蚀图案的烘焙。必须在烘焙抗蚀图案的过程中充分释放气体，从而在后面的薄膜形成步骤中不释放气体。通常，在大气压力下进行烘焙。在基片周围的压强减小的状态下进行烘焙的情况下，可以加速气体从抗蚀图案中释放出来。
可以为紧固件或在形成电极材料薄膜的步骤中支撑基片的零件设置冷却装置。如果可以通过基片支撑件冷却基片，则防止基片温度在形成薄膜过程中升高。由此，可以抑制由基片温度的升高引起的气体从抗蚀图案释放，以及薄膜形成微粒的晶粒长大。还可以增加提起性能和图案精度。
或者，可以在形成电极材料薄膜的步骤中，在基片的背面上设置具有高热容量的材料。设置在基片的背面上的具有高热容量的材料作为散热器，它防止基片的温度升高。可以抑制由基片温度的升高引起的气体从抗蚀图案的释放以及背面形成微粒的晶粒长大。可以进一步增加提起性能和图案精度。
由于从抗蚀图案释放的气体的量可以根据体积的减小而减少，故可以通过使抗蚀图案的体积最小化得到具有抑制收缩效应的抗蚀图案。
例如，通过由其图案的宽度不大于分辨率极限的光掩模曝光，以及在抗蚀图案的表面中形成凹度以抑制抗蚀薄膜收缩，抗蚀图案可以反映出抑制收缩效应。
当通过图案的宽度不大于分辨率极限的光掩模进行曝光时，曝光不充分，从而可以在抗蚀图案的表面中形成凹槽或凹度，但不达到其背面侧。由此，可以用简单的方法形成具有减小的体积和抗蚀薄膜抑制收缩效应的图案。另外，可以通过增加抗蚀图案表面，放大气体释放表面。因而，可以使气体的释放更为积极，相应地，可以抑制剩余的气体在电极材料的薄膜形成过程中释放出来。
或者，通过形成抗蚀图案，以便包围基片上的形成布线图案的区域，使抗蚀图案表现出抑制收缩效应。
当形成抗蚀图案，以便包围基片上布线图案形成区域时，可以充分地使抗蚀抗蚀图案面积最小化，由此，可以减小从抗蚀图案释放的气体的量，并可以减少抗蚀图案的扭曲和收缩。在这种情况下，电极材料沉淀在布线图案形成区域以外的区域中。相应地，在后面的处理中去掉不必要的电极材料。
下面，参照附图，更为详细地解释本发明的较佳实施例。
第一实施例
图2A到2F是描述根据本发明的实施例的布线图案形成方法的附图。这个实施例使用了(Zn，Sn)TiO4(ZrxSn1-xTiO4)基片11(图2A)。在基片11上，以2000rpm旋转涂敷光敏化学放大型负性抗蚀剂12a(ZPN-1100：由NipponZeon Co.，Ltd.生产)，薄膜厚度为5μm，并预先在90℃，在加热板上烘焙90秒。
随后，形成在基片11上的抗蚀薄膜12a通过光掩模13曝光于紫外线(I-ray)。在这种情况下，使用与普通情况相比的过渡曝光。如图3中所示，这里所使用的光掩模13包含形成在要去掉抗蚀薄膜12a的区域内的遮蔽图案14b(由斜线条表示)，它的线宽(5-200μm)不小于曝光的分辨率极限，还有遮蔽图案14a，用于形成凹槽，如下面将更为详细地描述的，它的线宽(1μm)不大于分辨率极限。对于曝光，使用1/5还原投影曝光装置。曝光为80mJ/cm2。
然后，将基片11放置在具有加热器的真空室中，在100℃温度下，以2×10-3Pa或更低的真空中烘焙10分钟，用强碱显像剂显像，清洗，并用N2吹炼干燥，这导致在基片11上形成抗蚀图案12。在这种情况下，形成在基片11上的抗蚀图案12由三类状态构成，即，“抗蚀薄膜12a完全分解的区域”(相应于上述遮蔽图案14b)、“抗蚀薄膜12a未全部分解区域15a”(相应于光掩模13的光可传送部分14c)、以及“抗蚀薄膜12a未全部分解以及部分溶解区域15b(相应于上述遮蔽图案14a)。
抗蚀薄膜12a完全分解和去掉的区域是UV射线完全被光掩模13a(其线宽不小于分辨率极限)的遮蔽图案14b拦截的区域。抗蚀薄膜12a未完全分解的区域15a是通过光掩模13的光可传送部分14c曝光的区域。抗蚀薄膜12a未完全分解和部分溶解的区域15b是UV射线被线宽不大于UV射线分辨率极限的遮蔽图案14a打断的区域。区域形成得具有梳形形状，它包含其深度不达到基片11的深的窄的凹槽，并且表面为波形(在下文中，由不打穿到背面侧上的深的窄的凹槽构成的波形图案将被称为哑图案)。如此产生的抗蚀薄膜图案12具有倒梯形图案。厚度T为5μm，一侧上的开口的宽度S为400μm。
在这个实施例中，通过在应该最初曝光的区域中形成线宽不大于分辨率极限的遮蔽图案14a，并且照射UV射线部分地溶解抗蚀薄膜12a，从而曝光区域的截面为梳形形状，以形成哑图案，和通常的抗蚀图案相比，可以减小抗蚀图案12的体积。由此，可以减小从抗蚀图案12释放的气体的量。另外，可以减小由抗蚀图案12的去气引起的抗蚀图案12的收缩和扭曲。抗蚀图案具有抑制收缩效应，这由哑图案的存在导致。另外，由于在抗蚀图案12的表面中形成有截面为梳形形状的哑图案，从而抗蚀图案12的表面积增加，故抗蚀图案12的气体的释放区域增加。另外，在抗蚀图案12的烘焙处理中，以相对高的温度加热抗蚀图案12。由此，气体可以在烘焙处理中完全从抗蚀图案12中去除。如上所述，从抗蚀图案12释放的气体的绝对值减小，并且气体在烘焙处理中完全从抗蚀图案12中去掉。相应地，可以显著地减小在后来的电极材料薄膜形成处理中从抗蚀图案12释放的气体的量。
希望在减小的气压中执行烘焙处理。通过在减小的气压中烘焙，可以防止释放的气体饱和，并且可以加速在烘焙处理中从抗蚀图案12释放的气体。
此后，将基片11放置在真空镀膜装置20中，该装置设置有水冷却型基片紧固件23。图4示出了真空镀膜设备20的轮廓。真空室21设置有抽空通道22，其中真空室中21中的气体被迫排放。在真空室21的底板上，设置了一个坩埚26，用于加热电极材料以蒸发，并且在顶上设置基片紧固件23。在基片紧固件23中，设置水循环管道24，从而基片紧固件23可以通过全部在基片紧固件23中的冷却水的循环而被强冷却。
可以将多个其侧面具有抗蚀图案形成在其上的多个基片11面朝下地附着在基片紧固件23的下侧面。安装到基片紧固件23的基片11安排得与坩埚相对。另外，将由支撑柱28支撑的档板29设置在坩埚26和基片紧固件23之间。关闭档板29，从而中断在坩埚76中加热的电极材料27的蒸发微粒，或打开档板29，从而打开了坩埚27和基片紧固件23之间蒸发微粒的通道。
由此，在将基片11设置在基片紧固件23上之后，用电子束(图中示出)对坩埚26中的Ti和Cu加热。当含Cu的坩埚的档板29关闭时，含Ti的坩埚27的档板29打开，从而蒸发微粒沉淀在基片11的表面上，从形成厚50nm的，Ti薄膜。随后，当含Ti的坩埚26的档板29关闭时，含Cu的坩埚26的档反29打开，从而蒸发微粒沉淀在基片11的表面上，从形成厚4μm的Cu薄膜。在这种情况下，由于使用冷却水冷却基片紧固件23，故予以将最大基片温度温度控制在95℃。
如上所述，通过真空镀膜(图2E)，形成电极材料的薄膜16a(Ti/Cu)，它由厚50nm的Ti制成的下层和厚4μm的由Cu制成的上层构成，此后，将基片11浸在丙酮中，从而在抗蚀图案12上的Ti/Cu薄膜和抗蚀图案12-起被分开，从而得到理想的精细的布线图案16(Cu微带线)。
形成在基片11的总面上的抗蚀图案12的体积减小了，这时由哑图案引起的，从而和普通的抗蚀图案相比，从抗蚀图案23释放的气体的绝对量减小。另外，气体释放所通过的表面区域由于哑图案而增加。相应地，在烘焙抗蚀图案12的过程中，可以将气体完全从抗蚀图案12中去除。另外，由于在这个薄膜形成处理中，基片温度低于烘焙温度，几乎没有气件从抗蚀图案12释放出来，那里的气体已经在烘赔处理中完全被去掉。
相应地，在布线图案的电极材料16a真空镀膜的处理中，在真空室21中可以保持高真空，并且禁止真空镀膜微粒与气体微粒碰撞和散开。由此，可以禁止蒸气微粒转向到达抗蚀图案12的侧面。可以防止由于转到侧面的蒸气微粒引起的，沉淀在抗蚀图案12上的电极材料27连接到基片11上的电极材料27。另外，由于在薄膜形成过程中基片11可以冷却，从而保持基片11的温度较低，可以抑制电极材料27的晶粒长大，因此还可以防止母转到侧面的蒸发微粒引起的，沉淀在抗蚀图案12上的电极材料27连接到基片11上的电极材料27。相应地，实现了通过提起技术形成布线图案16。
另外，由于可以通过冷却保持基片的温度较低，故可以禁止抗蚀图案12的热破坏。如上所述，由气体释放引起的和母热破坏引起的抗蚀图案12的恶化可以得到禁止。相应地，可以增加通过使用抗蚀图案12形成的布线图案16的图案精度。
本实施例中使用的抗蚀剂不限于化学放大型负性抗蚀剂。任何种类的抗蚀剂，在它实现可以提起的形状的条件下，是予从使用的。曝光系统不限于还原投影曝光。任何曝光系统，只要通过它可从得到理想的分辨率，都给出类似的效果。薄膜形成方法不限于真空镀膜。任何系统，只要可以通过它提起是可能的，都可使用。基片材料和布线材料不限于上述情况。可以应用其它不同类型的材料。第二实施例
图5A到5F是描述根据本发明的另一个实施例，使用蓝宝石基片31(图5A)，形成布线图案的方法的示图。首先，在基片31上放置涂敷正性型抗蚀剂(AZ1500：由Clariant生产)。然后，通过使用氮苯技术的光刻，印刷抗蚀剂，从而形成抗蚀剂图案32，其截面为倒梯形，厚度T为3μm，并且一侧上的开口度S是200μm(图5B)。在这个光刻处理中，使用h射线(405nm)做为曝光源。曝光为120mV/cm2。氯笨的液体温度为30℃，具有抗蚀剂的基片31被浸被15分钟。
图6示出抗蚀图案32的平面图(图5中所示的抗蚀图案32的宽度比图6所示的抗蚀图案32的更宽)。在通常由提开技术产生的抗蚀图案32中，只有电极形成区域是打开的，而在其它区域，抗蚀图案32被保住。但是，在本实施例中，在电极形成区域31a中，抗蚀图案32打开，同时，保留抗蚀图案32将电极形成区域31a包围在其薄的宽度中。在另外的区域31b(包含没有形成电极的区域)中，打开或去掉抗蚀图案32。按照这种方法，可以获得抗蚀图案32的面积和体积大大减小的结构的抗蚀图案32。理想的，将抗蚀图案32的宽度设置得尽可能小，在其范围中，没有由于图案强度的减弱而发生图案的塌毁。
接着，将基片31设置在加热板上，并在120℃烘焙10秒钟。在这种情况下，气体充分地从抗蚀图案32中释放出来。
然后，将基片31设置在平行平板溅射装置40中。图7示出在这种情况下使用的平行平板溅射装置40的轮廓。在真空室41中，设置送气通道42(Ar气体通过该通过从恒定的流速流入，和气体排出通道43(用于将其中的气体强制排出)。在真空室41的底面上设置目标46，它是电极材料33a。在目标46上方设置基片紧固件44(电极部分)用这样的方法将多片基片31设置在基片紧固件44的下侧面，从而每个基片和基片紧固件44之间夹着由Cu薄片制成，厚10mm的散热器45。另外，将由支撑柱47支撑的档板48设置在目标46和基片紧固件44之间。
在将基片31设置在基片紧固件44上之后，通过将Ti用作目标46，在每一个基片31上沉淀Ti薄膜，薄膜厚度为100nm。然后，在通过将Au用作目标46，在Ti薄膜上沉淀Au薄膜，其厚度为2μm(图5C)。基片在薄膜形成过程中心最大温度控制为86℃。由于尽可能地减小抗蚀图案的面积，从抗蚀图案32释放的气体量大大减小。另外，由于基片在薄膜形成过程中的温度低于抗蚀图案32的烘焙温度，故可以禁止气体从抗蚀图案32释放出来。另外，由于将散热器45设置在基片31的下面，故来自基片31的热被散热器吸收，从而禁止基片31的温度升高。相应地，可以减小在薄膜形成过程中抗蚀图案32的畸变或收缩，并可以防止由于释放气体引起的，电极材料33a的薄膜形成过程中的缺陷。
如上所述，在形成Ti/Au的电极材料薄膜后，将基片31浸泡在有机溶剂中，使抗蚀图案32分离，由此提起了抗蚀图案32上的电极材料33a和抗蚀图案32。然后再次将抗蚀剂涂敷在基片31的表面上。印刷基片31上的抗蚀剂，从而如此形成抗蚀图案34，从而它只敷盖最后需要作为布线图案的电极材料33a(图5E)。在用抗蚀图案34涂敷了必需的电极材料33a的情况下进行蚀刻，从而分离了从抗蚀图案34曝光的不必要的电极材料，由此产生理想的布线图案(Au接合区)33。
在这个实施例中，在薄膜形成中，在形成电极材料薄膜33a之前，在高于基片的温度的温度下烘焙抗蚀图案32，从而在薄膜形成之前进行从抗蚀图案32释放气体的处理。相应地，防止了在薄膜形成生时气体的释放，并且可以抑制薄膜形成微粒转向到抗蚀图案32的侧面。另外，由于抗蚀图案32的面积减小，故可以禁止在烘焙中气体的释放引起的，抗蚀图案32的收缩和畸变。另外，由于在薄膜形成中将具有高热容量的材料(散热器45)安装到基片31，故可以抑制薄膜形成时温度的升高，并且可以防治对抗蚀图案32的热破坏和薄膜形成微粒的晶粒长大，这改进了提起性能。在本实施例中，由于上述效果的结合，可以通过提起技术，形成具有高精度的布线图案33。
虽然已经揭示了本发明的较佳实施例，但是实现这里所揭示的原理的各种模式都在下面的权利要求的范围内。因此，应该知道本发明的范围只由权利要求限定。

Claims (8)

1.一种形成布线图案的方法，其特征在于包含步骤：
在基片上形成具有抑制收缩效应的抗蚀图案；
通过烘焙抗蚀图案，使气体从抗蚀图案释放；
在基片和抗蚀图案上形成电极材料薄膜，同时将基片的温度保持在低于抗蚀图案的烘焙温度；及
通过将抗蚀图案从基片分离，去掉抗蚀图案上的电极材料。
2.如权利要求1所述的形成布线图案的方法，其特征在于抗蚀图案的烘焙温度是从100℃到120℃，并且在电极材料薄膜形成时基片的温度小于100℃。
3.如权利要求1所述的形成布线图案的方法，其特征在于在降压环境下进行抗蚀图案的烘焙。
4.如权利要求1所述的形成布线图案的方法，其特征在于在形成电极材料薄膜的步骤中为支撑基片的部件提供冷却装置。
5.如权利要求1所述的形成布线图案的方法，其特征在于在形成电极材料薄膜的步骤中，在基片的背面上设置高热容量的材料。
6.如权利要求1所述的形成布线图案的方法，其特征在于具有抑制收缩效应的抗蚀图案的体积最小化。
7.如权利要求6所述的形成布线图案的方法，其特征在于通过由光掩模对光线曝光，并在抗蚀图案的表面形成凹度，提供抑制收缩效应，所述光掩模图案的宽度不大于光线的分辨率极限。
8.如权利要求6所述的形成布线图案的方法，其特征在于通过形成抗蚀图案，从而包围基片上的布线图案形成区域，提供抑制收缩效应。
CN99125827A 1998-11-25 1999-11-25 形成布线图案的方法 Expired - Fee Related CN1121710C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10334005A JP2000164594A (ja) 1998-11-25 1998-11-25 配線パターンの形成方法
JP334005/1998 1998-11-25

Publications (2)

Publication Number Publication Date
CN1254945A true CN1254945A (zh) 2000-05-31
CN1121710C CN1121710C (zh) 2003-09-17

Family

ID=18272440

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99125827A Expired - Fee Related CN1121710C (zh) 1998-11-25 1999-11-25 形成布线图案的方法

Country Status (7)

Country Link
US (1) US20020076660A1 (zh)
EP (1) EP1005065A3 (zh)
JP (1) JP2000164594A (zh)
KR (1) KR20000035573A (zh)
CN (1) CN1121710C (zh)
CA (1) CA2290306A1 (zh)
NO (1) NO995765L (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100403518C (zh) * 2002-08-06 2008-07-16 松下电器产业株式会社 半导体装置及其制造方法、生成该装置图案的装置和方法
WO2015127776A1 (zh) * 2014-02-25 2015-09-03 京东方科技集团股份有限公司 透明导电电极及阵列基板的制备方法
CN107863291A (zh) * 2017-11-08 2018-03-30 西安电子科技大学 一种制作t型栅结构的电子束光刻方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3768786B2 (ja) * 2000-08-15 2006-04-19 株式会社ルネサステクノロジ ホトマスクの製造方法、ホトマスクブランクスの製造方法およびホトマスクの再生方法
US6680263B2 (en) * 2002-02-12 2004-01-20 Sandia National Laboratories Method for applying a photoresist layer to a substrate having a preexisting topology
JP3742030B2 (ja) 2002-04-23 2006-02-01 富士通株式会社 平面光導波回路デバイスの製造方法
JP2009027060A (ja) * 2007-07-23 2009-02-05 Nec Electronics Corp 半導体装置の製造方法
JP4917985B2 (ja) * 2007-07-23 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8137898B2 (en) * 2007-07-23 2012-03-20 Renesas Electronics Corporation Method for manufacturing semiconductor device
JP2012151189A (ja) * 2011-01-17 2012-08-09 Tokyo Electron Ltd 微細パターン形成方法
JP6136913B2 (ja) * 2013-12-19 2017-05-31 豊田合成株式会社 半導体装置の製造方法
CN106876254B (zh) * 2017-03-14 2019-05-28 京东方科技集团股份有限公司 阵列基板、显示装置、薄膜晶体管及膜层图形的制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3068255D1 (en) * 1979-12-26 1984-07-19 Ibm Process for depositing a pattern of material on a substrate and use of this process for forming a patterned mask structure on a semiconductor substrate
US4379832A (en) * 1981-08-31 1983-04-12 International Business Machines Corporation Method for making low barrier Schottky devices of the electron beam evaporation of reactive metals
JPH053164A (ja) * 1991-06-21 1993-01-08 Toshiba Corp 半導体装置の製造方法
JPH06349829A (ja) * 1993-06-08 1994-12-22 Toshiba Corp 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100403518C (zh) * 2002-08-06 2008-07-16 松下电器产业株式会社 半导体装置及其制造方法、生成该装置图案的装置和方法
WO2015127776A1 (zh) * 2014-02-25 2015-09-03 京东方科技集团股份有限公司 透明导电电极及阵列基板的制备方法
US9659975B2 (en) 2014-02-25 2017-05-23 Boe Technology Group Co., Ltd. Fabrication methods of transparent conductive electrode and array substrate
CN107863291A (zh) * 2017-11-08 2018-03-30 西安电子科技大学 一种制作t型栅结构的电子束光刻方法
CN107863291B (zh) * 2017-11-08 2020-06-26 西安电子科技大学 一种制作t型栅结构的电子束光刻方法

Also Published As

Publication number Publication date
JP2000164594A (ja) 2000-06-16
US20020076660A1 (en) 2002-06-20
NO995765L (no) 2000-05-26
CN1121710C (zh) 2003-09-17
NO995765D0 (no) 1999-11-24
EP1005065A3 (en) 2000-06-07
EP1005065A2 (en) 2000-05-31
CA2290306A1 (en) 2000-05-25
KR20000035573A (ko) 2000-06-26

Similar Documents

Publication Publication Date Title
CN1121710C (zh) 形成布线图案的方法
KR101061891B1 (ko) 배선의 제작 방법
US5310624A (en) Integrated circuit micro-fabrication using dry lithographic processes
KR20150101401A (ko) 기판 처리 방법, 프로그램, 컴퓨터 기억 매체 및 기판 처리 시스템
KR100832514B1 (ko) 기판 처리방법 및 기판 처리장치
JPH025296B2 (zh)
CN101246845B (zh) 形成半导体器件的接触孔的方法
JPWO2019130417A1 (ja) 有機ｅｌデバイスおよびその製造方法
JP6654270B2 (ja) 有機ｅｌデバイスおよびその製造方法
CN1713352A (zh) 半导体装置的制造方法
CN109830511A (zh) 掩膜板制作方法及掩膜板
US6482558B1 (en) Conducting electron beam resist thin film layer for patterning of mask plates
KR101106375B1 (ko) 패턴 형성 방법 및 반도체 장치의 제조 방법
JP2008047661A (ja) 成膜装置及び半導体装置の製造方法
US5496438A (en) Method of removing photo resist
JP2008078402A (ja) 加熱処理装置
JP3874106B2 (ja) 成膜装置およびデバイスの製造方法
JP2006134825A (ja) 有機ｅｌ素子の製造装置
JP3886219B2 (ja) 有機ｅｌ素子
WO1989007285A1 (en) Integrated circuit micro-fabrication using dry lithographic processes
JP5141166B2 (ja) 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP7079850B2 (ja) 基板処理方法及び基板処理システム
CN1420391A (zh) 双层光刻过程
KR20090080336A (ko) 도전성 박막 패턴 및 그의 제조 방법
TW202338956A (zh) 基板處理方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1051758

Country of ref document: HK

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee