CN1249817C - 薄膜晶体管及其制造方法、半导体薄膜晶体管阵列基板 - Google Patents

Abstract

提供一种薄膜晶体管及其制造方法、半导体薄膜晶体管阵列基板。该薄膜晶体管，包括：绝缘性基板；设于该绝缘性基板上的作为栅电极的第1导电膜层；作为该第1导电膜层上的栅极绝缘膜层的第1绝缘膜层；该第1绝缘膜层上的本征半导体层；以及作为在该半导体层的源极区域上形成的源电极和在上述半导体层的漏极区域上形成的漏电极的第2导电膜层，其特征是：在上述半导体层的源极区域和半导体层的漏极区域中形成已离子注入了n型杂质的n型半导体层，其中离子注入射程R_P比本征半导体层的厚度小。

Description

薄膜晶体管及其制造方法、半导体薄膜晶体管阵列基板

技术领域

本发明涉及半导体薄膜晶体管、其制造方法、半导体薄膜晶体管阵列基板和使用了该半导体薄膜晶体管阵列基板的液晶显示装置。

说得更详细点，本发明涉及薄膜晶体管，特别是涉及在有源矩阵型液晶显示装置上使用的薄膜晶体管的电气特性的改善，在电气特性的改善中，特别涉及串联电阻、减小光照射时的光生电流和减小截止电流。

背景技术

在有源矩阵型液晶显示装置中使用的开关器件，即所谓的薄膜晶体管(thin film transistor，以下简称为TFT)根据其构造，可以分为正交叉式(stagger)和逆交叉式构造两种。而逆交叉式构造TFT又可以分为刻蚀阻挡层(etching stopper)型TFT(ES-TFT)和沟道刻蚀(channel etch，以下也简称之为CE)型TFT(CE-TFT)两种。图21(a)和图22(b)是现有的TFT的剖面说明图，在图21(a)和图22(b)中分别示出了ES-TFT(以下，也简称之为ES)和CE-TFT的剖面构造。在图21(a)和图22(b)中，201是栅电极，202是栅极绝缘膜，207a和207b是2层构造的源电极，207c和207d是2层构造的漏电极，209是沟道区域，213是刻蚀阻挡层膜，214是n型掺杂非晶硅层，221是绝缘性基板，223是沟道层。

不论哪种类型的TFT都各有长短。比如说，在ES-TFT中，由于可以干净地形成刻蚀阻挡层与非晶硅层间的界面，故可以得到截止电流小的特性。但是，另一方面，对于小型化这一点来说，由于刻蚀阻挡层的图形尺寸和处于刻蚀阻挡层上边的源电极和漏电极的隔离受步进照相装置(stepper)的复制精度的限制，所以难以小型化的同时，也有时候源电极和漏电极对于刻蚀阻挡层将形成为非对称，特性也将变成为非对称。这里，所谓特性是非对称的指的是在把接地电极当做源电极的情况和当做漏电极的情况下，电流-电压特性不同这种现象。对此，在CE-TFT中，虽然在小型化是容易的，且特性不会变成为非对称这一点上与ES-TFT比是有利的，但由于要对流过电流的非晶硅层的沟道区域进行刻蚀以进行源电极和漏电极的隔离，结果将变成为在沟道区域上存在有刻蚀损伤，可以观察到起因于此的截止电流的增加。此外，就沟道区域的刻蚀来说，为了防止因过刻蚀而引起的沟道区域的非晶硅层的消失，必然不得不厚膜化。这种厚膜化，将产生使从源电极到沟道区域为止的串联电阻的增加、光生电流的增大的问题。在这样的背景下，在有源矩阵型液晶显示装置中使用的TFT的构造，是一种ES-TFT型和CE-TFT型混合存在的状况。

在这里，用图对以前的CE-TFT的制造方法(以下，称之为现有技术1)详细地进行说明。图22(a)～图22(c)和图23(d)～图23(f)是按工序区分示出的现有的CE-TFT的制作过程的剖面说明图。以下按照图22(a)～图22(c)和图23(d)～图23(f)对工艺流程进行说明。首先，用溅射法在由玻璃构成的绝缘性基板221上边淀积300nm厚的将成为栅电极的Cr膜。将之示于图22(a)。其次，用等离子体CVD(化学汽相淀积，Chemical Vapor Deposition，以下简称之为CVD)连续进行将成为栅极绝缘膜202的氮化硅膜(SiNx)，将成为沟道层223的非晶硅层，已进行了n型掺杂的非晶硅层(以下，简称之为n型非晶硅层)214的成膜。作为膜厚，栅极绝缘膜202为300～400nm，非晶硅层为200～400nm，n型掺杂的非晶硅层214为50～100nm。将之示于图22(b)。其次，用干蚀法对将成为沟道层的非晶硅层和n型非晶硅层214岛状地形成图形。将此示于图22(c)。其次，用溅射法，作为2层构造顺次淀积用于形成源电极207a和207b以及漏电极207c和207d的Cr，接着淀积Al，用光刻制版的办法形成图形，用刻蚀法除去沟道区域209上的Cr膜和Al膜，形成源电极207a和207b以及漏电极207c和207d。将此示于图22(d)。其次，为了完全地除去源电极和漏电极之间的区域，即沟道区域209的n型非晶硅层214上的刻蚀残渣用干蚀法进行刻蚀。这时，借助于过刻蚀使沟道区域的非晶硅层的一部分也被刻蚀。作为过刻蚀量，为50～100nm。该工序的图示于图23(e)。最后，用硅氮化膜形成钝化膜210，制作成沟道刻蚀型TFT(CE-TFT)。将之示于图22(f)。

为了把CE-TFT用到有源矩阵型液晶显示器中去改善显示特性，需要用使将成为沟道层的非晶硅层的膜厚变薄的办法，如下所述，改善相互关联的诸特性。即，①减小串联电阻；②减小光生电流；③减小起因于结的截止电流；④减小起因于背沟(back channel)界面的截止电流。以下对每一项详细地进行说明。

首先，对①减小串联电阻进行说明。在CE-TFT中，如现有技术的工艺流程所示，在源电极和漏电极形成之后，为了完全除去在源电极和漏电极之间(以下仅称之为源漏间)剩下的n型掺杂后的非晶硅的残渣，进行过刻蚀。如果该残渣原封不动，则将产生源漏间将因低电阻的n型非晶硅层的残渣而短路，或者源漏间因由因非晶硅和Cr所形成的硅氧化物膜而短路这样的缺点。由于n型非晶硅层和将成为沟道区域的非晶硅层的刻蚀选择比小，所以将成为沟道区域的非晶硅层也会因过刻蚀而被刻蚀。为了防止过刻蚀所引起的源漏间断线，就必须加厚将成为沟道区域的非晶硅层的膜厚，在ES-TFT中，已作成为约100nm的非晶硅层的厚度，在CE-TFT中需要变成为200～400nm。将成为该沟道区域的非晶硅层因为没有掺杂，所以将成为高电阻层，对TFT特性影响大，在电流—电压特性中将得不到足够的电流。

其次，对②减小光生电流进行说明。因光照射而产生的电流(以下，叫做光生电流)由于将使显示特性劣化，故必须减少。该光生电流与非晶硅层的膜厚具有密切的关系，故随着膜厚的增大而变大。就如在①减小串联电阻的那一项中所说明的那样，在CE-TFT中非晶硅层的膜厚厚。所以光生电流的量也将变大。

其次，对③减小起因于结的截止电流进行说明。要想改善显示特性，就必须减少截止电流。作为截止电流的产生机构有若干可能，作为其中之一，可以举出n型非晶硅层与非掺杂非晶硅层的突变结的结遭破坏的情况。在现有的CE-TFT中，在n型非晶硅层的形成方法中使用了CVD法。因此，n型非晶硅层与非掺杂非晶硅层之间的界面由于已变成为所说的突变结，所以杂质的分布变得陡峻，产生高电场，有大的截止电流流动。这种情况即使在ES-TFT的情况下也是一样。为了改善这样的杂质分布的陡峻度，作为掺杂方法通过采用离子注入法使杂质分布进行倾斜的办法，减小突变结情况下的界面处的陡峻的电场强度的峰值来缓和电场，即采用形成缓变结的办法来减小截止电场是可能的。在这里，在用非晶硅半导体和已向该非晶硅半导体中掺入了例如n型杂质的区域形成结的情况下，在要掺进n型杂质的整个区域上使杂质浓度恒定，在结的界面上形成为使杂质浓度急剧地变化的，是“突变结”，对此，在要掺进n型杂质的区域上向着结的界面使掺杂渐渐降低，形成为使得在结的界面附近变为低浓度，在结的界面处使掺杂浓度变缓的，是“缓变结”。至于在结的界面处的电场强度，在突变结的情况下，由于在界面上杂质浓度从恒定值急剧地变化为0，所以这时的电场强度把界面夹在中间显示出陡峻的峰值E1，对此，在缓变结中，由于在界面处杂质浓度渐渐地变化，所以显示出平缓而低的峰值E2(E1＞E2)。虽然形成以上所说明的那样的平缓的结来降低截止电流是可能的，但是，要想把离子注入法用到现有的CE-TFT构造中去，在工艺流程这一点上，具有向沟道区域中也掺进杂质的限制，是困难的。

其次，对④减小起因于背沟界面的截止电流进行说明。所谓背沟指的是非晶硅层之内，与钝化膜相邻的一侧的部分而不是与栅极绝缘膜相邻的一侧，所谓背沟界面指的是非晶硅层与钝化膜之间的界面。在CE-TFT中，在一旦要使在整个面上形成的导电膜与源电极和漏电极进行隔离的时候，也要进行将成为沟道区域的非晶硅层的刻蚀。起因于该刻蚀，在将成为沟道区域的非晶硅层与钝化膜的界面上将形成凹凸，同时，由于刻蚀时的等离子体所产生的损伤将会形成起因于缺陷或原子的悬挂键等的界面能级，并表现出以该界面能级为通路的截止电流的增加。

为了解决这些现有技术1的问题，本发明提供一种可以得到薄的非晶硅层、平缓的杂质分布、干净的背沟界面构造的薄膜晶体管及其制造方法。

此外，矩阵型液晶显示装置，通常，把液晶等的显示材料夹在设有由半导体薄膜等构成的薄膜晶体管(以下，称之为半导体TFT)等的薄膜晶体管阵列基板(以下，称之为半导体TFT阵列基板或简称为TFT阵列基板)和相向基板这两枚基板之间，构成为使得对于该显示材料来说，对每一象素都选择性地加上电压。在相向基板上边，设有相向电极、彩色滤光片和黑色矩阵(black matrix)等。把应用了这样的TFT阵列基板的液晶显示装置(liquid crystal display，以下，称之为LCD)以下称之为TFT-LCD。

在TFT阵列基板中，如图24的等效电路所示，把象素配置为矩阵状。图24的电路图示出了在用现有技术制作的TFT阵列基板上边形成的TFT等的电气等效电路的例子。

在图24中，10是TFT，11是保持电容器(以下，称之为Cs电容器)，G1、G2和G3是扫描信号线，S1、S2和S3是图象信号线，Cs1，Cs2和Cs3是保持电容器形成用的Cs布线。象素电极用ITO(氧化铟锡)等的透明电极形成，以TFT为开关器件控制向象素电极进行的电荷的充放电。TFT的ON·OFF控制以扫描信号作为栅电极来进行。象素电极介以TFT与图象信号线相连，根据图象信号的信号电平的大小，向象素电极充电的电荷量发生变化，设定象素电极的电位。根据象素电极和相向电极之间的电压，改变液晶的位移量，改变来自背面的透射光量。因此，就可以用控制图象信号的信号电平的办法控制光学性信号变化，作为图象进行显示。

要想提高图象的质量，由于必须使扫描信号等的信号电平的变化所引起的象素电极的电位(以下，叫做象素电位)的变动变得尽可能地小，所以在象素电极上设有Cs电容器11，加大图象电极的总电容值。Cs电容器形成为在与相向电极已变成同一电位的Cs布线和象素电极之间设有绝缘膜。

其次，在图25中，示出了现有的TFT阵列基板中的象素阵列，在图26(a)，图26(b)、图27(c)和图27(d)中，用其剖面构造示出了根据该象素阵列制作的TFT的例子。此外，在图28(a)～图28(f)和图29(g)～图29(j)中示出了现有例的TFT的制造方法。

图25是现有例的象素布局的平面说明图，在图25中，6是象素电极，7是漏电极，8是源电极，13是栅电极，14是源极布线，15是Cs布线，16是半导体薄膜。图26(a)、图26(b)、图27(c)和图27(d)是在A-A线处把示于图25的TFT剖开后的剖面构造的剖面说明图。在图26(a)、图26(b)、图27(c)和图27(d)中，1是玻璃基板，2是TFT的栅电极，3是栅极绝缘膜，4是i层，5是n层，6是象素电极，7是漏电极，8是源电极，9是作为绝缘膜的DC隔断(cut)膜，Rss是源电极一侧的ON电阻。Rsc是沟道侧的ON电阻。D表示向漏极进行的连接，G表示向栅极进行的连接，S表示向源极进行的连接。此外，i层是由本征半导体构成的层，n层是由n型半导体构成的层。DC隔断膜9是为了保护下层的金属布线而设置的，用等离子体法等的方法用氮化硅(SiNx)膜形成。此外，DC隔断膜有时候也叫做钝化膜。还有，在本说明书中，把形成源电极的区域叫做源极区域，把形成漏电极的区域叫做漏极区域，把源极和漏极间的区域叫做沟道区域。另外，把在与栅极绝缘膜相反一侧的i层的区域上形成的沟道叫做背沟。把形成象素电极的区域叫做象素区域。

图28(a)～图28(f)和图29(g)～图29(j)是按工序示出的现有例的TFT的制造方法的剖面说明图。在图28(a)～图28(f)和图29(g)～图29(j)中，除对在图26(a)、图26(b)、图27(c)和图27(d)中示出的部分相同的部分给予同一标号之外，111、112、113和114表示光刻胶。在图28(a)中，在玻璃基板1上边形成了将成为栅电极的第1金属膜，如图28(b)所示，光刻胶111的图形显影之后，刻蚀第1金属膜，形成栅电极2。在除去了光刻胶111之后，如图28(c)所示，从下边形成栅极绝缘膜3、i层4和n层5的薄膜，并如图28(d)所示，在对光刻胶112的图形显影之后，刻蚀i层4和n层5。在除去了光刻胶112之后，如图28(e)所示，形成将成为象素电极的ITO薄膜，如图28(f)所示，在对光刻胶113显影之后，采用刻蚀ITO薄膜的办法，形成象素电极6。在除去了光刻胶113之后，如图29(g)所示，形成将成为源电极和漏电极的金属薄膜的膜，如图29(h)所示，在对光刻胶114的图形显影之后，用刻蚀的办法，形成源电极和漏电极。接着，对TFT的背沟一侧的所有的n层和i层的一部分进行刻蚀(背沟刻蚀)，并如图29(i)所示，在除去了光刻胶之后，如图29(j)所示，作为绝缘膜形成DC隔断膜9。

这样一来，就在玻璃基板上边阵列状地制作上TFT、栅极布线、源极布线和其它的公共布线做成显示区域，同时，在显示区域的周围配置输入端子、备用布线和驱动电路等。这时，为了显现各自的功能要根据需要配置导电膜或绝缘膜。此外，在相向基板上边设置相向电极的同时，还要设置彩色滤光片、黑色矩阵。

在制作好TFT阵列基板和相向基板之后，变成为在两枚基板之间具有所希望的间隙以便注入液晶材料的状态并在其周围使两枚基板相互粘贴起来之后，向两枚基板之间的间隙中注入液晶材料制作液晶显示装置。

其次，用使用了现有技术2的例子，对现有的TFT的构造和功能进行说明。在图26(a)中，在对象素电极6进行电荷充电的情况下，要在源电极8上加上9V左右的电压，采用对栅电极2加上20V左右的正电压的办法使TFT变成ON状态。另一方面，使漏电极7和象素电极6充电到近于9V。之后，象素电极的电位已充分上升后的时刻，给栅电极2加上约-5V的负电压，使TFT截止，把电荷封闭在象素中。

在把电荷封闭在象素中之前的一连串的动作中，象素电极的电位的上升情况，与连接到象素电极6上的电容器的大小和TFT的ON电阻有很大的关系。在现有的TFT中，TFT的ON电阻，如图26(b)所示，切出TFT的沟道附近的剖面，如图27(c)所示，可以想象为使之与剖面构造相对应地对每一成分的电阻进行了隔离。就是说，ON电阻是源电极一侧的Rss、沟道部分的Rsc和漏极一侧的Rsd。漏电极7和源电极8用金属薄膜制作，设于各个电极的下层的n层5的电阻与Rss、Rsc、Rsd比足够地小，所以作为TFT的ON电阻是可以忽视的量级。

因此，TFT如图27(d)所示，可以作为在漏电极一侧连接有Rsd，在源电极一侧已连接有Rss的电阻的等效电路来表示。示于图27(d)的表示电路端子的小圆圈这种表示符号，分别表示连往漏电极的连接，连往源电极的连接或连往栅电极的连接。在现有的TFT中，因为电阻Rss和Rsd大，所以ON电阻大，因而存在着在规定时间内不能对象素电极充分充电的问题。

此外，在现有的TFT中，源电极的下层和漏电极的下层由于从源和漏电极一侧顺次形成n层和i层，且用i层形成沟道区域，所以在考虑TFT的ON电阻的情况下，由于存在着源电极的下层的ON电阻Rss和漏电极的下层的ON电阻Rsd和沟道区域的ON电阻Rsc且Rss和Rsd具有与Rsc相同的电阻值，故具有ON电阻高，TFT的驱动能力低的缺点。

在现有的TFT阵列基板中的TFT构造中，结果变成为TFT的源电极一侧和漏电极一侧连接有大的串联电阻，于是TFT的ON电阻高。因此，使象素充电到规定的电位所需的时间长。TFT-LCD随着从XGA(extended graphics array，扩展图象阵列)变为SXGA(superextended graphics array，超大扩展图象阵列)显示象素增加、UXGA(ultra extended graphics array，极大扩展图象阵列)，由于分配给每一象素的充电时间变短，所以在规定的时间内难以进行充分的充电，象素数目的增加，成为使显示质量下降的一个原因。

此外，TFT特性大大地受构成TFT的绝缘膜、源电极或漏电极下边的i层的膜厚和沟道部分的i层的刻蚀后的膜厚(以下，把刻蚀后的膜厚叫做剩余膜厚)的影响。随着TFT阵列基板的大型化，能否在基板面内均一地成膜，以及能否在基板面内均一地进行刻蚀处理，即能否使上述那种作业条件的离散的分布均一，将大大地左右TFT特性的基板面内的分布。可是，在背沟刻蚀中，由于必须把基板面内所有的TFT的背沟一侧的n层全部除去，通常，应考虑到n层的分布和刻蚀作用的离散分布，所以必须把刻蚀时间设定得比全部除去n层所需的时间要长得多。因此，TFT的i层的沟道区域也要刻蚀得厚，在剩余膜厚中也将产生分布。因此，变成了TFT特性在基板面内发生离散，在TFT-LCD的显示特性的离散性中也产生分布的一个原因。

发明内容

本发明就是为解决上述的在显示特性的均一性中产生分布这一现有技术2的问题而发明的，目的是提供一种可以减小TFT的ON电阻，可以减小TFT特性的分布的TFT、其制造方法和TFT阵列基板，并采用提高驱动能力和显示面内的TFT特性的均一性的办法，实现显示质量高的TFT-LCD。

本发明的一个形态的特征是：在形成了比现有技术还薄的将成为沟道层的非晶硅层之后，用光刻制版的方法在非晶硅上边形成光刻胶掩模，采用离子注入形成结的办法，减小串联电阻，形成杂质分布平缓的结。

本发明的典型的方案可概括如下：

(1)一种薄膜晶体管的制造方法，其特征是：

(a)在绝缘性基板上形成了第1导电膜之后，对该第1导电膜进行刻蚀设置栅极，

(b)在上述栅极上形成第1绝缘膜层和本征半导体层，使该半导体层图形化为岛状，

(c)在上述半导体层上，用光刻制版法形成光刻胶膜，并以上述光刻胶膜为掩模用旋转斜向注入法注入n型杂质形成n型半导体层，其中离子注入射程R_P比本征半导体层的厚度小，

(d)在除去了上述光刻胶膜之后，在形成了第2导电膜之后用光刻制版法在该第2导电膜上形成图形，对上述第2导电膜进行刻蚀设置源电极和漏电极。

(2)一种半导体薄膜晶体管的制造方法，其特征是包括：

(1)在绝缘性基板上形成了第1金属膜之后，使之图形化以形成栅极布线的工序；

(2)覆盖上述栅极布线形成栅极绝缘膜的工序；

(3)在上述栅极绝缘膜上形成了本征半导体层之后，在该本征半导体层中的沟道区域上形成光刻胶，再向该本征半导体层的沟道区域以外的区域用旋转斜向注入法离子注入杂质，把上述沟道区域以外的区域做成n型半导体层的工序，其中离子注入射程R_P比本征半导体层的厚度小；

(4)通过对该n型半导体层的源极区域和漏极区域以及上述本征半导体层的沟道区域构图作为半导体区域部分，且除去该半导体区域部分以外的n型半导体层，形成该n型半导体层的源极区域和漏极区域并形成上述本征半导体层的沟道区域的工序；

(5)覆盖上述n型半导体层的半导体区域形成透明导电膜之后，对该透明导电膜的象素区域构图形成象素电极的工序；

(6)覆盖上述n型半导体层的半导体区域形成了第2金属薄膜之后，对该第2金属薄膜构图分别形成源电极和漏电极的工序。

(3)一种薄膜晶体管，包括：绝缘性基板；设于该绝缘性基板上的作为栅电极的第1导电膜层；作为该第1导电膜层上的栅极绝缘膜层的第1绝缘膜层；该第1绝缘膜层上的本征半导体层；以及作为在该半导体层的源极区域上形成的源电极和在上述半导体层的漏极区域上形成的漏电极的第2导电膜层，

其特征是：在上述半导体层的源极区域和半导体层的漏极区域中形成已离子注入了n型杂质的n型半导体层，其中离子注入射程R_P比本征半导体层的厚度小。

(4)一种半导体薄膜晶体管阵列基板，包括：

透明的绝缘性基板；

在该透明的绝缘性基板上相互平行设置的多条栅极布线；

与该多条栅极布线的每一条线都交叉，且相互之间平行地设置的多条源极布线；

设于上述多条的栅极布线和上述多条的源极布线之间的各个交叉部分上的薄膜晶体管；

由已连接到该薄膜晶体管的漏电极上的透明导电膜构成的象素电极；

保持电容器电极线，通过把绝缘膜夹在上述象素电极和该保持电容器电极线之间形成保持电容器，

上述薄膜晶体管包括：

上述栅极布线；

在该栅极布线上形成的栅极绝缘膜；

在该栅极绝缘膜上形成的本征半导体层；

在上述本征半导体层的源极区域上形成的源电极；

在上述本征半导体层的漏极区域上形成的漏电极，且

上述本征半导体层的源极区域和漏极区域被离子注入杂质成为n层，其中离子注入射程R_P比上述本征半导体层的厚度小，上述本征半导体层的沟道区域成为不注入杂质的i层。

倘采用本发明的TFT及其制造方法，则沟道区域的非晶硅层的膜厚可以薄膜化，串联电阻可以降低。此外，由于在结的形成中，应用了离子注入法，所以杂质分布变得平缓，电场得以缓和，减少了截止电流。结果是可以大幅度地改善所得到的CE-TFT的电气特性，可以得到稳定的、质量良好的显示特性。

在本发明的TFT中，在形成位于用金属薄膜形成的源电极和漏电极的下层的n层的情况下，使用离子注入，在上述离子注入之际，采用用光刻胶把TFT的沟道区域覆盖起来的办法，防止杂质向沟道区域的注入，象这样地采用防止杂质向沟道区域注入的办法，由于对漏极一侧和源极一侧的n层施行了隔离，由于可以以高能量实施离子注入，所以直到栅极绝缘膜和i层的界面或界面近旁，使i层变成为n层，采用减小TFT的源极一侧和漏极一侧的电阻成分的办法，减小TFT为ON时的电阻，改善TFT的驱动能力。

此外，采用把TFT的背沟一侧覆盖起来，防止n型杂质侵入沟道区域的办法，可以大幅度地减小在需要通常的背沟刻蚀的TFT构造中所必须的、用于进行背沟一侧的n层的刻蚀的刻蚀量，可以改善TFT特性在阵列基板的显示面内的均一性，或TFT-LCD中的显示面内的均一性的同时，可以大幅度的减小上述刻蚀量，所以可以使i层的膜厚薄膜化，降低上述TFT源极一侧和漏极一侧的电阻，改善TFT的驱动能力。

倘采用本发明的TFT阵列基板的TFT，则由于或者是可以不设置在TFT的源电极的下层和漏电极的下层中的i层，或者是可以做成为非常薄，所以可以降低源电极的下层中的电阻Rss和漏电极的下层中的电阻Rsd，因此，由于将减小TFT的ON电阻，所以可以提高TFT的驱动能力，即使TFT-LCD中的象素数目增加，由于在充电所分配的规定时间内可以把象素电极充电到充分高的电位，故具有可以改善TFT-LCD的显示质量的特征。

此外，在本发明中，由于或者是不再需要在通常的背沟刻蚀型TFT中所必须的TFT的背沟部分的n层部分的刻蚀，或者是可以大幅度地缩短刻蚀时间，所以背沟刻蚀后的沟道区域的i层的剩余膜厚的基板表面范围内的均一性的控制将会变得容易，可以改善TFT特性的表面范围内均一性，可以改善TFT-LCD的显示特性中的表面范围内均一性。

还有，由于或者可以不要背沟刻蚀，或者可以缩短刻蚀时间，所以结果就可以使i层的膜厚薄膜化，可以降低TFT部分的源电极的下层中的电阻Rss和漏电极的下层中的电阻Rsd，可以改善TFT驱动能力，可以改善TFT-LCD的显示特性。

附图说明

图1(a)和图1(b)是本发明的一个实施例的TFT的说明图。

图2(a)～图2(c)是本发明的一个实施例的TFT的剖面说明图。

图3(a)～图3(g)是本发明的一个实施例的TFT的剖面说明图。

图4是本发明的另一个实施例的TFT的剖面说明图。

图5(a)和图5(b)是本发明的另一个实施例的TFT的剖面说明图。

图6(a)～图6(c)是本发明的另一个实施例的TFT的剖面说明图。

图7是本发明的另一实施例的显影后的图形的平面说明图。

图8(d)和图8(e)是本发明的另一个实施例的TFT的剖面说明图。

图9(f)～图9(h)是本发明的另一个实施例的TFT的剖面说明图。

图10(a)和图10(b)是本发明的一个实施例的TFT的剖面说明图。

图11(c)和图11(d)是本发明的一个实施例的TFT的剖面说明图。

图12(a)～图12(e)是按工序顺序示出的在图10(a)和图10(b)中所示的实施例的TFT的制造流程的剖面说明图。

图13(f)～图13(i)是按工序顺序示出的在图10(a)和图10(b)中所示的实施例的TFT的制造流程的剖面说明图。

图14(j)～图14(m)是按工序顺序示出的在图10(a)和图10(b)中所示的实施例的TFT的制造流程的剖面说明图。

图15(a)～图15(e)是按工序顺序示出的本发明的另一实施例的TFT的制造流程的剖面说明图。

图16(a)～图16(c)是按工序顺序示出的本发明的另一实施例的TFT的制造流程的剖面说明图。

图17(a)～图17(d)是按工序顺序示出的本发明的另一实施例的TFT的制造流程的剖面说明图。

图18(a)～图18(e)是按工序顺序示出的本发明的另一实施例的TFT的制造流程的剖面说明图。

图19(f)～图19(i)是按工序顺序示出的本发明的另一实施例的TFT的制造流程的剖面说明图。

图20(a)～图20(c)是按工序顺序示出的本发明的另一实施例的TFT的制造流程的剖面说明图。

图21(a)和图21(b)是现有的刻蚀阻挡层型TFT的剖面说明图。

图22(a)～图22(c)是现有的沟道刻蚀型TFT的剖面说明图。

图23(d)～图23(f)是现有的沟道刻蚀型TFT的剖面说明图。

图24的电路图示出了现有的TFT-LCD中的TFT阵列基板的等效电路例子。

图25的平面说明图示出了现有的TFT-LCD中的TFT阵列的一个象素的布局。

图26(a)和图26(b)的剖面说明图按工序顺序示出了现有的TFT的制造流程的一个例子。

图27(c)和图27(d)的剖面说明图按工序顺序示出了现有的TFT的制造流程的一个例子。

图28(a)～图28(f)是按工序顺序示出的现有的TFT的制造流程的剖面说明图。

图29(g)～图29(j)是按工序顺序示出的现有的TFT的制造流程的剖面说明图。

具体实施方式

以下，边参照附图边对本发明的实施例进行说明。

实施例1

图1(a)和图1(b)是本发明的一个实施例的CE-TFT的说明图。图1(a)的平面说明图示出了CE-TFT的电极的构成图，图1(b)是在图1(a)中示出的A-A线处剖开的CE-TFT的剖面说明图。在图1(a)和图1(b)中，201是本身为第1导电膜层的栅电极，202是本身为第1绝缘膜层的栅极绝缘膜，203是本身为非掺杂半导体层的沟道层，206是沟道层中的n型杂质注入区域，207a和207b是2层构造的源电极，207c和207d是2层构造的漏电极，209是沟道区域，210是钝化膜，221是绝缘性基板(在图1(a)中没有画出钝化膜210)。此外，图2(a)～图2(c)和图3(d)～图3(g)的剖面说明图示出了本发明的CE-TFT的制作方法，204是光刻胶膜，205是磷的注入，208是铬硅化物膜，除此之外，和对与图1(a)和图1(b)所示的要素相同的要素则赋予同一标号(在以下的图中也是如此)。

对在图1(b)中以剖面说明图示出的TFT的制作方法，依据工艺流程，用图2(a)～图2(c)和图3(d)～图3(g)，按顺序进行说明。首先，在由玻璃等构成的绝缘性基板221上边用溅射法形成低电阻且本身为高熔点的金属的Cr膜。其次，用光刻制版的方法形成图形，用刻蚀法使Cr膜形成图形做成栅电极201(图2(a))。接着，作为将成为栅极绝缘膜202、沟道层203的本征性的，就是说非掺杂的半导体层，用等离子体CVD法连续地形成非晶硅(i-a-Si：H)层。这时的膜厚构成为：栅极绝缘膜约400nm，本征性的非晶硅层约100nm。其次，用光刻制版法，形成光刻胶膜204(图2(b))。其次，以光刻胶膜为掩模进行磷的注入205。这时的注入能量和注入量取决于将成为沟道层的非晶硅层的膜厚，所以，根据非晶硅层的膜厚来决定。这一注入能量的大小可以以注入射程R_P为指标进行表示，注入射程R_P是杂质实际上可以注入的范围，对于某一中心值R_P，在幅度为RW的情况下，可以表示为从R_P-RW到R_P+RW的范围时的中心值。在这样地进行表示时，在注入能量大的情况下，R_P变大的同时，RW也变大。

现在，在对于应进行杂质注入的非晶硅层的层厚t已恰当地选择了注入射程R_P的时候，虽然可以使R_P位于层厚t的中央，且从R_P-RW到R_P+RW的范围对于层厚t可以为2RW≤t，但若不进行恰当的选择，比如在选择为过大的时候，则R_P将从t的中央偏离开来的同时，RW也将变大，所以结果将变成为也向应当进行注入的非晶硅层以外的例如相邻的别的层中进行注入。

如果，在把R_P设定得大，使得向不应当注入杂质的绝缘膜中进行杂质注入的情况下，结果将变成为使非晶硅层的表面浓度降低，使得在非晶硅层中含有杂质量少的高电阻区域，使非晶硅层的电阻变高，因此TFT的特性将劣化。

如上所述，必须依据杂质的注入射程、根据非晶硅层的膜厚t，恰当的设定注入能量，理想的是使注入射程R_P小于非晶硅层的膜厚。比如说，若非晶硅层的膜厚为约100nm的膜厚，则作为注入能量约30KeV，作为注入量约为5E14/cm²以上，这时，注入射程约为300埃(图2(c))。其次，进行光刻胶剥离，再进行光刻制版，把非晶硅层的膜厚刻蚀成岛状(图3(d))。其次，作为已在基底上淀积上了Cr再在其上边淀积上Al的2层构造形成了第2导电膜之后，刻蚀除去该第2导电膜的沟道区域并进行隔离做成为源电极和漏电极。为了形成上述2层构造，先临时性地在栅极绝缘膜和沟道层的整个面上用溅射法依次淀积Cr膜和Al膜。对将要形成源电极的区域(源极区域)和将要形成漏电极的区域(漏极区域)用光刻制版法形成电极图形，在上述2层构造的导电膜之内对沟道层203的沟道区域209上边的部分的Cr膜和Al膜进行刻蚀(图3(e))。在进行该刻蚀之际，借助于Cr层与非晶硅层的膜厚之间的反应，虽然微量的，但如图中用符号方式所示的那样，不连续地形成铬硅化物(CrSix)膜208，由于有可能使源漏间短路，故再用干蚀法进行CrSix膜的除去(图3(f))。在该干蚀法中，由于CrSix膜与非晶硅层的膜之间的选择比是足够大的，且由于非晶硅层不会被刻蚀去多大，故已薄膜化的非晶硅层在沟道区域不会断线。此外，用等离子体CVD法淀积厚约500nm的将成为钝化膜的的氮化膜210，TFT就完成了(图3(g))。这样一来，采用薄薄地形成将成为沟道层的非晶硅层，和用离子注入来形成非晶硅与n型杂质注入区域206的n型杂质间的结的办法，就可以减小源漏间的串联电阻，且抑制光生电流的增加，此外，由于形成因离子注入而带来的杂质的分布变成平缓的结的结果，可以得到实现在结界面上产生的电场的降低，抑制截止电流的增加的TFT特性稳定的CE-TFT。

实施例2

在实施例1中，在注入本身为杂质的磷的时候，已向本征性的非晶硅层中垂直地注入了磷。在实施例2中，如图4的本发明的另一实施例的TFT的剖面说明图所示，要边使离子注入机的已安装到基板上的载物台连续转动边进行磷的倾斜注入211。这样一来，将成为沟道层与杂质注入区域之间的结处的界面的杂质分布会变得更为平缓，结果就变成为在TFT动作时，结处的高电场的发生被抑制，实现截止电流的低值化。作为这时的注入条件，在以注入角θ注入时，杂质的射程R_P必须选择满足R_P＝d/cosθ的注入能量。其中，d是将成为沟道的非晶硅层的膜厚。注入量与实施例1程度相同就行(图4)。

实施例3

在实施例3中，对TFT特性稳定的CE-TFT的构造、制造方法进一步进行说明。在实施例1和2中，在将成为由离子注入进行的结形成后的源电极和漏电极的Cr膜和Al膜的图形化中，要使源电极和漏电极把n型杂质注入区域206覆盖起来。这种情况示于图5(a)。在该构造中有产生下述问题的可能性。图5(a)和图5(b)是说明本发明的另一实施例的TFT的杂质注入区域的长度的剖面说明图。在图5(b)中216是杂质注入区域。在图5(a)中，在源电极、漏电极下边的不存在杂质的区域的长度A、B相等的情况下，TFT特性将变为对称。但是，在A、B的长度不同的情况下，源电极和漏电极下边的不存在杂质的区域将变成电阻，在源电极和漏电极中，因为寄生电阻值不同，故在特性上将呈现出不对称。为解决这一问题，必须用杂质注入区域的长度来规定源电极和漏电极的长度。于是，就对用杂质区域的长度规定源电极和漏电极的长度的构造的TFT的制造方法进行说明。到进行离子注入、形成杂质层为止，和实施例1、2是一样的。在源电极和漏电极的形成中，用溅射法在形成了基底为Cr，在其上边为Al的2层构造的导电膜之后，进行光刻制版，使得在源电极和漏电极的下边存在杂质层注入区域216。之后，刻蚀上述2层构造的膜，形成所希望的CE-TFT。将之示于图5(b)。通过采用这种构造，由于在源电极和漏电极下边将成为高电阻的非晶硅层消失，所以TFT特性的非对称性的问题消失。在这种情况下，用标号216所示的杂质注入区域之内曲线部分已变成结。

实施例4

在实施例4中，对虽然采用在实施例1～3中所示的基本TFT构造但却使TFT小型化的方法进行说明。在图6(a)～图6(c)、图7、图8(d)、图8(e)和图9(f)～图9(h)中，示出了其制造方法。图6(a)～图6(c)、图8(d)、图8(e)和图9(f)～图9(h)的剖面说明图示出了本实施例的TFT的制造方法。图7是用光刻制版形成的显影后的图形的说明图。在图6(a)～图6(c)中，212是曝光，在图8中，226是杂质注入区域。

首先，在玻璃基板上边用溅射法形成低电阻且本身为高熔点的金属的Cr膜。其次，用光刻制版形成图形，用刻蚀方法进行Cr膜的图形形成，以形成栅电极201(图6(a))。接着，用等离子体CVD法连续地形成将成为栅极绝缘膜202、沟道层203的本征性的非晶硅(i-a-Si：H)层。这时的膜厚构成为：栅极绝缘膜约400nm，本征性的非晶硅层约100nm(图6(b))。其次，用光刻制版涂敷光刻胶膜。其次，在6(c)中，如用标号212标出的箭头所示，从背面一侧照射光，进行曝光212。把进行来自该背面一侧的曝光212并显影后的图形示于图6(c)中和图8(d)与图8(e)中。图7是显影后的图形的平面说明图，图6(c)是示于图7中的A-A线处的CE-TFT的剖面说明图。如该图所示那样形成的光刻胶膜的图形变成为比栅极布线图形缩小得还小的图形。在这种状态下，以光刻胶为掩模在整个面上进行磷注入205(图8(d))。这时的注入能量和注入量与实施例1所示的条件相同。其次，进行光刻胶剥离，使规定的区域即形成TFT的区域形成为岛状，形成n型注入区域226(图8(e))。光刻胶剥离后，用溅射法淀积将成为源电极和漏电极的Cr膜和Al膜。用光刻制版形成电极图形，对Cr膜和Al膜进行刻蚀(图9(f))。在进行该刻蚀之际，由于虽然是微量的但却有可能因Cr与非晶硅之间的反应形成铬硅化物(CrSix)，且有可能使源漏间短路，所以还要用干蚀法除去CrSix(图9(g))。在该干蚀中，因为CrSix与非晶硅膜的选择比是足够大的，所以非晶硅层不会被刻蚀去太多，对已形成了膜的非晶硅层不会有大的影响。还有，把将成为钝化膜210的氮化膜用等离子体CVD淀积为厚约500nm，完成CE-TFT(图9(h))。用这种方法，形成TFT栅极布线宽度被缩小，可以实现开口率的提高和TFT本身的寄生电容的减小。

实施例5

对于本发明的TFT、TFT阵列基板、液晶显示装置来说，基本构成也和现有技术的例子一样的。就是说，本发明的半导体TFT，在绝缘性基板上边，从下层一侧开始，分别顺次形成栅极布线，在栅极布线上边形成栅极绝缘膜，在栅极绝缘膜上边形成本身为本征半导体层的i层，在i层上边的源极区域上形成源电极，在i层上边的漏极区域上形成漏电极，此外，i层中的源极部分和漏极部分已注入杂质而n型化。这时，n层既可以是从源极的下表面开始到栅极绝缘膜的上表面为止的全部n层化，也可以是从源电极的下表面到栅极绝缘膜的上表面近旁，即仅仅剩下很少一点i层部分几乎全部都n层化。

此外，本发明的半导体TFT阵列基板由透明的绝缘性基板，在该透明的绝缘性基板上边形成的TFT，各种布线和电极构成。其中，所谓各种布线和电极指的是多条栅极布线、多条源极布线、象素电极和保持电容电极线等。多条的栅极布线在透明的绝缘性基板上边设置为互相平行且等间隔。多条源极布线被设置为与多条栅极布线的每一条都相互交叉，且互相平行且等间隔。薄膜晶体管，是向前述i层之内的源极区域部分和漏极区域部分中注入杂质而使之n型化了的器件，在每一栅极布线和源极布线之间的交叉部分上各形成一个，作为一个整体被形成为阵列状。象素电极由透明导电膜构成，并被连接到TFT的漏电极上。保持电容电极被做成为使得保持电容电极线与象素电极之间有绝缘膜的构造，在保持电容和象素电极之间，形成了由该绝缘膜构成的保持电容。

还有，本发明的液晶显示装置把液晶等的显示材料夹在上边说过的半导体TFT阵列基板和与之相向的这两枚基板之间，对此显示材料对每一象素都选择性地加上电压。在相向基板上边设有相向电极、彩色滤光片和黑色矩阵等。

其次，说明本发明的实施例5的TFT的构造和制造方法。

图10(a)、图10(b)、图11(c)和图11(d)的剖面说明图示出了本发明的实施例5的TFT的构造。构成图10(a)、图10(b)、图11(c)和图11(d)中的TFT的各要素的名称和在现有例中所说明过的要素的名称是一样的。就是说，在图10(a)、图10(b)、图11(c)和图11(d)中，A表示离子注入，除此之外，对于示出了现有例的图24、图25、图26(a)、图26(b)、图27(c)、图27(d)、图28(a)～图28(f)和图29(g)～图29(j)中示出的各部分相同的部分却赋予同一标号而示出，略去了对各部分的说明。在图10(a)，图10(b)，图11(c)和图11(d)中，做成为在与栅极绝缘膜之间的界面或界面的极其之近的近旁形成漏电极7的下层的n层5的构造(在图10(a)中形成为一直到界面为止)，已设于源电极8下层中的n层部分的构造，也做成为和漏电极一侧一样。漏电极和源电极的n层部分用i层4进行隔离。

图10(b)是典型性地示出的图10(a)中所示的沟道区域的近旁的构造图，图11(c)，如在现有技术的例子中所说明过的那样，示出的是把TFT的ON电阻分开为各个要素部分的每一要素部分，把ON电阻之内Rsc合并到TFT构造中去。如图11(c)所示，由于已使源电极8的下层和漏电极7的下层的半导体层n型化，所以电阻Rss和Rsd与电阻Rsc比足够地小，所以可以忽略不计，作为TFT的ON电阻，结果就变成为仅仅分配Rsc即可。在图11(d)中，与以往一样示出了晶体管的等效电路。

其次，用图12(a)～图12(e)、图13(f)～图13(i)和图14(j)～图14(m)说明本实施例的TFT的制造方法。图12(a)～图12(e)、图13(f)～图13(i)和图14(j)～图14(m)的剖面说明图按工序顺序示出了实施例的TFT的制造方法。在图12(a)～图12(e)、图13(f)～图13(i)和图14(j)～图14(m)中，除对与图10(a)、图10(b)、图11(c)和图11(d)中所示出的部分相同的部分赋予同一标号而示出之外，21、22、23、24和25表示光刻胶。

从图12(a)到图12(b)为止，与现有的制造方法是相同的。即，在绝缘性基板上边形成第1金属薄膜，在形成了光刻胶21并图形化之后，刻蚀第1金属薄膜形成栅电极(栅极布线)。在图12(c)中，用等离子CVD等方法把栅电极2的上层覆盖起来顺次形成栅极绝缘膜3和i层，如图12(d)所示，把源极区域、漏极区域和沟道区域覆盖起来，显影并形成光刻胶22，用刻蚀法形成图形，形成i层的图形。其中，如图12(e)所示，在除去了光刻胶22之后，如图13(f)所示，在TFT的i层上边的沟道区域上显影并形成光刻胶23，实施杂质的离子注入，如图13(g)所示，在i层的源极区域和漏极区域上形成n层5。进行离子注入的杂质，可以使用本身为能够形成n型半导体的条件的杂质，比如说使用磷(P)等。进行离子注入的方法，在从磷化氢(PH3)产生等离子体然后离子注入磷(P)这样的条件下进行。以下，除特别说明之外，离子注入可以同样地进行。在除去了光刻胶之后，如图13(h)所示，形成ITO薄膜，如图13(i)所示，在对光刻胶显影之后，刻蚀ITO薄膜，在形成了象素电极6后除去光刻胶。再如图14(j)所示，把i层和n层覆盖起来形成了第2金属薄膜后，如图14(k)所示，显影形成光刻胶25，刻蚀第2金属薄膜的源极区域和漏极区域形成漏电极7和源电极8，之后，除去沟道区域的硅化物化合物(没有画出来)。再除去光刻胶，如图14(l)所示，在形成了TFT后，如图14(m)所示，作为绝缘膜形成DC隔断膜9。

如上所述，在玻璃基板上边阵列状地制作TFT、栅极布线、源极布线和其它的公共布线做成显示区域的同时，在显示区域的周围配置输入端子和备用布线等，制作TFT阵列基板。形成这些布线、端子等的方法与在现有技术中所用的方法是相同的。这时，为了发现各个功能要根据需要配置导电膜或绝缘膜。此外，在相向基板上在设置相向电极的同时，还设置彩色滤光片、黑色矩阵。另外，把用于驱动TFT的驱动用IC设置在TFT阵列基板上边的所希望的位置上。

在已制作完TFT阵列基板和相向基板之后，与现有的液晶显示装置的制造方法一样，之后，使之变成为在2枚基板之间有所希望的间隙以注入液晶材料的状态，在已把2个基板在其周围贴在一起后，向2枚基板之间的间隙中注入液晶材料制作液晶显示装置。

实施例6

在图15(a)～图15(e)中，示出了实施例6的TFT的构造和制造方法。图15(a)～图15(e)的剖面说明图按着工序顺序示出了本发明的实施例6的TFT的制造方法。在图中，31和32是光刻胶，除此之外的标号与图10(a)、图10(b)、图11(c)和图11(d)是相同的。

在示于图12(a)～图12(e)、图13(f)～图13(i)和图14(j)～图14(m)中的实施例5中，虽然是在已形成了半导体层的图形后再实施杂质的离子注入，但也可以用从图15(a)到图15(b)所示的那样的制造流程来实施离子注入，除制造流程变更为以下所说明的那样以外，与实施例1相同。如图15(a)所示，作为栅极绝缘膜3和本征半导体薄膜在形成了i层4后，如图15(b)所示，在i层上边的沟道区域上显影制作光刻胶31的图形使得对于离子注入可以用作掩模，采用向该i层的沟道区域以外的区域进行离子注入的办法，把已进行了该离子注入的i层的区域做成为n型半导体薄膜，除去光刻胶31，如图15(c)所示，形成n型半导体薄膜即形成n层。其次，如图15(d)所示，作为半导体区域部分，使n层的源极区域和漏极区域及i层的沟道区域图形化。之后，除去半导体区域部分之外的区域的n层，使源极区域和漏极区域做成为n层，并使沟道区域做成i层。图15(e)以后的制造流程和实施例5是一样的。

实施例7

在图16(a)～图16(c)中，示出了实施例7的TFT的构造和制造方法。图16(a)～图16(c)的剖面说明图按工序顺序示出了本发明的实施例7的TFT的制造方法。在图16(a)～图16(c)中，41和42是光刻胶，除此之外的标号与图10(a)、图10(b)、图11(c)和图11(d)是相同的。

在实施例5中，如图11(c)和图11(d)所示，虽然借助于杂质的离子注入所产生的n型杂质使除沟道区域之外的半导体层全部n型化，但或者是调节示于图16(a)的杂质的离子注入之际的注入能量，或者是调整i层的膜厚，如图16(b)所示，使i层n型化(n层化)，一直到与栅极1绝缘膜之间的界面近旁。即，使从源电极的下表面开始到栅极绝缘膜的上表面近旁为止的范围n型化。因此，在栅极绝缘膜的上表面上，虽然很少但膜厚极薄的i层照原样不变地存在着。最终可以变成为图16(c)所示的那样的TFT构造。除了使n层化一直进行到栅极绝缘膜上表面近旁为止外，与实施例6是一样的。

实施例8

在图17(a)～图17(d)中，示出了实施例8的TFT的构造和制造方法。图17(a)～图17(d)的剖面说明图按工序顺序示出了本发明的实施例8的TFT的制造方法。在图17(a)～图17(d)中，51和52是光刻胶，除此之外的标号与图10(a)、图10(b)、图11(c)和图11(d)是相同的。

在实施例5中，如图11(c)和图11(d)所示，虽然在除去了杂质离子注入后的光刻胶后，形成源电极和漏电极，但如图17(a)～图17(b)所示，带着离子注入后的光刻胶51不变地形成第2金属膜，利用在光刻胶51的侧面上几乎未形成金属膜这一点，用剥离法对每一光刻胶除去沟道区域的金属薄膜。此外，如图17(d)所示，为了形成源电极和漏电极，对光刻胶52显影，刻蚀金属薄膜形成金属电极。在这种方法中，由于金属薄膜和沟道区域并不直接接触，所以背沟一侧的i层可以几乎不进行刻蚀。带着离子注入后的光刻胶原封不动地形成金属薄膜，除用剥离法除去沟道区域的金属薄膜之外，与实施例6是一样的。

实施例9

在图18(a)～图18(e)和图19(f)～图19(i)中，示出了实施例9的TFT的构造和制造方法。图18(a)～图18(e)和图19(f)～图19(i)的剖面说明图按工序顺序示出了本发明的实施例9的TFT的制造方法。在图18(a)～图18(e)和图19(f)～图19(i)中，61、62、63和64是光刻胶，除此之外的标号与图10(a)、图10(b)、图11(c)和图11(d)是相同的。

在实施例5中，虽然如图12(e)所示，在形成了i层的图形后，使光刻胶显影，向如图13(f)所示的那样的沟道部分实施离子注入，但也可以在i层4上边形成了由n型半导体薄膜构成的n层5之后，显影制作光刻胶61的图形，用刻蚀法形成了遍及源极区域、漏极区域和沟道区域的图形之后，如图18(b)所示，在n层上边的沟道区域上显影制作光刻胶62，通过n层实施杂质的离子注入，之后，可以除去光刻胶62和n层。在该构造中，如图18(c)所示，由于在背沟一侧表面的区域上形成了n层，所以之后的制造流程，将进行与在现有的制造流程中已说明过的流程相同的处理(图18(c)、图18(d)、图19(f)、图19(g)、图19(h)和图19(i))。因此，由于必须全部除去背沟一侧沟道区域的n层，虽然TFT特性在基板表面内的均一性不太好，但由于TFT的漏电极的下层和源电极的下层中的i层得以n型化，故各个电极部分中的电阻Rsd和Rss得以降低。

实施例10

在图20(a)～图20(c)中，示出了实施10的TFT的构造和制造方法。图20(a)～图20(c)的剖面说明图按工序顺序示出了本发明的实施例10的TFT的制造方法。在图20(a)～图20(c)中，71是光刻胶，除此之外的标号与图10(a)、图10(b)、图11(c)和图11(d)是相同的。

在示于图18(a)～图18(e)和图19(f)～图19(i)的制造方法流程中，或者调整杂质的离子注入的注入能量，或者控制i层的膜厚，使漏电极的下层的n层范围和源电极的下层的n层的范围不扩展到栅极绝缘膜3的界面，即不扩展到栅极绝缘膜的上表面地到上表面近旁为止进行n型化。除去n型化到界面近旁为止这一点之外，与实施例9是一样的。以下的制造流程和用图18(a)～图18(e)和图19(f)～图19(i)所示的实施例9是相同的。

如在上边所详细地说明的那样，本发明的实施例1～4的沟道刻蚀型的薄膜晶体管采用使将成为沟道层的非晶硅层的膜厚薄膜化，用离子注入法形成源极区域和漏极区域的杂质层的办法，在实现了若用现有的构造则会成为问题的串联电阻的降低的同时，可以借助于因离子注入而形成平缓结，防止截止电流的增大，结果是可以得到显示特性优良的有源矩阵液晶显示器。

倘采用本发明的TFT阵列基板中的TFT的实施例5，则可以使源电极的下层和漏电极的下层的半导体层的构造一直到与栅极绝缘膜之间的界面为止n型化。结果是源电极一侧的电阻Rss和漏电极一侧的电阻Rsd变得非常之小，作为TFT的ON电阻变成为仅仅是沟道区域的电阻Rsc。

这样一来，由于TFT的ON电阻变小，TFT的驱动能力改善，所以在应用了本发明的实施例5的半导体薄膜晶体管阵列基板的TFT-LCD中，即使在象素数目从XGA增加到SXGA并进而增加到UXGA的情况下，为对象素电极充电而分配的时间缩短，也可以使TFT的象素电极充电到充分高的电位，在本发明的TFT-LCD中，具有可以得到高显示质量的效果。

倘采用本发明的TFT阵列基板中的TFT的实施例5，由于在使源电极的下层和漏电极的下层的半导体层全部n层化的同时，在TFT的背沟部分上，在离子注入时存在着光刻胶，在沟道区域上未形成n层，所以，与现有技术一样，在形成了由金属薄膜构成的源电极和漏电极后，仅仅除去残留在背沟部分上的硅化物化合物即可，不需要象现有技术那样，实施背沟部分的n层的除去。其结果是，TFT中的沟道区域的i层膜厚，仅仅大体上遵循i层形成时的膜厚分布，使得易于进行TFT特性的均一性的控制，在TFT-LCD中，具有可以抑制起因于TFT的显示特性的离散的效果。

另外，在背沟部分的n层的刻蚀不再需要，不需要象现有那样为了除去背沟中的n层要实施过刻蚀，所以，具有在TFT中的沟道区域的i层的膜厚不需要象现有那样地加厚，从i层的最初的形成之际开始仅仅形成薄的膜即可的效果。

还有，如实施例7所示，采用控制离子注入中的注入能量或者控制i层的膜厚的办法，在形成n层的情况下，即使使之不全部n型化到与栅极绝缘膜之间的界面为止，而是在界面附近为i层，也可以得到与实施例5的情况相近的TFT特性，具有比现有的TFT驱动能力还高的效果。

此外，如实施例8所示，在进行离子注入之后的光刻胶除去之前，形成源电极和漏电极形成用的金属薄膜。这时，若利用在光刻胶的侧面上，只能形成极薄的金属膜这一点，对每一光刻胶进行剥离，由于TFT的沟道区域和由金属薄膜构成的源电极和漏电极可以自对准地形成，由于TFT部分的沟道长度，可以不受与源电极和漏电极形成用的掩模之间的套刻不准等的影响，所以可以把TFT特性均一地做到阵列基板面内的TFT-LCD显示部分面内中去。因此，在本发明的TFT-LCD中，可以提高驱动特性和显示特性的均一性。

其次，如实施例9所示，即使在象现有的制造流程那样，在一直成膜到n层之后，才实施离子注入的情况下，也可以用提高注入能量这么一个简单的方法，使源电极的下层和漏电极的下层的i层n层化，因此，由于可以用与现有的制造流程大体上相同的流程降低电阻Rss和Rsd，所以将提高TFT驱动能力。

此外，实施例10，如实施例9所示那样，即使不使源电极和漏电极的下层的半导体层全部n层化，由于也可以制造比现有技术充分高的驱动能力的TFT，故具有改善显示质量的效果。

Claims (6)

1.一种薄膜晶体管的制造方法，其特征是：

(a)在绝缘性基板上形成了第1导电膜之后，对该第1导电膜进行刻蚀设置栅极，

(b)在上述栅极上形成第1绝缘膜层和本征半导体层，使该半导体层图形化为岛状，

(c)在上述半导体层上，用光刻制版法形成光刻胶膜，并以上述光刻胶膜为掩模用旋转斜向注入法注入n型杂质形成n型半导体层，其中离子注入射程R_P比本征半导体层的厚度小，以及

(d)在除去了上述光刻胶膜之后，在形成了第2导电膜之后用光刻制版法在该第2导电膜上形成图形，对上述第2导电膜进行刻蚀设置源电极和漏电极。

2.根据权利要求1所述的薄膜晶体管的制造方法，其特征是：

对上述步骤(c)中的光刻胶膜进行构图时，从上述绝缘性基板的背面一侧曝光。

3.一种半导体薄膜晶体管的制造方法，其特征是包括：

(1)在绝缘性基板上形成了第1金属膜之后，使之图形化以形成栅极布线的工序；

(2)覆盖上述栅极布线形成栅极绝缘膜的工序；

(3)在上述栅极绝缘膜上形成了本征半导体层之后，在该本征半导体层中的沟道区域上形成光刻胶，再向该本征半导体层的沟道区域以外的区域用旋转斜向注入法离子注入杂质，把上述沟道区域以外的区域做成n型半导体层的工序，其中离子注入射程R_P比本征半导体层的厚度小；

(4)通过对该n型半导体层的源极区域和漏极区域以及上述本征半导体层的沟道区域构图作为半导体区域部分，且除去该半导体区域部分以外的n型半导体层，形成该n型半导体层的源极区域和漏极区域并形成上述本征半导体层的沟道区域的工序；

(5)覆盖上述n型半导体层的半导体区域形成透明导电膜之后，对该透明导电膜的象素区域构图形成象素电极的工序；

(6)覆盖上述n型半导体层的半导体区域形成了第2金属薄膜之后，对该第2金属薄膜构图分别形成源电极和漏电极的工序。

4.一种薄膜晶体管，包括：绝缘性基板；设于该绝缘性基板上的作为栅电极的第1导电膜层；作为该第1导电膜层上的栅极绝缘膜层的第1绝缘膜层；该第1绝缘膜层上的本征半导体层；以及作为在该半导体层的源极区域上形成的源电极和在上述半导体层的漏极区域上形成的漏电极的第2导电膜层，

其特征是：在上述半导体层的源极区域和半导体层的漏极区域中形成已离子注入了n型杂质的n型半导体层，其中离子注入射程R_P比本征半导体层的厚度小。

5.一种半导体薄膜晶体管阵列基板，包括：

透明的绝缘性基板；

在该透明的绝缘性基板上相互平行设置的多条栅极布线；

与该多条栅极布线的每一条线都交叉，且相互之间平行地设置的多条源极布线；

设于上述多条的栅极布线和上述多条的源极布线之间的各个交叉部分上的薄膜晶体管；

由已连接到该薄膜晶体管的漏电极上的透明导电膜构成的象素电极；

保持电容器电极线，通过把绝缘膜夹在上述象素电极和该保持电容器电极线之间来形成保持电容器，

上述薄膜晶体管包括：

上述栅极布线；

在该栅极布线上形成的栅极绝缘膜；

在该栅极绝缘膜上形成的本征半导体层；

在上述本征半导体层的源极区域上形成的源电极；

在上述本征半导体层的漏极区域上形成的漏电极，且

上述本征半导体层的源极区域和漏极区域被离子注入杂质成为n层，其中离子注入射程R_P比上述本征半导体层的厚度小，上述本征半导体层的沟道区域成为不注入杂质的i层。

6.根据权利要求5所述的半导体薄膜晶体管阵列基板，其特征是：在从上述源电极的下表面到上述栅极绝缘膜的上表面近旁为止的区域和从上述漏电极的下表面到上述栅极绝缘膜的上表面近旁为止的区域中形成n型层，在从上述栅极绝缘膜上表面到上述栅极绝缘膜的上表面近旁为止的区域中形成本征半导体层。

Images