CN1248101A - 半导体集成电路及其测试方法 - Google Patents

Abstract

一种半导体集成电路,集成了模拟电路和数字电路,并具有第一选择器部分,用于在从模拟电路和数字电路之一输入的信号和从第一外输入端输入的信号之间进行选择,将选择结果输入至模拟电路和数字电路中的另一个。因此,通过第一选择器部分的适当切换,就可以有选择地连接或断开模拟电路与数字电路之间以及与第一外输入端之间的连接。从而,通过由第一外输入端输入一个测试信号,就可以对模拟电路或数字电路的操作进行单独检查。

Description

半导体集成电路及其测试方法

本发明一般涉及一种半导体集成电路以及测试或检查该种半导体集成电路的方法。具体来说，本发明涉及一种内部集成有数字电路和模拟电路的半导体集成电路，在这种半导体集成电路中可以对模拟电路、数字电路以及它们之间的连接进行简单且精确地检查。

近年来，随着半导体集成电路技术的发展，将半导体集成电路内的模拟电路和数字电路集成于一个芯片或器件之中已经得到了实现。例如，经常需要在时间轴上对模拟信号(如：视频信号，音频信号，等等)进行采样，而且需将采样值转换为数字值以生成能被数字信号处理器(如：CPU等)处理的数字信号。上述将模拟电路和数字电路集成于其中的集成电路就可以很好地执行这种功能。在这种情况下，其模拟电路可执行上述的采样操作，而其数字电路则可对采样值进行编码等操作并可将采样值转换成数字值。而在另一种情况下，已编码的数字信号将被数字电路解码，并且在模拟电路中，已解码的信号将被转换为模拟信号(如：原始的视频信号或音频信号)。在此方法中，通过将模拟电路与数字电路集成起来，就可以实现具有多功能、高度小型化以及高集成度的半导体集成电路。

在上述半导体集成电路中，由于模拟电路和数字电路经常相互进行电子连接并构成了一个统一的电路。因此，当对此半导体集成电路进行测试以检查其中任何可能存在的缺陷时，经常很难或者不可能清楚地检查出在哪个电路部分中存在缺陷，或者不可能明确地检查出是否在连接模拟电路和数字电路的线路中有什么问题。

结果是，在传统的半导体集成电路中，需要部分地断开内部的一条线路或多条线路，以便对模拟电路和数字电路进行单独检查。因此，检查工作将变得十分复杂且耗费时间。而且在这种检查工作中也不可能检查出在连接模拟电路和数字电路的线路中所存在的任何问题。所以，为了检查连接线路，就需要(例如)通过利用显微镜或类似设备来对连接线路进行光学检查，因为对连接线路进行电气检查是十分困难的。

因此，本发明的一个目的就是消除将模拟电路和数字电路集成于其中的传统半导体集成电路所存在的上述缺陷。

本发明的另一个目的是提供一种将模拟电路和数字电路集成于其中的半导体集成电路，在这种半导体集成电路内，各模拟电路和数字电路都能被检查，而且连接模拟电路和数字电路的线路也能被检查。

本发明还有一个目的是提供一种将模拟电路和数字电路集成于其中的半导体集成电路，在这种半导体集成电路内，各模拟电路和数字电路以及连接模拟电路和数字电路的线路都可进行电气检查。

本发明还有一个目的是提供一种将模拟电路和数字电路集成于其中的半导体集成电路，在这种半导体集成电路内，各模拟电路和数字电路以及连接模拟电路和数字电路的线路都可被简单且明确地检查。

根据本发明的一个方面，它提供了一种将模拟电路和数字电路集成于其中的半导体集成电路，在这种半导体集成电路内，由模拟电路和数字电路之一输出的信号被输入到模拟电路和数字电路中的另一个当中。这种半导体集成电路含有一第一选择器部分，它可响应一个模式切换信号，或者选中从模拟电路和数字电路之一输出的信号，或者选中从一第一外部端输入的信号，它还可将选中的信号输入至模拟电路和数字电路中的另一个当中。

上述半导体集成电路可以按照这样一种方式来构成，即，数字电路的输出信号被输入到模拟电路中，而且其第一选择器部分或者选中从数字电路输出的信号或者选中从外部端输入的信号，并且将它选中的信号输入到模拟电路中。此处，该半导体集成电路还可含有一个第二外部端以用于向外部输出由第一选择器部分选中的信号。其模拟电路也可含有一个模拟信号处理部分，以用于处理从数字电路输出的信号，而且该半导体集成电路还可含有一个并行/串行(P/S)转换块以及一个第二选择器，并行/串行转换块用于对从第一选择器部分输出的信号进行P/S转换，第二选择器则用于或者选中并输出模拟信号处理部分的输出信号，或者选中并输出P/S转换块的输出信号。

另外，上述半导体集成电路也可按照这样一种方式来构成，即，模拟电路的输出信号被输入到数字电路中，而且其模拟电路含有一个用于处理外部输入信号的模拟信号处理部分、一个用于对外部输入信号进行串行/并行(S/P)转换的S/P转换块以及一用于或者选中S/P转换块的输出信号或者选中从第一外部端输入的信号并将选中的信号输出至第一选择器部分的第二选择器部分。此处，在该半导体集成电路中，第一选择器部分可以或者选中从模拟电路输出的信号或者选中从第二选择器输出的信号，并将选中的信号输入至数字电路中。该半导体集成电路还可含有一个第二外部端以用于将第一选择器部分选中的信号输出到外部。

根据本发明的另一个方面，它提供了一种用于测试半导体集成电路的方法，该半导体集成电路的内部集成进了模拟电路和数字电路，而且在这种半导体集成电路内，由模拟电路和数字电路之一输出的信号被输入到模拟电路和数字电路中的另一个当中。这种方法包括：提供一个集成于该半导体集成电路之内的第一选择器部分，并且使其能够响应一个模式切换信号而或者选中从模拟电路和数字电路之一输出的信号，或者选中从第一外部端输入的信号；由第一选择器部分选中从第一外部端输入的信号，并将其输入到模拟电路和数字电路中的另一个当中；以及，通过考虑由第一外部端输入的信号，对模拟电路和数字电路中的另一个所输出的信号进行检查。

在上述方法中，半导体集成电路可以按照这样一种方式来构成，即，数字电路的输出信号被输入到模拟电路中，而且第一选择器部分或者选中从数字电路输出的信号或者选中从第一外部端输入的信号，并且将它选中的信号输入到模拟电路中。该半导体集成电路还可含有一用于对从数字电路输出的信号进行处理的模拟信号处理部分，一用于对从数字电路输出的信号进行并行/串行(P/S)转换的P/S转换块以及一用于或者选中并输出模拟信号处理部分的输出信号、或者选中并输出P/S转换块的输出信号的第二选择器。在这种结构中，第一选择器部分可以选中并通过从数字电路输出的信号，而第二选择器部分则可选中并通过P/S转换块的输出信号，这样就能对由数字电路输出的信号进行串行输出。

另外，第一选择器部分也可选中并通过从第一外部端输入的信号，而第二选择器部分则可选中并通过P/S转换块的输出信号，这样就能对处于第一外部端与P/S转换块的输出之间的连接线路进行检查。

在上述方法中，半导体集成电路还可按照这样一种方式来构成，即，模拟电路的输出信号被输入到数字电路中。该半导体集成电路还可含有一个用于处理外部输入信号的模拟信号处理部分、一个用于对外部输入信号进行串行/并行(S/P)转换的S/P转换块以及一用于或者选中S/P转换块的输出信号、或者选中从第一外部端输入的信号并将选中的信号输出至第一选择器部分的第二选择器部分。其中，第一选择器部分可以或者选中从模拟电路输出的信号、或者选中从第二选择器输出的信号并将其选中的信号输入至数字电路中。此结构中，第一选择器部分可以选中并通过从第二选择器部分输出的信号，而第二选择器部分则可选中并通过S/P转换块的输出信号，这样就能将外部信号串行输入至数字电路中。

另外，第一选择器部分也可选中并通过从第二选择器部分输出的信号，而第二选择器部分则可选中并通过从第一外部端输入的信号，这样就能对数字电路执行单独检查。

总之，在以上所述的半导体集成电路及其测试方法中，第一选择器部分或第二选择器部分可以根据一个模式切换信号来进行切换，从而可以有选择性地在连接模拟电路和数字电路的内部线路之间进行通断。因此，通过向第一外部端输入一个信号或者从第二外部端输出一个信号，就可以对模拟电路或数字电路的单独操作、线路的功能等等进行检查。从而就可以对将模拟电路和数字电路集成于其中的半导体集成电路进行简单且明确的检查。

通过以下的详细文字说明并参考附图，本发明的这些和其它特点及优点将变得更加清晰易懂。附图中，类似的参考序号在所有图中都代表了相同或对应的部分。其中：

图1是一个电路框图，它显示出了根据本发明第一个实施例的半导体集成电路的结构；

图2的表格显示了在本发明第一个实施例的半导体集成电路中，模式切换信号的状态与操作模式之间的关系；

图3是一个波形图，显示了在本发明第一个实施例的半导体集成电路内，正常操作模式中各电路节点的信号波形；

图4是一个波形图，显示了在本发明第一个实施例的半导体集成电路内，模拟电路单独测试模式中各电路节点的信号波形；

图5是一个波形图，显示了在本发明第一个实施例的半导体集成电路内，模拟模式中各电路节点的信号波形；

图6是一个波形图，它显示出了在本发明第一个实施例的半导体集成电路内，测试端连接检查模式中各电路节点的信号波形；

图7是一个电路框图，它显示出了根据本发明第二个实施例的半导体集成电路的结构；

图8的表格显示了在本发明第二个实施例的半导体集成电路中，模式切换信号的状态与操作模式之间的关系；

图9是一个波形图，它显示出了在本发明第二个实施例的半导体集成电路内，正常操作模式和模拟电路单独测试模式中各电路节点的信号波形；

图10是一个波形图，它显示出了在本发明第二个实施例的半导体集成电路内，模拟模式中各电路节点的信号波形；

图11是一个波形图，它显示出了在本发明第二个实施例的半导体集成电路内，数字宏测试模式中各电路节点的信号波形。

以下将参考附图对本发明的各实施例进行详细说明。应该注意的是，在各附图及其文字说明中，一些参考符号同时用于代表信号端及通过该信号端输入或输出的信号。

图1的电路框图显示出了根据本发明第一个实施例的半导体集成电路的示意结构。如图1所示的这种半导体集成电路一般用参考符号C0来表示。在此半导体集成电路C0内集成了一个数字电路C1和一个模拟电路C2。例如，数字电路C1接收从数字电路输入端I0，I1，…In输入的数字信号、对这些数字信号执行数字处理(如：解码，数据存储，等等)以及在由时钟信号CLK决定的时间周期内将经数字处理的信号作为8位并行数字信号G0，G1，…G7输出。而模拟电路C2则(例如)接收从数字电路C1输出的8位并行数字信号G0，G1，…G7，并将它们转换成在模拟电路输出端P0上输出的模拟信号。也就是说，模拟电路C2含有一个模拟信号处理部分D0以及一个并行/串行(P/S)转换块D1，模拟信号处理部分D0可将输入至其中的数字信号G0，G1，…G7转换为模拟信号，并在由上述时钟信号CLK决定的周期上输出该模拟信号，而并行/串行转换块D1则根据使能信号CVEN和时钟信号CLK，将输入至其中的8位并行数字信号转换成一个串行数字信号。

半导体集成电路C0还含有一个由一套选择器F0，F1，…F7构成的第一选择器部分以及一个由选择器F8构成的第二选择器部分。选择器F0，F1，…F7能够根据一个模式切换信号S0，或者选中从数字电路C1输出的数字信号G0，G1，…G7，或者选中从半导体集成电路C0的外输入端TI0，TI1，…TI7输入的外部输入信号。由选择器F0，F1，…F7选中的信号将被提供给模拟信号处理部分D0、P/S转换块D1以及外输出端T0，T1，…T7。外输出端T0，T1，…T7与选择器F0，F1，…F7的输出端、模拟信号处理部分D0的各输入端以及P/S转换块D1的各输入端都相连，它们用于输出由选择器F0，F1，…F7选中的8位并行信号而且不改变其逻辑状态。

选择器F8能够根据一个模式切换信号S1，或者选中从模拟信号处理部分D0输出的模拟信号，或者选中从P/S转换块D1输出的数字信号，并将选中的信号从模拟电路输出端P0上输出。

以下将对如图1所示的半导体集成电路在各种模式下的操作进行说明。在根据本实施例的半导体集成电路中，可以对其在4种模式下的操作、特性、线路连接等等进行检查，而这4种模式则由模式切换信号S0和S1的状态组合来确定。也就是说，如图2所示，根据模式切换信号S0和S1的各个状态“1”或“0”，总共有四种不同的模式，即，“正常操作模式”(S0＝“0”，S1＝“0”)、“模拟电路单独测试模式”(S0＝“1”，S1＝“0”)、“模拟模式”(S0＝“0”，S1＝“1”)以及“测试端连接检查模式”(S0＝“1”，S1＝“1”)。以下将对各模式进行逐个说明。

正常操作模式用于当半导体集成电路实际执行一般操作时，即，在半导体集成电路中当输入信号经数字化处理并被转换为模拟信号时。如图2所示，在此模式中，模式切换信号S0被置于“0”(如：逻辑低电平)，而模式切换信号S1也被置于“0”(如：逻辑低电平)。其结果使得选择器F1，F2，…F7被切换至这样一种状态，在此状态中，从数字电路C1输出的数字信号G0，G1，…G7被选中并输出。而选择器F8则被切换至另一种状态，在此状态中，模拟信号处理部分D0的输出信号被选中并输出。

因此，从数字电路C1输出的数字信号G0，G1，…G7将通过选择器F1，F2，…F7并被输入至模拟电路C2的模拟信号处理部分D0。在模拟信号处理部分D0中，输入至其中的数字信号G0，G1，…G7响应于时钟信号CLK的下降沿或上升沿而被采样并被转换为一个模拟信号，即，被执行了D/A(数/模)转换。经D/A转换的模拟信号经选择器F8被输出到模拟电路输出端P0上。

图3显示出了上述正常操作模式中的信号波形。图3中，处于各时钟信号周期内的信号波形G(7：0)显示出了8位并行数字信号G0，G1，…G7，而该波形中的各举例标记“E0H”、“EFH”等则是此8位并行数字信号G0，G1，…G7的十六进制记数法。在正常操作模式中，可以检查半导体集成电路的整体操作，包括：数字电路C1的操作、模拟电路C2的操作、电路C1和电路C2的线路连接，等等。

模拟电路单独测试模式是这样一种模式，在此模式中，模拟电路C2被与半导体集成电路C0的其它电路块电气隔离，而且模拟电路C2可被单独操作。这样就可以对模拟电路C2的操作、特性等进行检查。如图2所示，在该模式中，模式切换信号S0被置于“1”(如：逻辑高电平)，而模式切换信号S1被置于“0”(如：逻辑低电平)。其结果使得选择器F1，F2，…F7被切换至这样一种状态，在此状态中，从外输入端TI0，TI1，…TI7输入的信号被选中并从选择器F1，F2，…F7上输出。而选择器F8则被切换至另一种状态，在此状态中，模拟信号处理部分D0的输出信号被选中并从选择器F8上输出。

因此，从外输入端TI0，TI1，…TI7输入的信号(如：测试信号)将经过选择器F1，F2，…F7被输入至模拟电路C2的模拟信号处理部分D0。在模拟信号处理部分D0中，输入至其中的信号响应于时钟信号CLK的下降沿或上升沿而被采样并被转换为一个模拟信号，即，被执行了D/A(数/模)转换。经D/A转换的模拟信号经选择器F8被输出至模拟电路输出端P0上。

图4显示出了上述模拟电路单独测试模式中的信号波形。图4中，处于各时钟信号周期内的信号波形TI(7：0)显示出了从外输入端TI0，TI1，…TI7输入的8位并行数字信号，而该波形中的各举例标记“E0H”、“EFH”等则是从外输入端TI0，TI1，…TI7输入的8位并行数字信号的十六进制记数法表示。在模拟电路单独测试模式中，通过对从模拟电路输出端P0输出的信号进行检查并考虑到从外输入端TI0，TI1，…TI7输入的信号，就可以检查模拟电路C2的操作、特性，等等。

模拟模式是这样一种模式，在此模式中，可以通过利用(如)LSI测试仪来对数字电路C1等进行数字化测试。在上述正常操作模式中，由于模拟信号是从模拟电路输出端P0输出的，所以很难用LSI测试仪对数字电路C1等进行有效的测试。因此，在本模式中，数字电路C1等的操作可在利用(如)数字测试数据的情况下得到模拟和测试。

如图2所示，本模式中，模式切换信号S0被置于“0”(如：逻辑低电平)，而模式切换信号S1被置于“1”(如：逻辑高电平)。其结果使得选择器F1，F2，…F7被切换至这样一种状态，在此状态中，从数字电路C1输出的数字信号G0，G1，…G7被选中并从选择器F1，F2，…F7输出。而选择器F8则被切换至另一种状态，在此状态中，P/S转换块D1的输出信号被选中并从选择器F8输出。

因此，从数字电路C1输出的数字信号G0，G1，…G7将通过选择器F1，F2，…F7并被输入至模拟电路C2的P/S转换块D1。在P/S转换块D1中，输入至其中的数字信号G0，G1，…G7被转换成一个串行数字信号，此串行数字信号经选择器F8被输出至模拟电路输出端P0。当使能信号CVEN为“1”(如：逻辑高电平)时，P/S转换块被允许工作并进而执行并行/串行转换。

图5显示出了上述模拟模式中的信号波形。图5中，处于各时钟信号周期内的信号波形G(7：0)显示出了8位并行数字信号G0，G1，…G7，而该波形中的各举例标记“E0H”、“EFH”等则是此8位并行数字信号G0，G1，…G7的十六进制记数法表示。如图5所示，P/S转换块D1从使能信号CVEN变为“1”的时刻开始，对从数字电路C1输出的数字信号G0，G1，…G7进行并行/串行转换，转换后的串行信号被从模拟电路输出端P0输出。例如，在使能信号CVEN变为“1”的时刻，8位并行数字信号G0，G1，…G7用十六进制表示为“EFH”，用二进制表示则为“1110111”。因此，从下一个时钟周期开始，数据“1”、“1”、“1”、“0”、“1”、…将被从模拟电路输出端P0上串行输出。所以，在模拟模式中，既可以检查数字电路C1的操作、特性等，还可以对数字电路C1与P/S转换块D1等之间的线路连接进行有效且快速的检查。

测试端连接检查模式是这样一种模式，在此模式中，检查工作可以在无论模拟电路C2是否与外输入端适当连接的情况下进行，其目的是为了确认：能够在上述模拟电路单独测试模式中从半导体集成电路的外部访问模拟电路C2。因此，在本模式中，通过使用数字测试数据就可以对与模拟电路C2等有关的连接线路进行模拟和测试。

如图2所示，本模式中，模式切换信号S0被置于“1”(如：逻辑高电平)，而模式切换信号S1也被置于“1”(如：逻辑高电平)。其结果使得选择器F1，F2，…F7被切换至这样一种状态，在此状态中，从外输入端TI0，TI1，…TI7输入的信号被选中并从选择器F1，F2，…F7上输出。而选择器F8则被切换至另一种状态，在此状态中，P/S转换块D1的输出信号被选中并从选择器F8上输出。

因此，从外输入端TI0，TI1，…TI7输入的信号将经过选择器F1，F2，…F7被输入至模拟电路C2的P/S转换块D1。在P/S转换块D1内，输入至其中的信号被转换成一个串行数字信号，此串行数字信号经选择器F8被输出至模拟电路输出端P0。

图6显示出了上述测试端连接检查模式中的信号波形。图6中，处于各时钟信号周期内的信号波形TI(7：0)显示出了从外输入端TI0，TI1，…TI7输入的8位并行数字信号(如：数字测试信号)，而该波形中的各举例标记“E0H”、“EFH”等则是此8位并行数字信号的十六进制记数法表示。如图6所示，P/S转换块D1从使能信号CVEN变为“1”的时刻开始，对从外输入端TI0，TI1，…TI7输入的数字信号进行并行/串行转换，转换后的串行信号被从模拟电路输出端P0输出。因此，在本模式中，既可以检查外输入端TI0，TI1，…TI7是否与模拟电路C2等连接正确，又可以对外输入端TI0，TI1，…TI7与P/S转换块D1之间的连接线路进行有效且快速地检查。

应该注意的是，在上述所有模式中，都可以从外输出端T0，T1，…T7上观察并检测输入至模拟电路C2的信号。而且，在模拟模式中，还可以从外输出端T0，T1，…T7上直接观察并检测从数字电路C1输出并输入至模拟电路C2的信号。

如上所述，在第一个实施例中，通过在模拟电路C2中提供选择器F1，F2，…F7、选择器F8以及P/S转换块D1，并且通过对选择器F1，F2，…F7和选择器F8进行适当地切换，就可以检查数字电路C1与模拟电路C2之间的线路连接，或者可以直接从数字电路C1输出信号。而且，通过在将数字电路与模拟电路断开的条件下输入或输出信号，就可以对数字电路和模拟电路的操作、特性等等进行单独检查。特别是，通过利用模拟模式，可以直接描绘出从数字电路C1经输出端P0输出的信号，因而就可以利用仿真器或仅能处理数字信号的LSI测试仪来对半导体集成电路进行有效且快速的检查。

图7的电路框图显示出了根据本发明第二个实施例的半导体集成电路的示意结构。如图7所示的这种半导体集成电路一般用参考符号H0来表示。在此半导体集成电路H0内集成了一个模拟电路H1和一个数字电路H2。

模拟电路H1接收从模拟输入端N0输入的模拟信号并将其转换为待提供给数字电路H2的数字信号。也就是说，模拟电路H1含有一个模拟信号处理部分和一个串行/并行(S/P)转换块L1，模拟信号处理部分将输入至其中的模拟信号转换为8路数字信号并将其输出，而串行/并行(S/P)转换块L1则将输入至模拟输入端N0的1路数字信号转换为8路数字信号。模拟电路H1还含有选择器J8，J9，…J15以及选择器J0，J1，…J7，选择器J8，J9，…J15根据一个模式切换信号MS0，或者选中从外部经外输入端DA0，DA1，…DA7输入至半导体集成电路的信号，或者选中S/P转换块L1的输出信号，而选择器J0，J1，…J7则根据一个模式切换信号MS1，或者选中从模拟信号处理部分L0输出的8路信号，或者选中从选择器J8，J9，…J15输出的信号。

数字电路H2从选择器J0，J1，…J7分别接收8路输入信号K0，K1，…K7，执行预定的处理(如：编码，数据存储，等等)，并将经处理的信号从数字电路输出端R0，R1，…Rn输出。还有，接收输入信号K0，K1，…K7的数字电路H2的输入端也与半导体集成电路H0的外输入端DB0，DB1，…DB7相连。

时钟信号MCLK被同时输入至模拟信号处理部分L0和数字电路H2，而且模拟信号处理部分L0和数字电路H2都是根据该时钟信号MCLK的时序来进行操作。另外，S/P转换块L1是在当被一转换使能信号CVDN允许工作时才进行操作的。

如图7所示的半导体集成电路有4种模式，这4种模式由模式切换信号MS0和MS1的状态组合来决定。如图8所示，根据模式切换信号MS0和MS1的各个状态“1”或“0”，共有四种不同的模式，即，“正常操作模式”(MS0＝“0”，MS1＝“0”)、“模拟电路单独测试模式”(MS0＝“0”，MS1＝“0”)、“模拟模式”(MS0＝“0”，MS1＝“1”)以及“数字宏测试模式”(MS0＝“1”，MS1＝“1”)。在此应该注意的是，对“正常操作模式”和“模拟电路单独测试模式”来说，它们的模式切换信号MS0和MS1的状态是相同的。

在正常操作模式中，模式切换信号MS0和MS1都是“0”。本模式中，选择器J8，J9，…J15选中并通过从模拟信号处理部分L0输出的信号。因此，从外部经模拟电路输入端N0输入至模拟电路H1之模拟信号处理部分L0的模拟信号将被时钟信号MCLK采样并被转换为数字信号。经转换的数字信号通过选择器J0，J1，…J7被输入至数字电路H2以作为输入信号K0，K1，…K7。输入信号K0，K1，…K7在数字电路H2中受到如前所述的数字化处理并被从数字电路的输出端R0，R1，…Rn输出。

图9显示出了上述正常操作模式中的信号波形。图9中，处于各时钟信号周期内的信号波形K(7：0)显示出了输入至数字电路H2的8位并行数字信号K0，K1，…K7，而处于各时钟信号周期内的信号波形DB(7：0)则显示出了从外输出端DB0，DB1，…DB7输出的相同的8位并行数字信号。在正常操作模式中，可以检查半导体集成电路H0的整体操作，包括：模拟电路H1的操作、数字电路H2的操作、电路H1和电路H2的线路连接，等等。

模拟电路单独测试模式是在与正常操作模式具有相同模式切换信号MS0和MS1的条件下实现的。在该模式中，模拟信号处理部分L0输出的信号K0，K1，…K7可以从外输出端DB0，DB1，…DB7上获得。通过观察并检测信号K0，K1，…K7，就可以对模拟电路H1的操作、特性等等进行单独检查。本模式中的信号波形与图9所示波形相同。

在模拟模式中，模式切换信号MS0为“0”而模式切换信号MS1为“1”，如图8所示。因此，选择器J8，J9，…J15选中并通过经S/P转换块L1的输出信号，而选择器J0，J1，…J7则选中并通过经选择器J8，J9，…J15输出的信号。结果就可将串行数字信号从模拟电路输入端N0输入至S/P转换块L1，并将其转换为8路数字信号。经转换的8路数字信号通过选择器J8，J9，…J15并通过选择器J0，J1，…J7被提供给数字电路H2以作为输入信号K0，K1，…K7。

图10显示出了上述模拟模式中的信号波形。如图10所示，S/P转换块L1从(例如)转换使能信号CVDN的一个上升沿开始，以时钟信号MCLK为周期，从模拟电路输入端N0串行接收8位数字信号。在8个时钟周期之后，当转换使能信号CVDN变为“1”时，S/P转换块L1开始输出8路并行信号，它们是由模拟电路输入端N0输入的串行信号而来。经转换的8路数字信号被提供给数字电路H2以作为输入信号K0，K1，…K7。例如，图10中显示出，一个8位串行信号“11000101”(本例中，“1”＝低电平，“0”＝高电平)被从输入端N0接收到，并进而获得一个十六进制信号“C5H”以作为输入信号K0，K1，…K7。因此，在模拟模式中，通过利用仿真器或能处理数字信号的LSI测试仪，就可以对包括从S/P转换块L1至数字电路H2之间的电路在内的数字电路H2的操作、特性等等进行有效且快速的检查。

在数字电路测试模式中，模式切换信号MS0和MS1都为“1”。在此模式中，选择器J8，J9，…J15选中并通过经外输入端DA0，DA1，…DA7的信号，而选择器J0，J1，…J7则选中并通过经选择器J8，J9，…J15的信号。因此，不需要使用模拟信号处理部分L0和S/P转换块L1，数字信号也可经选择器J8，J9，…J15和选择器J0，J1，…J7从外输入端DA0，DA1，…DA7输入至数字电路H2以作为输入信号K0，K1，…K7。输入信号K0，K1，…K7在数字电路H2中受到如前所述的数字化处理并被从数字电路的输出端R0，R1，…Rn输出。

图11显示出了上述数字电路测试模式中的信号波形。图11中，处于各时钟周期之内的信号波形DA(7：0)和波形K(7：0)分别显示出了由外输入端DA0，DA1，…DA7提供的并行数字信号以及输入至数字电路H2的数字信号K0，K1，…K7。在数字电路测试模式中，通过利用(如)从外输入端DA0，DA1，…DA7输入的数字测试信号等，就可以对数字电路H2进行检查。

如上所述，在第二个实施例中，通过在模拟电路H1中提供选择器J0，J1，…J7、选择器J8，J9，…J15以及S/P转换块L1，并且通过对选择器J0，J1，…J7和选择器J8，J9，…J15进行适当地切换，就可以检查模拟电路H1与数字电路H2之间的线路连接，或者可以直接从模拟电路H1输出信号。而且，通过在将模拟电路H1与数字电路H2断开的条件下输入或输出信号，就可以对模拟电路H1和数字电路H2的操作、特性等等进行单独检查。特别是，通过利用模拟模式，可以将串行数字信号从端口N0经S/P转换块L1直接输入至数字电路H2。因而就可以利用仿真器或仅能处理数字信号的LSI测试仪来对数字电路H2进行有效且快速的检查。

在上述各实施例中的模拟电路内都有多个选择器。但是，由于这些选择器只在当模式被切换时才工作，而且由于这些选择器对模拟电路和数字电路的操作是相互独立的，所以，在上述半导体集成电路中，可以将选择器置于模拟电路以外的部分，或者也可以独立于模拟电路和数字电路之外进行设置。

综上所述，根据本发明所阐述的内容，一种半导体集成电路将模拟电路和数字电路集成于其中，并且从其模拟电路和数字电路之一发出的信号被输入至模拟电路和数字电路中的另一个当中，在该半导体集成电路中提供有一个第一选择器部分，它用于在从模拟电路和数字电路之一输入的信号和从第一外输入端输入的信号之间进行选择，并且能将选择结果输入至模拟电路和数字电路中的另一个。因此，通过对第一选择器部分进行适当的切换，就可以有选择性地连接或断开模拟电路与数字电路之间的连接以及第一外输入端与模拟电路或数字电路之间的连接。其结果使得通过经第一外输入端输入一个测试信号等等，就可以对模拟电路或数字电路的操作进行单独检查。

也可以用模拟信号处理部分和P/S转换装置或S/P转换装置来构成模拟电路，并为其提供一第二选择器，以用于在模拟信号处理部分的输出与P/S转换装置的输出之间进行选择，或者用于在外输入端的输入信号与S/P转换装置的输出信号之间进行选择。利用这种结构，就可以对集成于半导体集成电路之中的模拟电路和数字电路以及它们的连接线路进行高效且精确的检查。

在以上内容中，对本发明的说明是参考具体实施例来进行的。但是，具有一般技术知识的人员应该明白，在不脱离本发明权利要求范围的情况下，可以对其进行多种修改和变换。所以，应将本说明书及附图理解为是说明性的而不是限制性的，而且所有这些修改都应包含在本发明的范围之内。因此，本发明的意图覆盖了在其权利要求范围之内的所有变换及修改。

Claims (16)

1.一种集成了模拟电路和数字电路的半导体集成电路，其特征在于，由所述模拟电路和所述数字电路之一输出的信号被输入到所述模拟电路和所述数字电路中的另一个当中，所述半导体集成电路含有：

第一选择器部分，它可响应一个模式切换信号，或者选中从所述模拟电路和所述数字电路之一输出的信号，或者选中从一第一外部端输入的信号，并将选中的信号输入至所述模拟电路和所述数字电路中的另一个当中。

2.如权利要求1所述的半导体集成电路，其特征在于所述数字电路的输出信号被输入至所述模拟电路，而且所述第一选择器部分或者选中从所述数字电路输出的信号或者选中从所述外部端输入的信号，并将其选中的信号输入至所述模拟电路。

3.如权利要求2所述的半导体集成电路，其特征在于它还含有一个第二外部端以用于向外部输出由所述第一选择器部分选中的信号。

4.如权利要求2所述的半导体集成电路，其特征在于所述模拟电路含有模拟信号处理部分，用于处理从所述数字电路输出的信号，而且所述半导体集成电路还含有并行/串行(P/S)转换块以及第二选择器，所述并行/串行转换块用于对从所述第一选择器部分输出的信号进行并行/串行转换，所述第二选择器则用于或者选中并输出所述模拟信号处理部分的输出信号，或者选中并输出所述并行/串行转换块的输出信号。

5.如权利要求3所述的半导体集成电路，其特征在于所述模拟电路含有一个模拟信号处理部分，它用于处理从所述数字电路输出的信号，而且所述半导体集成电路还含有并行/串行(P/S)转换块以及第二选择器，所述并行/串行转换块用于对从所述第一选择器部分输出的信号进行并行/串行转换，所述第二选择器则用于或者选中并输出所述模拟信号处理部分的输出信号，或者选中并输出所述并行/串行转换块的输出信号。

6.如权利要求1所述的半导体集成电路，其特征在于所述模拟电路的输出信号被输入至所述数字电路，而且所述模拟电路含有用于处理外部输入信号的模拟信号处理部分、用于对外部输入信号进行串行/并行(S/P)转换的串行/并行转换块，以及第二选择器部分，所述第二选择器部分用于或者选中所述串行/并行转换块的输出信号，或者选中从所述第一外部端输入的信号，并将选中的信号输出至所述第一选择器部分。

7.如权利要求6所述的半导体集成电路，其特征在于，所述第一选择器部分可以或者选中从所述模拟电路输出的信号、或者选中从所述第二选择器输出的信号，并将选中的信号输入至所述数字电路。

8.如权利要求6所述的半导体集成电路，其特征在于，它还含有一个第二外部端，以用于将所述第一选择器部分选中的信号输出到外部。

9.如权利要求7所述的半导体集成电路，其特征在于，它还含有一个第二外部端，以用于将所述第一选择器部分选中的信号输出到外部。

10.一种用于测试半导体集成电路的方法，该半导体集成电路的内部集成了模拟电路和数字电路，在这种半导体集成电路内，由模拟电路和数字电路之一输出的信号被输入到模拟电路和数字电路中的另一个当中，所述方法包括：

提供一个集成于所述半导体集成电路之内的第一选择器部分，其响应一个模式切换信号而或者选中从所述模拟电路和所述数字电路之一输出的信号，或者选中从第一外部端输入的信号；

由所述第一选择器部分选中从所述第一外部端输入的信号，并将其输入到所述模拟电路和所述数字电路中的另一个当中；以及

通过将由所述第一外部端输入的所述信号考虑在内，对由所述模拟电路和所述数字电路中的另一个所输出的信号进行检查。

11.如权利要求10所述的半导体集成电路测试方法，其特征在于，在所述半导体集成电路中，所述数字电路的输出信号被输入至所述模拟电路，其中所述第一选择器部分或者选中从所述数字电路输出的信号或者选中从所述第一外部端输入的信号，并将其选中的信号输入至所述模拟电路，因而所述模拟电路可以在与所述数字电路隔离的情况下得到检查。

12.如权利要求10所述的半导体集成电路测试方法，其特征在于，在所述半导体集成电路中，所述数字电路的输出信号被输入至所述模拟电路，且所述第一选择器部分或者选中从所述数字电路输出的信号、或者选中从所述第一外部端输入的信号，并将其选中的信号输入至所述模拟电路，其中所述半导体集成电路还含有用于对从所述数字电路输出的信号进行处理的模拟信号处理部分，用于对从所述数字电路输出的信号进行并行/串行(P/S)转换的P/S转换块，以及用于或者选中并输出所述模拟信号处理部分的输出信号、或者选中并输出所述P/S转换块的输出信号的第二选择器部分，在此结构中，所述第一选择器部分可以选中从所述数字电路输出的信号并使其通过，而所述第二选择器部分则可选中所述P/S转换块的输出信号并使其通过，由此对由所述数字电路输出的信号进行串行输出。

13.如权利要求10所述的半导体集成电路测试方法，其特征在于，在所述半导体集成电路中，所述数字电路的输出信号被输入至所述模拟电路，且所述第一选择器部分或者选中从所述数字电路输出的信号或者选中从所述第一外部端输入的信号，并将其选中的信号输入至所述模拟电路，而且所述半导体集成电路还含有用于对从所述数字电路输出的信号进行处理的模拟信号处理部分，用于对从所述数字电路输出的信号进行(P/S)转换的并行/串行转换块，以及用于或者选中并输出所述模拟信号处理部分的输出信号、或者选中并输出所述并行/串行转换块的输出信号的第二选择器，在此结构中，所述第一选择器部分也可选中从所述第一外部端输入的信号并使其通过，而所述第二选择器部分则选中所述并行/串行转换块的输出信号并使其通过，由此对处于所述第一外部端与所述P/S转换块的输出之间的连接线路进行检查。

14.如权利要求10所述的半导体集成电路测试方法，其特征在于，在所述半导体集成电路中，所述模拟电路的输出信号被输入至所述数字电路，且所述半导体集成电路还含有一个第二外部端以用于向外部输出由所述第一选择器部分选中的信号，从而所述模拟电路在与所述数字电路隔离的情况下得到检查。

15.如权利要求10所述的半导体集成电路测试方法，其特征在于，在所述半导体集成电路中，所述模拟电路的输出信号被输入至所述数字电路，且所述半导体集成电路还含有用于处理外部输入信号的模拟信号处理部分、用于对外部输入信号进行串行/并行(S/P)转换的串行/并行转换块，以及第二选择器部分，其用于或者选中所述串行/并行转换块的输出信号、或者选中从所述第一外部端输入的信号并将选中的信号输出至所述第一选择器部分，而且，所述第一选择器部分或者选中从所述模拟电路输出的信号、或者选中从所述第二选择器部分输出的信号，并将其选中的信号输入至所述数字电路中，在此结构中，所述第一选择器部分选中从所述第二选择器部分输出的信号并使其通过，而所述第二选择器部分则选中所述S/P转换块的输出信号并使其通过，从而将外部信号串行输入至所述数字电路。

16.如权利要求10所述的半导体集成电路测试方法，其特征在于，在所述半导体集成电路中，所述模拟电路的输出信号被输入至所述数字电路，且所述半导体集成电路还含有用于处理外部输入信号的模拟信号处理部分、用于对外部输入信号进行串行/并行(S/P)转换的串行/并行转换块，以及第二选择器部分，其用于或者选中所述串行/并行转换块的输出信号、或者选中从所述第一外部端输入的信号并将选中的信号输出至所述第一选择器部分，而且，所述第一选择器部分可以或者选中从所述模拟电路输出的信号、或者选中从所述第二选择器部分输出的信号并将其选中的信号输入至所述数字电路中，在此结构中，所述第一选择器部分选中从所述第二选择器部分输出的信号并使其通过，而所述第二选择器部分则选中从所述第一外部端输入的信号并使其通过，从而对所述数字电路执行单独检查。

Images