CN115940952B - 多数模转换器芯片的ate测试方法及装置、电子设备、介质 - Google Patents

Abstract

本发明涉及芯片技术领域，具体涉及一种多数模转换器芯片的ATE测试方法及装置、电子设备、介质，所述方法包括：响应于模数转换指令，将接收到的模拟输入信号转换为多位并行的数字信号；根据双相编码规则对所述多位并行的数字信号进行编码，得到串行数字信号；其中所述双相编码规则为将所述多位并行的数字信号的各码元编码为双位二进制数据，并以多个双位二进制数据作为所述串行数字信号，且所述串行数字信号的任意三位连续数据不同；通过所述多数模转换器芯片的任一输出端口输出所述串行数字信号。所述方法能够减少模数转换器占用芯片输出端口的数量，从而实现同步对芯中的多个模数转换器进行测试，提高芯片测试的效率。

Description

多数模转换器芯片的ATE测试方法及装置、电子设备、介质

技术领域

本发明涉及芯片技术领域，具体涉及一种多数模转换器芯片的ATE测试方法及装置、电子设备、介质。

背景技术

ATE（Automatic Test Equipment）测试系通过芯片自动测试机对芯片进行自动化测试，依据取得的测试结果判断芯片是否存在缺陷。随着芯片集成度的不断提高，如SoC、MCU等芯片中设置有较大数量的模数转化器等器件，每个模数转化器的测试结果都需要通过芯片的多个引脚进行输出，而由于芯片引脚的数量限制使得难以同时对较多数量的模数转换器进行测试。因此有必要提供一种新的ATE测试方法。

发明内容

本发明的目的在于提供一种多数模转换器芯片的ATE测试方法及装置、电子设备、介质，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的上述问题。

根据本发明的一个方面，提供一种多数模转换器芯片的ATE测试方法，包括：

响应于模数转换指令，将接收到的模拟输入信号转换为多位并行的数字信号；

根据双相编码规则对所述多位并行的数字信号进行编码，得到串行数字信号；其中所述双相编码规则为将所述多位并行的数字信号的各码元编码为双位二进制数据，并以多个双位二进制数据作为所述串行数字信号，所述串行数字信号的任意三位连续数据不同；

通过所述多数模转换器芯片的任一输出端口输出所述串行数字信号。

在一示例性实施例中，所述双相编码规则为将并行的数字信号11编码为0101或1010，将并行的数字信号10编码为0100或1011，将并行的数字信号01编码为1101或0010，及将并行的数字信号00编码为1100或0011。

在一示例性实施例中，在所述通过所述多数模转换器芯片的任一输出端口输出所述串行数字信号之前，还包括：通过所述端口输出帧开始标志数据；其中所述帧开始标志数据为三位相同的二进制数据。

在一示例性实施例中，在所述通过所述多数模转换器芯片的任一输出端口输出所述串行数字信号之后，还包括：通过所述端口输出帧结束标志数据，其中所述帧结束标志数据为000或111。

在一示例性实施例中，所述多数模转换器芯片的ATE测试方法还包括：当检测到所述串行数字信号中存在任意三位连续相同的数据时，发送预警提示信号；其中所述任意三位连续相同的数据000或111。

在一示例性实施例中，所述多数模转换器芯片的ATE测试方法还包括：接收多个模拟信号，根据预设的信号优先级次序确定特定模拟信号作为模拟输入信号。

在一示例性实施例中，所述多数模转换器芯片的ATE测试方法还包括：根据复位指令对多数模转换器芯片的模数转换器进行复位操作。

根据本发明的另一方面，提供一种多数模转换器芯片的ATE测试装置，包括：

转换模块，用于响应于模拟转换指令将接收到的模拟输入信号转换为多位并行的数字信号；

编码模块，用于根据双相编码规则对所述多位并行的数字信号进行编码，得到串行数字信号；其中所述双相编码规则为将所述多位并行的数字信号的各码元编码为双位二进制数据，并以多个双位二进制数据作为所述串行数字信号，所述串行数字信号的任意三位连续数据不同；

输出模块，用于通过所述多数模转换器芯片的任一输出端口输出所述串行数字信号。

根据本发明的另一方面，提供一种电子设备，包括：

至少一个处理器；以及与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行上述方法。

根据本发明的另一方面，提供一种计算机可读存储介质，存储有计算机程序，所述计算机程序被处理器执行时实现上述方法。

所述方法通过双相编码规则将芯片中模数转换器输出的并行数字信号编码串行数字信号，能够减少模数转换器占用芯片输出端口的数量，从而实现同步对芯中的多个模数转换器进行测试，提高芯片测试的效率。

附图说明

图1是本发明一示例性实施例中一种多数模转换器芯片的ATE测试方法的流程示意图；

图2是本发明一示例性实施例中一种多模数转换器芯片的结构示意图；

图3是本发明一示例性实施例中一种基于双相编码规则的转换信号时序图；

图4是本发明一示例性实施例中一种基于双相编码规则的转换信号时序图；

图5是本发明一示例性实施例中一种多数模转换器芯片的ATE测试装置的结构示意图。

具体实施方式

为使本发明的目的、特征、优点能够更加的明显和易懂，下面将结合附图本发明实施方式及实施例中的技术方案进行清楚、完整地描述。然而，示例实施方式及实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式及实施例使得本发明将更加全面和完整，并将示例实施方式及实施例的构思全面地传达给本领域的技术人员。本发明所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式及实施例中。在下面的描述中，提供许多具体细节从而给出对本发明的实施方式及实施例的充分理解。然而，本领域技术人员将意识到，可以实践本发明的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本发明的各方面变得模糊。

此外，附图仅为本发明的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。尽管在附图中以特定顺序描述了本发明中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附图中所示的流程图仅是示例性说明，不是必须包括所有的步骤。例如，有的步骤还可以分解，而有的步骤可以合并或部分合并，因此实际执行的顺序有可能根据实际情况改变。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

ATE（Automatic Test Equipment）测试系通过芯片自动测试机对芯片进行自动化测试，依据取得的测试结果判断芯片是否存在缺陷。随着芯片集成度的不断提高，如SoC、MCU等芯片中设置有较大数量的模数转化器等器件，每个模数转化器的测试结果都需要通过芯片的多个引脚进行输出，而由于芯片引脚的数量限制使得难以同时对较多数量的模数转换器进行测试。

鉴于相关技术中存在的上述问题，本发明提供了一种多数模转换器芯片的ATE测试方法及装置、电子设备、介质。所述多数模转换器芯片的ATE测试方法，包括：响应于模数转换指令，将接收到的模拟输入信号转换为多位并行的数字信号；根据双相编码规则对所述多位并行的数字信号进行编码，得到串行数字信号；其中所述双相编码规则为将所述多位并行的数字信号的各码元编码为双位二进制数据，并以多个双位二进制数据作为所述串行数字信号，所述串行数字信号的任意三位连续数据不同；通过所述多数模转换器芯片的任一输出端口输出所述串行数字信号。所述方法通过双相编码规则将芯片中模数转换器输出的并行数字信号编码串行数字信号，能够减少模数转换器占用芯片输出端口的数量，从而实现同步对芯中的多个模数转换器进行测试，提高芯片测试的效率。

本发明一示例性实施例提供了一种多数模转换器芯片的ATE测试方法，图1是本发明一示例性实施例中一种多数模转换器芯片的ATE测试方法的流程示意图；如图1所示，所述多数模转换器芯片的ATE测试方法包括：

步骤S11：响应于模数转换指令信号，将接收到的模拟输入信号转换为多位并行的数字信号；

芯片（microchip）是指内含集成电路的半导体元件产品的统称，又称为微电路（microcircuit）、微芯片（microchip）及集成电路（integrated circuit）等，其以较小的体积及较强的数据处理能力已成为计算机、智能手机等电子设备的重要组成部分。芯片制作流程包括通过石英砂等二氧化硅原材料制备高纯度的硅晶棒，对硅晶棒进行切割形成制作集成电路的基板晶圆，晶圆涂膜、光刻显影及蚀刻，参杂及布局布线形成芯片电路，由于芯片结构精细、制造工艺复杂、流程繁琐，不可避免地在生产过程中留下潜在的缺陷，使制造完成的芯片不能达到标准要求，随时可能因为各种原因而出现故障。因此，为了确保芯片质量，通常会通过电学参数测量及功能测试等多种方式对芯片进行测试，以便将良品和不良品区分开来。芯片测试包括晶圆（Wafer）测试及FT（Final Test）测试，晶圆测试是在封装前进行测试，能够将不良芯片筛选出来以节省封装成本，同时也可以更加直接获知晶圆的良率；FT测试是在芯片封装完成后对最终的芯片进行测试，随着芯片的器件规模和复杂度的增加，FT测试一般通过专业的ATE自动测试机来实现。ATE测试系通过芯片自动测试机对芯片中各电路模块、器件结构等进行功能检测，其针对芯片中的每个器件输入大量信号，该器件对信号进行处理后输出数据结果，通过对数据结果的分析来判别该器件功能是否正常。在设置有多个模数转换器的芯片中ATE测试包含了对芯片中每个模数转换器的输入测试，其中模数转换器即A/D转换器，或简称ADC，通常是指将模拟信号转变为数字信号的电子元件，模数转换器将输入电压信号转换输出为数字信号，因此模数转换器亦称为模拟世界与数字世界的桥梁。

在一示例性实施例中所述ATE测试方法的应用场景如图2所示，芯片包含多个SARADC，其中SAR ADC（逐次逼近型模拟数字转换器）系一种常见的低功耗模数转换器，由于其采样速率、分辨率、低功耗、无运放、低电压及位数较多时使用元器件较少等特征广泛应用于集成ADC中。SAR ADC的工作原理为基于二进制算法搜索的方法对输入模拟信号进行采样，将得到采样值依次与D/A网络生成的参考电压值进行比较，最后得到由最高位到最低位的并行输出的数字信号。该芯片设置有总线接口JTAG，其用于向芯片电路输入有效信号来配置SAR ADC的工作模式，以实现将外部输入的模拟信号转换为数字信号；芯片还设置有特定数量的输出接口及输出接口，通过输入接口可以向SAR ADC输入待转换的模拟信号，以及通过输出接口可以获取其转换结果以用于器件的良率分析。

在一示例性实施例中ATE测试方法还包括：接收多个模拟信号，根据预设的信号优先级次序确定特定模拟信号作为模拟输入信号。在对模数转换器进行测试时可以通过芯片输入端口向同一模数转换器传输多个模拟信号，则可以根据预先配置的优先级顺序依次选择特定模拟信号作为模数转换器的当前输入；示例性地可以预先配置接收模拟信号的优先级次序为转换顺序，还可以设定特定类别的模拟信号为所述模数转换器的转换顺序。

步骤S13：根据双相编码规则对所述多位并行的数字信号进行编码，得到串行数字信号；其中所述双相编码规则为将所述多位并行的数字信号的各码元编码为双位二进制数据，并以多个双位二进制数据作为所述串行数字信号，所述串行数字信号的任意三位连续数据不同；

其中，双相编码规则系用于解决信号同步问题的双相间隔编码规则，其原理为将数字信号的各码元划分成两个间隔等宽且相位相反的二进制代码“0”和“1”，双相编码以其便于位同步提取、频谱带宽较窄等特点而广泛应用于短距离通信中；此外，该编码规则采用1bit信号传输数据和时钟信号，可以通过在数据段中加入对应的头帧和尾帧来提升数据传输的准确性。示例性地，所述编码规则为将数字信号1编码为双位二进制数据01或10，及将数字信号0编码为双位二进制数据11或00，且对于多个双位二进制数据组成的串行数字信号，其中任意连续的三位数据不相同；具体而言，并行的数字信号11可以编码为0101或1010，并行的数字信号10可以编码为0100或1011，并行的数字信号01可以编码为1101或0010，及并行的数字信号00则可以编码为1100或0011，即在所述编码中不存在任何000或111的情形。

在如图2所示的芯片中还可以设置有多个与SAR ADC连接的编码电路，用于根据步骤S13所述的编码规则对模数转换器输出的并行数字信号进行编码。在一示例性实施例中通过模数转换器转换得到的并行数字信号为100101，对该数字信号进行双相编码的时序图如图3所示；其中第一位数字信号1编码为10，第二位数字信号0当且仅能编码为11（若编码为00则存在000的情形），第三位数字信号0当且仅能编码为00（若编码为11则存在111的情形），第四位数字信号1当且仅能编码为10（若编码为01则存在000的情形），第五位数字信号0当且仅能编码为11（若编码为00则存在000的情形），及第六位数字信号1当且仅能编码为01（若编码为10则存在111的情形）。因此根据上述多个双位二进制数据确定经芯片的一个输出端口输出的串行数字信号为101100101101。

步骤S15：通过所述多数模转换器芯片的任一输出端口输出所述串行数字信号。

在一示例性实施例中所述ATE测试方法的时序信号如图4所示，包括复位信号、转换时能信号、时钟信号、并行信号及输出使能信号，其中复位信号用于在进行ATE测试之前对模数转换器进行复位操作，转换时能信号用于触发模数转换器对模拟输入信号进行转换，输出使能信号为模数转换器在转换完成时向编码电路发送的编码触发指令。在如图２所示的芯片中，SAR ADC还设置有转换时能信号输入端口，其通过高电平信号触发SAR ADC将模拟输入信号转换输出为并行的数字信号，以及在输出完成时向编码电路发送输出使能信号，该输出使能信号能够触发编码电路根据双相编码规则将并行数字信号转换为双向串行数字信号并通过芯片的任一输出端口进行输出。

在一示例性实施例中在通过输出使能信号能够触发编码电路输出双向串行数字信号还可以根据该输出指令，输出帧开始标志数据；以及在该双向串行数字信号输出完成后输出帧结束标志数据，其中帧开始标志数据和帧结束标志数据可以设置为连续三位相同的二进制数据000或111；在一示例性实施例中ATE测试方法还可以包括当检测到所述串行数字信号中存在任意三位连续相同的数据时，发送预警提示信号；由于根据双相编码规则进行编码得到的双向串行数字信号中不存在000或111的情形，因此当检测到双向串行数字信号存在该数据时可以对该测试进程进行预警提示，以筛选出测试出现错误的情形。

本发明另一示例性实施例提供了一种多数模转换器芯片的ATE测试装置，图5是本发明一示例性实施例中一种多数模转换器芯片的ATE测试装置的结构示意图。如图5所示，所述多数模转换器芯片的ATE测试装置，包括：

转换模块50，用于响应于模拟转换指令将接收到的模拟输入信号转换为多位并行的数字信号；

编码模块52，用于根据双相编码规则对所述多位并行的数字信号进行编码，得到串行数字信号；其中所述双相编码规则为将所述多位并行的数字信号的各码元编码为双位二进制数据，并以多个双位二进制数据作为所述串行数字信号，所述串行数字信号的任意三位连续数据不同；

输出模块54，用于通过所述多数模转换器芯片的任一输出端口输出所述串行数字信号。

上述装置中各模块/单元的具体细节已经在对应的方法部分进行了详细的描述，此处不再赘述。应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本发明的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。

除上述方法和设备以外，本发明的实施例还可以是计算机程序产品，其包括计算机程序指令，所述计算机程序指令在被处理器运行时使得所述处理器执行本说明书上述“示例性方法”部分中描述的根据本发明各种实施例的方法中的步骤。

所述计算机程序产品可以以一种或多种程序设计语言的任意组合来编写用于执行本发明实施例操作的程序代码，所述程序设计语言包括面向对象的程序设计语言，诸如Java、C++等，还包括常规的过程式程序设计语言，诸如C语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。

本发明的另一实施方式提供了一种电子设备，可以用于执行本示例实施方式中所述方法全部或者部分步骤。所述装置包括：至少一个处理器；以及与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行本说明书上述“示例性方法”中描述的根据本发明各种实施例的方法中的步骤。

本发明的另一实施方式提供了一种计算机可读存储介质，其上存储有计算机程序指令，所述计算机程序指令在被处理器运行时使得所述处理器执行本说明书上述“示例性方法”中描述的根据本发明各种实施例的方法中的步骤。

所述计算机可读存储介质可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以包括但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。可读存储介质的更具体的例子（非穷举的列表）包括：具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器（RAM）、只读存储器（ROM）、可擦式可编程只读存储器（EPROM或闪存）、光纤、便携式紧凑盘只读存储器（CD-ROM）、光存储器件、磁存储器件、或者上述的任意合适的组合。

以上结合具体实施例描述了本发明的基本原理，但是，需要指出的是，在本发明中提及的优点、优势、效果等仅是示例而非限制，不能认为这些优点、优势、效果等是本发明的各个实施例必须具备的。另外，上述公开的具体细节仅是为了示例的作用和便于理解的作用，而非限制，上述细节并不限制本发明为必须采用上述具体的细节来实现。

本发明中涉及的器件、装置、设备、系统的方框图仅作为例示性的例子并且不意图要求或暗示必须按照方框图示出的方式进行连接、布置、配置。如本领域技术人员将认识到的，可以按任意方式连接、布置、配置这些器件、装置、设备、系统。诸如“包括”、“包含”、“具有”等等的词语是开放性词汇，指“包括但不限于”，且可与其互换使用。这里所使用的词汇“或”和“和”指词汇“和/或”，且可与其互换使用，除非上下文明确指示不是如此。这里所使用的词汇“诸如”指词组“如但不限于”，且可与其互换使用。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本发明旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。

应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims (9)

1.一种多数模转换器芯片的ATE测试方法，其特征在于，包括：

响应于模数转换指令，将接收到的模拟输入信号转换为多位并行的数字信号；

根据双相编码规则对所述多位并行的数字信号进行编码，得到串行数字信号；

所述双相编码规则为将所述多位并行的数字信号的各码元编码为双位二进制数据，并以多个双位二进制数据作为所述串行数字信号，所述串行数字信号的任意三位连续数据不同；

通过多数模转换器芯片的任一输出端口输出所述串行数字信号，所述串行数字信号用于自动测试机ATE对所述多数模转换器芯片测试；

其中，所述双相编码规则为将并行的数字信号11编码为0101或1010，将并行的数字信号10编码为0100或1011，将并行的数字信号01编码为1101或0010，及将并行的数字信号00编码为1100或0011。

2.根据权利要求1所述的多数模转换器芯片的ATE测试方法，其特征在于，在所述通过所述多数模转换器芯片的任一输出端口输出所述串行数字信号之前，还包括：通过所述端口输出帧开始标志数据；其中所述帧开始标志数据为三位相同的二进制数据。

3.根据权利要求1所述的多数模转换器芯片的ATE测试方法，其特征在于，在所述通过所述多数模转换器芯片的任一输出端口输出所述串行数字信号之后，还包括：通过所述端口输出帧结束标志数据，其中所述帧结束标志数据为000或111。

4.根据权利要求1所述的多数模转换器芯片的ATE测试方法，其特征在于，还包括：当检测到所述串行数字信号中存在任意三位连续相同的数据时，发送预警提示信号；其中所述任意三位连续相同的数据000或111。

5.根据权利要求1所述的多数模转换器芯片的ATE测试方法，其特征在于，还包括：接收多个模拟信号，根据预设的信号优先级次序确定特定模拟信号作为模拟输入信号。

6.根据权利要求1-5任一项所述的多数模转换器芯片的ATE测试方法，其特征在于，还包括：根据复位指令对多数模转换器芯片的模数转换器进行复位操作。

7.一种多数模转换器芯片的ATE测试装置，其特征在于，包括：

转换模块，用于响应于模拟转换指令将接收到的模拟输入信号转换为多位并行的数字信号；

编码模块，用于根据双相编码规则对所述多位并行的数字信号进行编码，得到串行数字信号；

所述双相编码规则为将所述多位并行的数字信号的各码元编码为双位二进制数据，并以多个双位二进制数据作为所述串行数字信号，所述串行数字信号的任意三位连续数据不同；

输出模块，用于通过所述多数模转换器芯片的任一输出端口输出所述串行数字信号，所述串行数字信号用于自动测试机ATE对所述多数模转换器芯片测试；

其中，所述双相编码规则为将并行的数字信号11编码为0101或1010，将并行的数字信号10编码为0100或1011，将并行的数字信号01编码为1101或0010，及将并行的数字信号00编码为1100或0011。

8.一种电子设备，其特征在于，包括：

至少一个处理器；以及与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1-6任一项所述的多数模转换器芯片的ATE测试方法。

9.一种计算机可读存储介质，存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1-6任一项所述的多数模转换器芯片的ATE测试方法。

Images