CN1241034A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1241034A
CN1241034A CN99107698A CN99107698A CN1241034A CN 1241034 A CN1241034 A CN 1241034A CN 99107698 A CN99107698 A CN 99107698A CN 99107698 A CN99107698 A CN 99107698A CN 1241034 A CN1241034 A CN 1241034A
Authority
CN
China
Prior art keywords
conduction type
heavily doped
doped region
gate electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99107698A
Other languages
English (en)
Other versions
CN1139128C (zh
Inventor
石井和敏
五岛澄隆
母家靖弘
橘田达也
金久保圭秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN1241034A publication Critical patent/CN1241034A/zh
Application granted granted Critical
Publication of CN1139128C publication Critical patent/CN1139128C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0925—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising an N-well only in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

用少量制造工序形成场效应MOS晶体管可低成本地制造半导体集成电路器件。该器件有下述结构:通过栅绝缘膜在半导体衬底表面附近设置栅电极,通过栅绝缘膜部分和厚氧化膜部分在邻近栅电极部分区域设置第2导电类型的重掺杂区,通过栅绝缘膜部分和另一厚氧化膜部分在栅电极部分对面邻近栅电极对面部分的区域设置另一第2导电类型的重掺杂区,并设置用于器件隔离的第1导电类型的重掺杂区,以环绕栅电极和第2导电类型的重掺杂区。

Description

半导体器件及其制造方法
本发明涉及半导体集成电路。特别是，本发明在诸如关于液晶显示板、热头打印机、石英钟的液晶的半导体集成电路器件方面是有效的。
本发明涉及绝缘栅场效应型半导体集成电路及其制造方法，特别是，本发明涉及诸如驱动液晶、驱动关于热敏纸电阻器等的驱动器IC(集成电路)的IC，石英钟等的IC。
在常规N型半导体器件中，通过栅绝缘膜在p型半导体衬底表面附近设置栅电极，通过栅绝缘膜部分在p型半导体衬底表面附近邻近栅电极部分的区域设置N型漏区，通过栅绝缘膜部分在栅电极部分的对面邻近栅电极部分的区域设置N型源区，在夹在N型漏区和N型源区之间围绕栅电极的器件隔离区设置p型轻掺杂区，设置N型漏区和N型源区，在用于器件隔离的p型轻掺杂区上设置器件隔离用的厚氧化膜。
还有，在常规p型半导体器件中，在p型半导体衬底表面附近，设置N型轻掺杂扩散区，通过栅绝缘膜在N型轻掺杂扩散区表面附近设置栅电极，通过栅绝缘膜部分在N型轻掺杂扩散区表面附近，靠近栅极部分的区域，设置p型漏区，通过栅绝缘膜部分在栅电极部分的对面邻近栅电极部分的区域设置p型源区，在夹在p型漏区和p型源区之间围绕栅电极的器件隔离区设置N型轻掺杂区，设置p型漏区和p型源区，在用于器件隔离的N型轻掺杂区上设置器件隔离用的厚氧化膜。
还有，常规的制造半导体集成电路器件的方法，通过下述步骤集成了多个CMOS场效应晶体管，即通过石印术(lithography)，离子注入和热扩散在p型半导体衬底表面附近形成N型轻掺杂扩散区的步骤，利用LOCOS形成用于器件隔离的厚氧化膜和用于器件隔离的轻掺杂区的步骤，在p型半导体衬底的有源区和N型轻掺杂扩散区表面附近形成栅氧化膜，淀积多晶硅，离子注入杂质，选择腐蚀和除掉杂质形成栅电极和多晶硅布线的步骤，通过石印术和离子注入利用相对栅电极的自对准方法形成N型漏区和N型源区的步骤，通过石印术和离子注入利用相对栅电极的自对准方法形成p型漏区和p型源区的步骤，淀积层间绝缘膜，通过石印术选择地腐蚀掉层间绝缘膜形成金属布线的接触孔，实际上形成金属膜通过石印术选择地腐蚀掉金属膜形成金属布线，淀积绝缘膜和通过石印术选择地腐蚀掉绝缘膜形成保护膜的步骤。
在常规的半导体器件中，由于所需步骤的数量大，因而存在制造成本高和不能降低芯片成本的问题。
为了解决所述的问题，本发明采用下述方法。
通过第1栅绝缘膜在第2导电类型半导体衬底表面附近设置第1栅电极，通过第1棚绝缘膜部分和第1厚氧化膜部分在第1导电类型半导体衬底表面附近邻近第1栅电极部分的区域设置第1、第2导电类型重掺杂区，通过第1栅绝缘膜部分和第2厚氧化膜部分在第1栅电极部分对面邻近第1栅电极部分的区域设置第2、第2导电类型重掺杂区，设置用于器件隔离的第2导电类型重掺杂区，以便围绕第1栅电极和第1、第2导电类型重掺杂区和第2、第2导电类型重掺杂区。
还有，在第2导电类型半导体衬底表面附近设置第2导电类型轻掺杂扩散区，通过第2栅绝缘膜在第2导电类型轻掺杂扩散区表面附近设置第2栅电极，通过第2栅绝缘膜部分在第2导电类型轻掺杂区表面附近，且邻近第2栅电极部分设置第1、第1导电类型重掺杂区，通过第2栅绝缘膜部分在第2栅电极部分对面邻近第2栅电极部分的区域设置第2、第1导电类型重掺杂区，设置用于器件隔离的第2导电类型重掺杂区，以便围绕第2栅电极和第1、第1导电类型重掺杂区，第2、第2导电类型重掺杂区。
还有，在一个半导体衬底上设置第1导电类型半导体器件和第2导电类型半导体器件。并且，在厚度为10nm-100nm的膜上设置第1栅绝缘膜和第2栅绝缘膜。
在厚度为40nm-500nm的膜上设置第1厚氧化膜和第2厚氧化膜。
还有，在分别围绕第1、第2导电类型重掺杂区和第2、第2导电类型重掺杂区设置第1、第2导电类型轻掺杂区和第2、第2导电类型轻掺杂区。
还有，围绕用于器件隔离的第2导电类型重掺杂区设置第2导电类型轻掺杂区。
还有，在第1、第1导电类型重掺杂区和第2、第1导电类型重掺杂区的外围部分的外面通过第2栅绝缘膜设置隔离层。
还有，在用于器件隔离的第1导电类型重掺杂区的外围部分的外面通过栅绝缘膜设置隔离层。
并且，在半导体集成电路器件制造方法中，通过下述步骤集成了多个CMOS场效应晶体管，即第1步骤，通过石印术，离子注入和热扩散在第1导电类型半导体衬底表面附近形成第2导电类型轻掺杂扩散区，第2步骤，在第1导电类型半导体衬底和第2导电类型轻掺杂扩散区表面附近形成棚氧化膜，在其上淀积多晶硅，注入杂质，然后进行选择地腐蚀形成栅电极和多晶硅布线，第3步骤，通过石印术和离子注入利用相对栅电极自对准方法形成第2导电类型的重掺杂区和用于器件隔离的第2导电类型重掺杂区的步骤，第4步骤，通过低温湿式氧化，在第2导电类型重掺杂区和用于器件隔离的第2导电类型重掺杂区和栅电极的外围部分选择形成厚氧化膜，第5步骤，通过相对于厚氧化膜和作为掩模的栅电极自对准地进行离子注入，形成第1导电类型重掺杂区和用于器件隔离的第1导电类型重掺杂区，第6步骤，淀积层间绝缘膜，通过石印术选择地腐蚀掉层间绝缘膜，形成金属布线的接触孔，实际上形成金属膜，通过石印术选择地腐蚀掉金属膜形成金属布线，淀积绝缘膜，通过石印术选择地腐蚀掉绝缘膜形成保护膜。
还有，在半导体器件的制造方法中，按照相对厚氧化膜和作为掩模的栅电极的自对准方法，通过离子注入和热扩散，形成第1导电类型轻掺杂区和用于器件隔离的第1导电类型轻掺杂区后，按照相对厚氧化膜和作为掩模的栅电极的自对准方法，通过离子注入，形成第1导电类型重掺杂区和用于器件隔离的第1导电类型重掺杂区。
还有，在半导体器件的制造方法中，在选择地形成厚氧化膜后，通过热扩散逐渐地形成第2导电类型重掺杂区和用于器件隔离的第2导电类型重掺杂区的浓度分布。
还有，在半导体器件的制造方法中，当通过石印术和离子注入，按照相对栅电极的自对准方法，形成第2导电类型重掺杂区和用于器件隔离的第2导电类型重掺杂区时，利用具有不同扩散系数的两种杂质离子注入，形成第2导电类型重掺杂区和用于器件隔离的第2导电类型重掺杂区、和第二导电类型轻掺杂区和用于器件隔离的第2导电类型轻掺杂区。还有，在半导体器件的制造方法中，利用离子注入，在相对于栅电极的自对准方法，在第1导电类型半导体衬底和第2导电类型轻掺杂区表面附近，形成第1导电类型掺杂区后，利用石印术和离子注入，在相对于栅电极的自对准方法，选择地在形成第2导电类型重掺杂区和用于器件隔离的第2导电类型重掺杂区。
图1是按照本发明CMOS型半导体器件的简略平面图。
图2是常规的CMOS型半导体器件的简略平面图。
图3是沿按照本发明CMOS型半导体器件的图1中A-B线剖开的的简略横截面图。
图4是沿按照本发明CMOS型半导体器件的图1中C-D线剖开的的简略横截面图。
图5是沿按照本发明CMOS型半导体器件的图1中的E-F线剖开的的简略横截面图。
下面参照附图叙述本发明的实施例。
本发明的半导体器件，由于采用能够显著地减少在石印术工序中所需的许多操作的制造方法，因而能够实现制造工序的大大减少。
图1是本发明MOS场效应型半导体器件的N沟道晶体管，p沟道晶体管，器件隔离区的简略平面图。图3是本发明MOS场效应型半导体器件的N沟道晶体管，p沟道晶体管，器件隔离区的沿图1中A-B线剖开的简略横截面图。
首先，参考附图叙述N沟道晶体管和器件隔离区。通过第1栅绝缘膜11，在p型半导体衬底1的表面附近，设置NMOS Tr的栅电极7。通过第1栅绝缘膜11部分和第1厚氧化膜13部分，在p型半导体衬底表面附近且邻近栅电极7部分的区域设置N型源区3。通过第1栅绝缘膜11部分和第2厚氧化膜14部分，在第1栅电极7部分的对面，邻近第1栅电极7部分的区域，设置N型漏区4。设置p型重掺杂隔离区9，以便围绕第1栅电极7、N型源区3和N型漏区4。
其中，在利用氧化硅的情况下，第1栅绝缘膜11的膜厚为200nm或较薄较好，但是容易制造5nm到100nm之间厚的膜，最好膜厚是10nm到25nm。还有，第1厚氧化膜13和第2厚氧化膜14的膜厚为1000nm或较薄较好，但是容易制造100nm到500nm之间厚的膜，最好膜厚是200nm到400nm。
接着参照附图叙述p沟道晶体管和其它器件隔离区。通过第2栅绝缘膜12，在N型轻掺杂扩散区2表面附近设置第2栅电极8，在p型半导体衬底1表面附近设置N型轻掺杂扩散区2。通过第2栅绝缘膜12部分，在N型轻掺杂扩散区2表面附近邻近第2栅电极8部分的区域，设置p型源区5，通过第2栅绝缘膜12，在第2栅电极8部分的对面且邻近第2栅电极8部分的区域，设置p型漏区6。在N型轻掺杂扩散区2中设置N型重掺杂隔离区10，以便通过第3厚氧化膜15，围绕第2栅电极8，p型源区5和p型漏区6。
其中，在利用氧化硅的情况下，第2栅绝缘膜12的膜厚为200nm或较薄较好，但是容易制造5nm到100nm之间厚的膜，最好膜厚是10nm到25nm。还有，第3厚氧化膜15的膜厚为1000nm或较薄较好，但是容易制造100nm到500nm之间厚的膜，最好膜厚200nm到400nm。
在形成上述的本发明的MOS场效应型半导体器件具有N沟道晶体管，p沟道晶体管和器件隔离区的半导体集成电路器件的情况下，在p型半导体衬底1和N型轻掺杂扩散区2之间施加电源电压。通常，利用5V±10％，3V±10％，1.5V±10％等，并且也有利用0.8V±10％的情况。能够利用上述的半导体器件，不仅具有等于或低于在N型漏区4和p型重掺杂隔离区9之间的结耐电压，而且具有等于或低于在p型漏区6和N型重掺杂隔离区10之间的结耐电压。
因此，按照本发明，在N型漏区4和p型重掺杂隔离区9之间和在p型漏区6和N型重掺杂隔离区10之间渐变地形成杂质浓度剖面。
其中，为了渐变地形成杂质浓度剖面，利用下列方法：一种方法是设置N型轻掺杂区16，以便围绕N型漏区4和N型重掺杂隔离区10；一种方法是设置p型轻掺杂区17，以便围绕p型漏区6和p型重掺杂隔离区9；还有一种方法是在第1厚氧化膜13，第2厚氧化膜14，第3厚氧化膜15侧面上设置隔离层。设置N型轻掺杂区16和p型轻掺杂区17的各自杂质浓度，使成为结的相反导电类型杂质区的结耐电压等于或较高于电源电压。
图4是本发明MOS场效应型半导体器件的N沟道晶体管和器件隔离区的图1中沿C-D线切开的简略横截面图，图5是本发明MOS场效应型半导体器件的p沟道晶体管和器件隔离区的图1中沿E-F线切开的简略横截面图。
如上所述，按照本发明，在用于诸如液晶显示板，热头打印机，石英钟的液晶中的半导体集成电路器件中，由于可简化制造工序，因而具有降低制造成本的效果。

Claims (16)

1、一种第2导电类型的半导体器件，其特征是，
通过第1栅绝缘膜在第1导电类型半导体衬底表面附近设置第1栅电极；
通过所述的第1栅绝缘膜部分和第1厚氧化膜部分，在所述的第1导电类型半导体衬底表面附近且邻近所述的第1栅电极部分的区域，设置第1、第2导电类型的重掺杂区；
通过所述的第1栅绝缘膜部分和第2厚氧化膜部分，在所述的第1栅电极部分的对面且邻近所述的第1栅电极部分的区域，设置第2、第2导电类型的重掺杂区；
设置用于器件隔离的第1导电类型重掺杂区，以便围绕所述的第1栅电极和所述的第1、第2导电类型的重掺杂区，以及所述的第2、第2导电类型的重掺杂区。
2、一种第1导电类型的半导体器件，其特征是，
在第1导电类型半导体衬底表面附近设置第2导电类型的轻掺杂扩散区；
通过第2栅绝缘膜，在所述的第2导电类型轻掺杂扩散区表面附近，设置第2栅电极；
通过所述的第2栅绝缘膜部分，在所述的第2导电类型轻掺杂区表面附近且邻近所述的第2栅电极部分的区域，设置第1、第1导电类型的重掺杂区，通过所述的第2栅极绝缘膜部分，在所述的第2栅电极部分的对面且邻近所述的第2栅电极部分的区域，设置第2、第1导电类型的重掺杂区；和
设置用于器件隔离的第2导电类型的重掺杂区，以便围绕所述的第2栅电极，所述的第1、第1导电类型的重掺杂区和所述的第2、第1导电类型的重掺杂区。
3、一种半导体集成电路器件，其特征是，在半导体衬底上设置所述的第1导电类型的半导体器件和所述的第2导电类型的半导体器件。
4、一种按照权利要求1和2所述的半导体器件，其特征是，在5nm-100nm范围的膜厚处设置所述的第1栅绝缘膜和所述的第2栅绝缘膜。
5、一种按照权利要求1所述的半导体器件，其特征是，在100nm-500nm范围的膜厚处设置所述的第1厚氧化膜和所述的第2厚氧化膜。
6、一种按照权利要求1所述的半导体器件，其特征是，分别在所述的第1、第2导电类型的重掺杂区和所述的第2、第2导电类型的重掺杂区的周围，设置第1、第2导电类型的轻掺杂区和第2、第2导电类型的轻掺杂区。
7、一种按照权利要求2所述的半导体器件，其特征是，在用于器件隔离的所述的第2导电类型的重掺杂区周围，设置所述的第2导电类型的轻掺杂区。
8、一种按照权利要求2所述的半导体器件，其特征是，分别在所述的第1、第1导电类型的重掺杂区和所述的第2、第1导电类型的重掺杂区周围，设置第1、第1导电类型的轻掺杂区和第2、第1导电类型的轻掺杂区。
9、一种按照权利要求1所述的半导体器件，其特征是，在用于器件隔离的所述的第1导电类型的重掺杂区周围，设置所述的第1导电类型的轻掺杂区。
10、一种按照权利要求2所述的半导体器件，其特征是，在所述的第1、第1导电类型的重掺杂区和所述的第2、第1导电类型的重掺杂区外围部分的外侧，通过所述的第2栅绝缘膜，设置隔离层。
11、一种按照权利要求1所述的半导体器件，其特征是，在用于器件隔离的所述的第1导电类型的重掺杂区外围部分的外侧，通过一绝缘膜设置隔离层。
12、一种制造按照权利要求3所述的半导体集成电路器件的方法，其特征是，通过下述步骤集成多个CMOS场效应晶体管：
第1步骤，通过石印术，离子注入和热扩散，在所述的第1导电类型的半导体衬底表面附近，形成所述的第2导电类型的轻掺杂扩散区；
第2步骤，在所述的第1导电类型半导体利底和所述的第2导电类型轻掺杂扩散区表面附近，形成棚氧化膜，并在其上淀积多晶硅，注入杂质，然后进行选择地腐蚀，形成栅电极和多晶硅布线；
第3步骤，利用石印术和离子注入，相对于所述的栅电极利用自对准方法，形成第2导电类型的重掺杂区和用于器件隔离的第2导电类型的重掺杂区；
第4步骤，利用低温湿式氧化，在所述第2导电类型的重掺杂区上和用于器件隔离的所述第2导电类型的重掺杂区及所述栅电极的外围部分，形成厚氧化膜；
第5步骤，用相对于作为掩模的所述厚氧化膜和所述栅电极的自对准方法，通过离子注入，形成所述第1导电类型的重掺杂区和用于器件隔离的所述第1导电类型的重掺杂区；
第6步骤，淀积层间绝缘膜，利用石印术选择地腐蚀掉所述的层间绝缘膜形成金属布线的接触孔，实际形成金属膜，利用石印术选择地腐蚀掉所述的金属膜形成金属布线，淀积绝缘膜，利用石印术选择地腐蚀掉所述的绝缘膜形成保护膜。
13、一种制造按照权利要求12所述的半导体器件的方法，其特征是，在利用相对于第5步骤中作为掩膜的所述的厚氧化膜和栅电极的自对准方法，通过离子注入和热扩散形成第1导电类型的轻掺杂区和用于器件隔离的第1导电类型的轻掺杂区后，利用相对于作为掩模的所述的厚氧化膜和栅电极的自对准方法，通过离子注入形成所述的第1导电类型的重掺杂区和用于器件隔离的第1导电类型的重掺杂区。
14、一种制造按照权利要求12所述的半导体器件的方法，其特征是，在第4步骤选择地形成所述的厚氧化膜后，通过热扩散渐变地形成所述的第2导电类型重掺杂区和用于器件隔离的所述的第2导电类型重掺杂区的浓度分布。
15、一种制造按照权利要求12所述的半导体器件的方法，其特征是，当在第3步骤通过石印术和离子注入利用相对于所述栅电极的自对准方法形成所述第2导电类型重掺杂区和用于器件隔离的所述第2导电类型重掺杂区时，通过离子注入两种具有不同扩散系数的杂质，形成所述的第2导电类型重掺杂区和用于器件隔离的所述第2导电类型重掺杂区，以及第2导电类型轻掺杂区和用于器件隔离的第2导电类型轻掺杂区。
16、一种制造按照权利要求12所述的半导体器件的方法，其特征是，在第3步骤利用离子注入，按照相对于所述栅电极的自对准方式，在所述的第1导电类型的半导体衬底和所述的第2导电类型的轻掺杂扩散区的表面附近，形成所述的第1导电类型的掺杂区后，通过石印术和离子注入，按照相对于所述栅电极的自对准方法，选择地形成所述第2导电类型的重掺杂区和用于器件隔离的所述第2导电类型重掺杂区。
CNB991076982A 1998-06-02 1999-06-02 半导体器件及其制造方法 Expired - Fee Related CN1139128C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP153376/98 1998-06-02
JP153376/1998 1998-06-02
JP10153376A JPH11345968A (ja) 1998-06-02 1998-06-02 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN1241034A true CN1241034A (zh) 2000-01-12
CN1139128C CN1139128C (zh) 2004-02-18

Family

ID=15561118

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991076982A Expired - Fee Related CN1139128C (zh) 1998-06-02 1999-06-02 半导体器件及其制造方法

Country Status (6)

Country Link
US (1) US6107128A (zh)
JP (1) JPH11345968A (zh)
KR (1) KR100639979B1 (zh)
CN (1) CN1139128C (zh)
HK (1) HK1024784A1 (zh)
TW (1) TW475266B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110649000A (zh) * 2018-06-27 2020-01-03 台湾积体电路制造股份有限公司 具有电容器的半导体器件及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281555B1 (en) * 1998-11-06 2001-08-28 Advanced Micro Devices, Inc. Integrated circuit having isolation structures
US6455903B1 (en) 2000-01-26 2002-09-24 Advanced Micro Devices, Inc. Dual threshold voltage MOSFET by local confinement of channel depletion layer using inert ion implantation
JP2003243528A (ja) * 2002-02-13 2003-08-29 Toshiba Corp 半導体装置
JP2008010830A (ja) * 2006-05-31 2008-01-17 Matsushita Electric Ind Co Ltd 半導体装置
CN102339796B (zh) * 2010-07-15 2013-09-18 中国科学院微电子研究所 积累型cmos器件的制造方法及其结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4282647A (en) * 1978-04-04 1981-08-11 Standard Microsystems Corporation Method of fabricating high density refractory metal gate MOS integrated circuits utilizing the gate as a selective diffusion and oxidation mask
JPS5538087A (en) * 1978-09-11 1980-03-17 Nec Corp Production for semiconductor device
JPS57107068A (en) * 1980-12-25 1982-07-03 Fujitsu Ltd Complementary mis semiconductor device
JPH02278747A (ja) * 1989-04-20 1990-11-15 Matsushita Electron Corp 半導体集積回路の製造方法
US5438005A (en) * 1994-04-13 1995-08-01 Winbond Electronics Corp. Deep collection guard ring
US5556798A (en) * 1994-12-01 1996-09-17 United Microelectronics Corp. Method for isolating non-volatile memory cells
US5494851A (en) * 1995-01-18 1996-02-27 Micron Technology, Inc. Semiconductor processing method of providing dopant impurity into a semiconductor substrate
US5880502A (en) * 1996-09-06 1999-03-09 Micron Display Technology, Inc. Low and high voltage CMOS devices and process for fabricating same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110649000A (zh) * 2018-06-27 2020-01-03 台湾积体电路制造股份有限公司 具有电容器的半导体器件及其制造方法
CN110649000B (zh) * 2018-06-27 2021-04-27 台湾积体电路制造股份有限公司 具有电容器的半导体器件及其制造方法

Also Published As

Publication number Publication date
KR100639979B1 (ko) 2006-10-31
US6107128A (en) 2000-08-22
KR20000005833A (ko) 2000-01-25
CN1139128C (zh) 2004-02-18
JPH11345968A (ja) 1999-12-14
HK1024784A1 (en) 2000-10-20
TW475266B (en) 2002-02-01

Similar Documents

Publication Publication Date Title
EP0923134B1 (en) Active matrix circuit board and method of manufacturing it
KR100237279B1 (ko) Misfet, 상보형misfet 및 그 제조방법
KR100260668B1 (ko) 액티브 매트릭스 패널
US7122833B2 (en) Semiconductor integrated circuit and method of fabricating same
CN1841781A (zh) 薄膜晶体管、平板显示装置及其制备方法
CN1075246C (zh) 半导体器件及其制造方法
EP0449539A2 (en) Ohmic contact for thin film transistor
CN1139128C (zh) 半导体器件及其制造方法
KR20050061446A (ko) 절연 게이트 트랜지스터, 트랜지스터 장치, 트랜지스터회로 및 트랜지스터 작동 방법
US6479867B2 (en) Thin film transistor
US5442215A (en) Thin film transistor having an asymmetrical lightly doped drain structure
JP3588945B2 (ja) アクティブマトリクス基板の製造方法
CN1186334A (zh) 具有双栅极半导体器件的制造方法
CN1310479A (zh) 半导体器件
KR20050071643A (ko) Ｔｆｔ, 액티브 매트릭스 디스플레이, 액티브 매트릭스디스플레이용 액티브 플레이트, 및 다결정 실리콘 채널ｔｆｔ 제조 방법
JPH1197698A (ja) 薄膜トランジスタ
US5869360A (en) Method for forming a thin film transistor
KR0179066B1 (ko) 박막트랜지스터 및 그 제조방법
CN1725472A (zh) 半导体器件的制造方法
CN1301538C (zh) 薄膜晶体管结构及其制造方法
JPH04364074A (ja) 絶縁ゲート電界効果トランジスタ
KR100289369B1 (ko) 박막트랜지스터 및 그 제조방법
JP2847745B2 (ja) 薄膜トランジスタ
KR950015643A (ko) 트랜지스터 구조 및 그 제조방법
JPH05175230A (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1024784

Country of ref document: HK

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160310

Address after: Chiba County, Japan

Patentee after: SEIKO INSTR INC

Address before: Chiba County, Japan

Patentee before: Seiko Instruments Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040218

Termination date: 20180602