CN1238979C - 收发器集成电路以及通信模块 - Google Patents

收发器集成电路以及通信模块 Download PDF

Info

Publication number
CN1238979C
CN1238979C CNB031522920A CN03152292A CN1238979C CN 1238979 C CN1238979 C CN 1238979C CN B031522920 A CNB031522920 A CN B031522920A CN 03152292 A CN03152292 A CN 03152292A CN 1238979 C CN1238979 C CN 1238979C
Authority
CN
China
Prior art keywords
order layer
bus
peripheral
interface
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031522920A
Other languages
English (en)
Other versions
CN1494226A (zh
Inventor
森胁升平
畔川善郁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1494226A publication Critical patent/CN1494226A/zh
Application granted granted Critical
Publication of CN1238979C publication Critical patent/CN1238979C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/40—Transceivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H04B10/501—Structural aspects
    • H04B10/503—Laser transmitters

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)
  • Optical Communication System (AREA)
  • Small-Scale Networks (AREA)

Abstract

本发明使外围IC可以访问以前外围IC没有访问的寄存器。光通信模块10具备发送激光器5以及接收器件6的同时，还具备控制这些器件动作的外围IC2。外围IC2通过外围IC串行总线4与收发器IC1连接。光通信模块10的收发器IC1和高位层的电路21通过高位层串行总线3连接。收发器IC1具备包含NV寄存器以及DOM寄存器的高位层寄存器15，和包含LASI寄存器以及VS寄存器的其他寄存器16。高位层串行总线8以及外围IC串行总线4任意一个与高位层寄存器15以及其他寄存器16连接。

Description

收发器集成电路以及通信模块
技术领域
本发明涉及通过总线相互连接的通信模块中具备的收发器。例如，可采用符合IEEE802.3ae规格的收发器。
背景技术
通过总线相互连接的通信模块中具备的收发器，有符合IEEE802.3ae规格的收发器。IEEE802.3ae中采用的串行总线除了MDI0(Management Data Input/Output：管理数据输入/输出)接口总线(以下称为「MDIO总线」)之外，还有非专利文献1所示的I2C(InterIC：IC间总线)总线(以下称为「I2C总线」)。
另外，符合IEEE802.3ae规格的有提议如非专利文献2所示的结构，该文献中对符合IEEE802.3ae规格的收发器具备的寄存器进行规定。10Gb以太网(注册商标)收发器IC(Integrated Circuit：集成电路，以下简单称为「收发器IC」)根据上述的规格，非专利文献2中规定的“XENPAK Register Set(寄存器组)”中具有“Non-VolatileRegister(非易失寄存器)”(以下称为「NV寄存器」)和“DigitalOptical Monitoring(数字光学监控)”寄存器(以下称为「DOM寄存器」)和“Link Alarm Status Interrupt(警告连接状态中断)”寄存器(以下称为「LASI寄存器」)和“Vendor Specific(供应商指定)”寄存器(以下称为「VS寄存器」)。
收发器IC在与控制多个收发器IC的高位层(例如，MAC(MediaAccess Control：媒体访问控制)层)之间通过作为高位总线的MDIO总线连接。另外，收发器IC与例如发送激光器以及对此进行监视、控制的外围IC(外围集成电路)共同构成光通信模块。然后，外围IC和收发器IC通过作为外围IC总线的I2C总线连接。
(非专利文献1)
“THE I2C-BUS SPECIFICATION VERSION2.1”，[online]，JANUARY2000，Philips Semiconductor，[平成14年10月17日检索]，互联网(http：//www-us.semiconductors.philips.com/acrobat/various/I2C_BUS_SPECIFICATI0N_3.pdf>
(非专利文献2)
“A Cooperation Agreement for 10 Gigabit EthernetTransceiver Package Issue 3.0”，[online]，18 September 2002，XENPAK[平成14年10月17日检索]，互联网(http：//www.xenpak.org/MSA/XENPAK_MSA_R3.0.pdf〉
(发明解决的课题)
但是，外围IC不能对NV寄存器以及DOM寄存器进行直接访问。因此，外围IC的信息，例如不能将发送激光器的异常等立刻反映到这些寄存器，限制了光通信模块中应该补充收发器IC功能的外围IC功能。
本发明鉴于该的问题点而产生，目的是：使外围IC可以访问以前外围IC没有访问的寄存器。
发明内容
本发明的收发器集成电路具备：与高位层连接的高位层总线、与外围集成电路连接的外围IC总线，以及被所述高位层通过所述高位层总线参考其存储内容的高位层寄存器。所以，可通过外围IC总线向所述高位层寄存器进行写入。
本发明的通信模块具备所述收发器集成电路和所述外围集成电路。所述外围集成电路在检测出异常的情况下，将异常警告信号传递到所述高位层。
附图说明
图1是表示本发明实施例1的方框图。
图2是表示本发明实施例2的方框图。
图3是表示本发明实施例3的方框图。
图4是表示本发明实施例3的时序图。
符号说明
1收发器IC 2外围IC 3高位层串行总线(MDIO总线) 4外围IC串行总线(I2C总线) 5发送激光器 6接收器件 7a异常检测信息7b异常警告信号 13、14内部时钟 17高位层接口 15高位层寄存器 18外围IC接口 17a、18a接口本体 17b、18b访问控制部 19分频器 21高位层的电路 71外部时钟 81串行时钟 82串行数据
具体实施方式
实施例1
图1是表示本发明实施例1的方框图。光通信模块10具备收发器IC1，起10Gb以太网(注册商标)的通信模块功能。
光通信模块10还具备发送激光器5以及接收器件6，使用这些，就可以通过光纤22和外部进行收发。从收发器IC1将发送数据51送到发送激光器5，从接收器件6将接收数据52送到收发器IC1。
光通信模块10还具备控制发送激光器5以及接收器件6动作的外围IC2，其通过外围IC串行总线4与收发器IC1连接。外围IC串行总线4可采用例如上述的I2C总线。
光通信模块10与高位层的电路21连接。具体地说，收发器IC1和高位层的电路21通过高位层串行总线3进行连接。高位层串行总线3可采用例如上述的MDI0总线。另外，收发器IC1和高位层的电路21之间，还设有收发通信数据11的连接。
收发器IC1具备包含NV寄存器以及DOM寄存器的高位层寄存器15，和包含LASI寄存器以及VS寄存器的其他寄存器16。高位层串行总线3以及外围IC串行总线4的任意一个与高位层寄存器15以及其他寄存器16连接。
本发明中，可从外围IC串行总线4对高位层寄存器15进行访问。因此，外围IC2在检测出发送激光器5和接收器件6异常的情况下，可将检测出异常的信息通过外围IC串行总线4，写入到高位层寄存器15。高位层的电路21通过高位层串行总线3参考高位层寄存器15的存储内容，所以，可通过高位层的电路21对该异常进行对应处理。
外围IC2监视例如发送激光器5和光通信模块10内的温度、发送激光器5的偏置、接收器件6的偏置、发送激光器5的电源电压。然后，将发送激光器5的累积驱动时间与发送激光器5的输出进行对照，控制发送激光器5的偏置使发送激光器5的输出为恒定。外围IC2在检测出异常的情况下，对高位层寄存器15，例如对DOM寄存器写入表示异常检测的信息。高位层的电路21读出DOM寄存器的内容，在判断光通信模块10不适合继续动作的情况下，例如使该光通信模块10停止动作。
理想的情况是，外围IC2在检测出异常的情况下，向高位层的电路21传送异常警告信号7b。并以此为契机，高位层的电路21通过高位层串行总线3参考高位层寄存器15，获知检测出异常。
另外，收发器IC1中，检测出通信数据异常的情况下，也可以将此作为异常检测信息7a传送到外围IC2。异常警告信号7b最好不只是IC2本身检测出异常时，在收发器IC1检测出异常时也向高位层的电路21传送。
实施例2
图2是本发明实施例2的方框图，表示收发器IC1的内部结构。收发器IC1也具备高位层接口17以及外围IC接口18。以下，将高位层串行总线3和外围IC串行总线4分别采用了MDIO总线和I2C总线的情况作为例子进行说明，分别记为MDIO总线3和I2C总线4。在此情况下，高位层接口17以及外围IC接口18分别采用MDIO接口以及I2C接口(图中，分别表示为「MDIO_IF」和「I2C_IF」)，以下表述为MDIO接口17以及I2C接口18。
MDIO接口17中，通过MDI03总线从外部输入输入数据(MDI)73，将输出数据(MDO)72输出到外部。
MDIO接口17具有接口本体17a、控制高位层寄存器15以及访问其他寄存器16的访问控制部17b。当然，在接口本体17a和访问控制部17b之间进行着数据的收发，但是各自动作依据的时钟信号不一样。即，从MDIO总线3将外部时钟(MDC)71提供给接口本体17a，接口本体17a据此进行动作。另一方面，将内部时钟14提供给访问控制部17b，访问控制部17b据此进行动作。接口本体17a和访问控制部17b之间的数据收发，基于例如外部时钟71进行。
I2C接口18与I2C总线4之间收发串行时钟81以及串行数据82。这些是从I2C总线4的各自的SCL(Serial Clock Line：串行时钟线)以及SDA(Serial Data Line：串行数据线)获得。
I2C接口18具有接口本体18a、控制访问高位层寄存器15以及其他寄存器16的访问控制部18b。当然，在接口本体18a和访问控制部18b之间进行着数据收发，但各自动作依据的时钟信号不同。即，从I2C总线4将串行时钟81提供给接口本体18a，接口本体18a据此进行动作。另一方面，将内部时钟14提供给访问控制部18b，访问控制部18b据此进行动作。接口本体18a和访问控制部18b之间的数据收发，基于例如串行时钟81进行。
在本实施例中，将高位层寄存器15以及其他寄存器16作为一体的寄存器30进行处理。由于内部时钟14也提供给寄存器30，访问控制部17b、18b可对寄存器30进行访问。另外，寄存器30通过数据线29与访问控制部17b、18b连接，对寄存器30的读写的数据通过数据线29与访问控制部17b、18b进行收发。
内部时钟14是在收发器IC1的内部生成。例如收发器IC1具备分频器19，分频器19将收发器IC1动作的时钟信号进行分频生成内部时钟14。内部时钟14搭载在布线ICLK进行传输。
如上所述，对高位层寄存器15以及其他寄存器16的任意一个提供内部时钟14，另外，由于访问控制部17b、18b基于内部时钟14动作，因此从I2C总线4也可以对高位层寄存器15进行访问。
实施例3.
图3是本发明实施例3的方框图。与实施例2所示的结构的不同点是，内部时钟13是分频器19向I2C接口18的接口本体18a新提供的。内部时钟13搭载在布线BCLK进行传输。
内部时钟13是作为串行时钟81以及串行数据82的采样时钟使用，例如设定为串行时钟81的频率的4倍。例如可将内部时钟13进行分频生成内部时钟14。
图4是表示布线BCLK搭载的信号(即内部时钟13)、I2C总线4的SCL搭载的信号(即串行时钟81)以及SDA搭载的信号(即串行数据82)与I2C接口18的动作之间关系的时序图。
同图(a)是表示内部时钟13的动作。此处，用例子表示在内部时钟13的下降沿对串行时钟81以及串行数据82进行采样的情况。同图(b)至(f)是通常采用I2C总线情况下的I2C接口动作示例。同图(b)表示数据转送开始的条件。SCL搭载的信号在“H”状态时，以SDA搭载的信号从“H”迁移到“L”为契机开始数据转送。同图(c)表示数据转送再次发送开始的条件。SCL搭载的信号在“L”状态时，SDA搭载的信号从“L”迁移到“H”意味着数据转送继续。之后，与传送开始条件相同，SCL搭载的信号在“H”状态时，以SDA搭载的信号从“H”迁移到“L”作为契机，再次开始数据转送。同图(d)表示数据转送停止的条件。SCL搭载的信号在“H”状态时，以SDA搭载的信号从“L”迁移到“H”为契机开始数据转送。同图(e)、(f)分别表示写入以及读出动作，为了得到数据有效性，SCL搭载的信号在“L”时，SDA的状态可以变更。
如上所述，通过将串行时钟81以及串行数据82的采样以比串行时钟81更高的频率进行，能更可靠地进行串行时钟81以及串行数据82的检测。并且为此使用的内部时钟13可从生成内部时钟14的分频器19获得。
上述的各实施例中，以高位层串行总线3和外围IC串行总线4分别采用了MDIO总线和I2C总线的情况作为例子进行说明，也可适用于采用其他规格的情况。
(发明的效果)
根据本发明的收发器集成电路以及通信模块，外围集成电路检测出异常的情况下，将检测异常通过外围IC总线写入高位层寄存器。高位层通过高位层总线参考高位层寄存器的存储内容。由此，可通过高位层对该异常进行相应的处理。

Claims (16)

1.一种收发器集成电路，其特征在于具备：
与高位层连接的高位层总线；
与外围集成电路连接的外围IC总线；
通过所述高位层总线被所述高位层参考其存储内容的高位层寄存器；
与所述高位层总线连接的高位层接口；以及
与所述外围IC总线连接的外围IC接口，
所述高位层接口具有：
接口本体和控制对所述高位层寄存器进行访问的访问控制部，
所述外围IC接口具有：
接口本体和控制对所述高位层寄存器进行访问的访问控制部，
可通过所述外围IC总线向所述高位层寄存器进行写入。
2.如权利要求1所述的收发器集成电路，其特征在于：
对所述外围IC接口的所述访问控制部、所述高位层接口的所述访问控制部、以及所述高位层寄存器提供相同的第1内部时钟信号。
3.如权利要求2所述的收发器集成电路，其特征在于还具备：
生成所述第1内部时钟信号的生成器。
4.如权利要求3所述的收发器集成电路，其特征在于：
所述高位层接口的所述接口本体，根据由所述高位层总线提供的第1外部时钟信号进行动作；
所述外围IC接口的所述接口本体，根据由所述外围IC总线提供的第2外部时钟信号进行动作。
5.如权利要求4所述的收发器集成电路，其特征在于：
所述外围IC总线采用IC间总线，所述第2外部时钟信号是从所述IC间总线具有的串行时钟线获得。
6.如权利要求5所述收发器集成电路，其特征在于：
所述外围IC接口的所述接口本体与所述IC间总线具有的串行数据线连接；
所述第2外部时钟信号以及所述串行数据线中搭载的信号，以具有比所述第2时钟信号更高频率的第2内部时钟信号进行采样，
并在其内部发生所述第2内部时钟信号。
7.如权利要求1至6任一项所述的收发器集成电路，其特征在于：
所述高位层寄存器至少包括XENPAK寄存器组中的非易失寄存器以及数字光学监控寄存器的其中一个。
8.一种通信模块，其特征在于具备：
收发器集成电路和外围集成电路，
所述收发器集成电路具有：
与高位层连接的高位层总线；
与所述外围集成电路连接的外围IC总线；
通过所述高位层总线被所述高位层参考其存储内容的高位层寄存器；
与所述高位层总线连接的高位层接口；以及
与所述外围IC总线连接的外围IC接口，
所述高位层接口具有：
接口本体和控制对所述高位层寄存器进行访问的访问控制部，
所述外围IC接口具有：
接口本体和控制对所述高位层寄存器进行访问的访问控制部，
通过所述外围IC总线可向所述高位层寄存器进行写入；
所述外围集成电路在检测到异常的情况下，将异常警告信号传递到所述高位层。
9.如权利要求8所述的通信模块，其特征在于：
对所述外围IC接口的所述访问控制部、所述高位层接口的所述访问控制部、以及所述高位层寄存器提供相同的第1内部时钟信号。
10.如权利要求9所述的通信模块，其特征在于还具备：
生成所述第1内部时钟信号的生成器。
11.如权利要求10所述的通信模块，其特征在于还具备：
所述高位层接口的所述接口本体，根据由所述高位层总线提供的第1外部时钟信号进行动作；
所述外围IC接口的所述接口本体，根据由所述外围IC总线提供的第2外部时钟信号进行动作。
12.如权利要求11所述的通信模块，其特征在于：
所述外围IC总线采用IC间总线，
所述第2外部时钟信号从所述IC间总线具有的串行时钟线获得。
13.如权利要求12所述的通信模块，其特征在于：
所述外围1C接口的所述接口本体与所述IC间总线具有的串行数据线连接，
所述第2外部时钟信号以及所述串行数据线搭载的信号，以比所述第2时钟信号具有更高频率的第2内部时钟信号进行采样；
并在其内部发生所述第2内部时钟信号。
14.如权利要求8所述的通信模块，其特征在于还具备收发装置；
所述外围集成电路在检测出所述收发装置异常的情况下，将所述异常警告信号传递到所述高位层。
15.如权利要求14所述的通信模块，其特征在于：
所述收发器集成电路，将通信数据的异常传递到所述外围集成电路；
所述外围集成电路，在检测出所述通信数据异常的情况下，将所述异常警告信号传递给所述高位层。
16.权利要求8至15任一项所述的通信模块，其特征在于：
所述高位层寄存器至少包括XENPAK寄存器组中的非易失寄存器以及数字光学监控寄存器的任意一个。
CNB031522920A 2002-10-29 2003-07-30 收发器集成电路以及通信模块 Expired - Fee Related CN1238979C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP314242/02 2002-10-29
JP2002314242A JP4094931B2 (ja) 2002-10-29 2002-10-29 トランシーバ集積回路及び通信モジュール
JP314242/2002 2002-10-29

Publications (2)

Publication Number Publication Date
CN1494226A CN1494226A (zh) 2004-05-05
CN1238979C true CN1238979C (zh) 2006-01-25

Family

ID=32105368

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031522920A Expired - Fee Related CN1238979C (zh) 2002-10-29 2003-07-30 收发器集成电路以及通信模块

Country Status (6)

Country Link
US (1) US20040081424A1 (zh)
JP (1) JP4094931B2 (zh)
KR (1) KR100508006B1 (zh)
CN (1) CN1238979C (zh)
DE (1) DE10334837B4 (zh)
TW (1) TWI223504B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4020815B2 (ja) * 2003-03-28 2007-12-12 三菱電機株式会社 通信モジュール
US7657186B2 (en) * 2004-03-05 2010-02-02 Finisar Corporation Consistency checking over internal information in an optical transceiver
CN100418074C (zh) * 2004-03-05 2008-09-10 菲尼萨公司 光学收发机中的分级和字节可配置存储器
JP4417217B2 (ja) 2004-09-30 2010-02-17 三菱電機株式会社 光送受信モジュール
JP2006101435A (ja) * 2004-09-30 2006-04-13 Mitsubishi Electric Corp 光通信モジュール
JP4485312B2 (ja) * 2004-09-30 2010-06-23 三菱電機株式会社 トランシーバモジュール
JP4800788B2 (ja) * 2006-02-17 2011-10-26 日本オプネクスト株式会社 光モジュールアダプタ
JP5395797B2 (ja) * 2008-08-20 2014-01-22 パナソニック株式会社 通信装置、及び通信制御方法
JP2012173963A (ja) 2011-02-21 2012-09-10 Sumitomo Electric Ind Ltd 光トランシーバ
US8812764B2 (en) 2011-10-28 2014-08-19 Sumitomo Electric Industries, Ltd. Apparatus installing devices controlled by MDIO or SPI protocol and method to control the same
CN111027108B (zh) * 2019-08-13 2024-02-13 安天科技集团股份有限公司 一种低速同步串行总线的时序逻辑安全检测方法及装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2050658C (en) * 1990-09-14 1997-01-28 John M. Peaslee Dual hardware channels and hardware context switching in a graphics rendering processor
US6222852B1 (en) * 1997-10-10 2001-04-24 Nortel Networks Limited Method and apparatus for transmitting dual speed ethernet information (10BASE-T and 100BASE-TX) across a physical layer device service interface
EP0932103A1 (en) * 1998-01-27 1999-07-28 Deutsche Thomson-Brandt Gmbh Method and apparatus for transferring bi-directionally data between an IEEE 1394 bus and device
US6513085B1 (en) * 1998-10-13 2003-01-28 Texas Instruments Incorporated Link/transaction layer controller with integral microcontroller emulation
US6424194B1 (en) * 1999-06-28 2002-07-23 Broadcom Corporation Current-controlled CMOS logic family
US6810520B2 (en) * 1999-12-17 2004-10-26 Texas Instruments Incorporated Programmable multi-standard MAC architecture
US6694394B1 (en) * 1999-12-23 2004-02-17 Yuval Bachrach Physical layer and data link interface with PHY detection
US6598111B1 (en) * 2000-09-19 2003-07-22 Texas Instruments Incorporated Backplane physical layer controller
TW595152B (en) * 2000-11-30 2004-06-21 Winbond Electronics Corp Control device and method of physical layer signal to generate a specific alarm data selectively
US7079775B2 (en) * 2001-02-05 2006-07-18 Finisar Corporation Integrated memory mapped controller circuit for fiber optics transceiver
US6912361B2 (en) * 2002-10-08 2005-06-28 Finisar Corporation Optical transceiver module with multipurpose internal serial bus
JP2002318777A (ja) * 2001-04-19 2002-10-31 Matsushita Electric Ind Co Ltd 高速シリアルインターフェース用のコマンド発行装置
US7142557B2 (en) * 2001-12-03 2006-11-28 Xilinx, Inc. Programmable logic device for wireless local area network
US7039690B2 (en) * 2001-08-01 2006-05-02 Lucent Technologies Inc. System and method for accessing registers of PHY device in network
US7043569B1 (en) * 2001-09-07 2006-05-09 Chou Norman C Method and system for configuring an interconnect device
US6826658B1 (en) * 2002-06-20 2004-11-30 Xilinx, Inc. Method and apparatus for managing an optical transceiver
US20040022204A1 (en) * 2002-07-31 2004-02-05 Matthew Trembley Full duplex/half duplex serial data bus adapter
US20040028164A1 (en) * 2002-08-07 2004-02-12 Hongtao Jiang System and method for data transition control in a multirate communication system
US8230114B2 (en) * 2002-08-07 2012-07-24 Broadcom Corporation System and method for implementing a single chip having a multiple sub-layer PHY
US6983342B2 (en) * 2002-10-08 2006-01-03 Lsi Logic Corporation High speed OC-768 configurable link layer chip
US6836493B2 (en) * 2003-01-15 2004-12-28 Agilent Technologies, Inc. Laser initialization in firmware controlled optical transceiver

Also Published As

Publication number Publication date
TWI223504B (en) 2004-11-01
TW200407002A (en) 2004-05-01
KR100508006B1 (ko) 2005-08-17
DE10334837B4 (de) 2007-08-02
JP2004153403A (ja) 2004-05-27
KR20040038600A (ko) 2004-05-08
CN1494226A (zh) 2004-05-05
DE10334837A1 (de) 2004-05-19
US20040081424A1 (en) 2004-04-29
JP4094931B2 (ja) 2008-06-04

Similar Documents

Publication Publication Date Title
CN1238979C (zh) 收发器集成电路以及通信模块
US7773689B2 (en) Multimodal memory controllers
US7197591B2 (en) Dynamic lane, voltage and frequency adjustment for serial interconnect
EP3170090B1 (en) Systems and methods for chip to chip communication
US20080189457A1 (en) Multimodal memory controllers
CN102184149B (zh) 封装
CN102014048A (zh) 带有状态保持的链路功率节省
US20100205337A1 (en) Digital device interconnect system
CN1732450A (zh) 在检测到的静态循环中对总线信号终端进行补偿的装置和方法
US20200201808A1 (en) Time-division multiplexing (tdm) data transfer on serial interfaces
CN104635708A (zh) 一种基于i-mx287处理器的opc ua数据采集模块
US20190205272A1 (en) Compensation for hold-over errors in distributed clock synchronization
US11190332B2 (en) Operation method of communication node for time synchronization in vehicle network
US10530614B2 (en) Short link efficient interconnect circuitry
US20060067358A1 (en) Transceiver module
CN213342248U (zh) 一种基于时间敏感网络传输的域控制器
CN110456300A (zh) 一种基于自适应比对分析技术的采集单元检测装置和方法
US8645742B2 (en) Semiconductor device operating according to an operation clock and having a serial communication interface performing external communications according to a unit transfer time based on the operation clock
US20050138217A1 (en) Bus interface for optical transceiver devices
US20080140907A1 (en) Multimodal Memory Controllers
US20070271060A1 (en) Buffer compensation activation
CN221010145U (zh) 一种can信号转换装置
US20240179804A1 (en) Methods and apparatus to opportunistically operate a wlan interface using shared resources
US8006012B2 (en) Data storage system
CN108599860B (zh) 单向传输器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060125

Termination date: 20100730