JP2002318777A - 高速シリアルインターフェース用のコマンド発行装置 - Google Patents

高速シリアルインターフェース用のコマンド発行装置

Info

Publication number
JP2002318777A
JP2002318777A JP2001120745A JP2001120745A JP2002318777A JP 2002318777 A JP2002318777 A JP 2002318777A JP 2001120745 A JP2001120745 A JP 2001120745A JP 2001120745 A JP2001120745 A JP 2001120745A JP 2002318777 A JP2002318777 A JP 2002318777A
Authority
JP
Japan
Prior art keywords
command
orb
packet
status
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001120745A
Other languages
English (en)
Inventor
Isamu Ishimura
勇 石村
Yoshihiro Tahira
由弘 田平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001120745A priority Critical patent/JP2002318777A/ja
Priority to US10/124,265 priority patent/US7127530B2/en
Priority to EP02008865A priority patent/EP1253520B1/en
Priority to DE60215997T priority patent/DE60215997T2/de
Publication of JP2002318777A publication Critical patent/JP2002318777A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】 【課題】 ＳＢＰ−２（serial bus protocol - 2）の
イニシエータ機能を実現するうえで、コマンド発行の際
の中央処理ユニット（ＣＰＵ）の負担を軽減する。 【解決手段】 ＣＰＵ１０により起動されてコマンド発
行シーケンスを制御するためのシーケンス制御回路２９
と、発行すべきオペレーション要求ブロック（ＯＲＢ）
を送信パケットに構成したり、受信したパケットからス
テータスを取り出したりするためのパケット処理回路２
８と、ＣＰＵ１０により登録されたコマンドＯＲＢを格
納するためのバッファ３０と、ＣＰＵ１０により登録さ
れたマネージメントＯＲＢを格納するためのバッファ３
１と、発行したマネージメントＯＲＢに対して受信した
ステータスを格納してＣＰＵ１０へ渡すためのバッファ
３２と、発行したコマンドＯＲＢに対して受信したステ
ータスを格納してＣＰＵ１０へ渡すためのバッファ３３
とを設ける。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高速シリアルイン
ターフェース用のコマンド発行装置に関するものであ
る。
【０００２】
【従来の技術】近年、ＡＶ機器やコンピュータ機器等を
接続するための高速シリアルインターフェースとして、
ＩＥＥＥ１３９４方式が注目されている。この方式は、
従来のパラレル方式であるＡＴＡＰＩ（AT attachment
packet interface）、ＳＣＳＩ（small computer syste
m interface）等によるコンピュータ機器間の通信のみ
ならず、ＡＶ機器間での通信にも用いることができるも
のである。これは、ＩＥＥＥ１３９４方式に、アシンク
ロナス（asynchronous）通信とアイソクロノス（isochr
onous）通信とが定義されているためである。
【０００３】一般的にＩＥＥＥ１３９４方式を用いて、
例えばコンピュータデータをハードディスク等の磁気デ
ィスクやＤＶＤ−ＲＡＭ等の光ディスクに格納したり、
これらのディスクから記録済みのコンピュータデータを
ホストコンピュータが読み出したりする際には、アシン
クロナス通信により、制御コマンドやデータが伝送され
る。従来、ホストコンピュータ（イニシエータ）とハー
ドディスクやＤＶＤ−ＲＡＭ等（ターゲット）との間で
は、アシンクロナス通信を用いたプロトコルの１つであ
るＳＢＰ−２（serial bus protocol - 2）が主に採用
されている。
【０００４】
【発明が解決しようとする課題】さて、日本国でのデジ
タル放送開始に伴って、ＡＶ機器とコンピュータ周辺機
器との融合が加速しはじめ、セットトップボックス（Ｓ
ＴＢ：set top box）の記録媒体としてハードディスク
やＤＶＤ−ＲＡＭ等が利用され始めている。これらのデ
ィスクに記録されるＡＶデータは、管理や編集を容易に
するためにコンピュータファイルとして扱えるフォーマ
ットで記録される。この場合、ＡＶ機器であるＳＴＢに
ＳＢＰ−２のイニシエータ機能を実装することが必須と
なってくる。
【０００５】従来、ＳＢＰ−２のイニシエータ機能を実
装する機器はコンピュータが主流であったため、十分な
速度性能を持った中央処理ユニット（ＣＰＵ：central
processing unit）が全てのパケット送受信の管理、特
にオペレーション要求ブロック（ＯＲＢ：operation re
quest block）を含んだパケットの生成等をプログラム
に従って行っていた。ところが、十分な速度性能を持っ
たＣＰＵをＡＶ機器に搭載するのは、コストパフォーマ
ンスの点で非常に困難である。
【０００６】また、イニシエータ機器（ＳＴＢ）からタ
ーゲット機器（ハードディスクドライブやＤＶＤ−ＲＡ
Ｍドライブ）にＡＶデータを記録したり、画像の再生、
編集を行うときに、ＣＰＵ処理では十分なコマンド実行
速度が得られず、ターゲット機器の転送性能を十分引き
出せない。更に、システム全体として必要な転送性能が
得られないという問題が生じていた。
【０００７】本発明の目的は、高速シリアルインターフ
ェースのイニシエータ機能を実装する機器において、コ
マンド発行の際のＣＰＵの負担を軽減することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、高速シリアルインターフェースにおける
イニシエータとしてパケットを用いてターゲットへコマ
ンドを発行するためのコマンド発行装置において、ＣＰ
Ｕにより起動されてコマンド発行シーケンスを制御する
ためのシーケンス制御回路と、発行すべきＯＲＢを送信
パケットに構成したり、受信したパケットからステータ
スを取り出したりするためのパケット処理回路と、前記
ＣＰＵにより登録されたコマンドＯＲＢを格納するため
のコマンドＯＲＢ送信バッファと、前記ＣＰＵにより登
録されたマネージメントＯＲＢを格納するためのマネー
ジメントＯＲＢ送信バッファと、発行したマネージメン
トＯＲＢに対して受信したステータスを格納して前記Ｃ
ＰＵへ渡すためのマネージメント用ステータス受信バッ
ファと、発行したコマンドＯＲＢに対して受信したステ
ータスを格納して前記ＣＰＵへ渡すためのコマンド用ス
テータス受信バッファとを備えた構成を採用したもので
ある。
【０００９】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明するが、これによって本発明の技
術的範囲が制限されるものではない。
【００１０】図１Ａ〜図１Ｅは、ＩＥＥＥ１３９４で定
義されている非同期パケットの一部の構造を示すパケッ
ト構成図である。ＩＥＥＥ１３９４では、動作の要求を
行うための要求（request）パケットと、要求パケット
によって要求された動作の結果を返すための応答（resp
onse）パケットとが定義されている。いずれのパケット
に対しても、パケットを受信した場合には、パケットの
受信状態を示すアクノリッジ（ＡＣＫ：acknoledge）パ
ケットを相手機器に返す。ＡＣＫパケットには、処理完
了を示すａｃｋ＿ｃｏｍｐｌｅｔｅ、受信は完了したが
処理中であることを示すａｃｋ＿ｐｅｎｄｉｎｇ、再送
要求を示すａｃｋ＿ｂｕｓｙ等の状態を示す。要求パケ
ットと応答パケットとは通常対をなして使用される。
【００１１】図１Ａ、図１Ｂ及び図１Ｄは、いずれも要
求パケットを示しており、それぞれＢＷＲＱパケット
（write request for data block packet：ブロックデ
ータ書き込み要求パケット）、ＱＷＲＱパケット（writ
e request for data quadlet packet：クワドレットデ
ータ書き込み要求パケット）、ＢＲＲＱパケット（read
request for data block packet：ブロックデータ読み
出し要求パケット）である。書き込み要求（ＢＷＲＱ及
びＱＷＲＱ）パケットに対する応答パケットとして図１
Ｃに示すＷＲＳパケット（write response packet：書
き込み応答パケット）が定義されており、またＢＲＲＱ
パケットに対する応答パケットとして図１Ｅに示すＢＲ
ＲＳパケット（read response for data block packe
t：ブロックデータ読み出し応答パケット）が定義され
ている。いずれの場合もパケットの種類を識別するトラ
ンザクションコード（ｔｃｏｄｅ：transaction code）
と、トランザクション固有のタグ情報であるトランザク
ションラベル（ｔｌ：transaction label）とが含まれ
ており、また応答パケットの場合には、応答状態を示す
レスポンスコード（ｒｃｏｄｅ：response code）が含
まれている。したがって、ｔｃｏｄｅによりトランザク
ションの種類が識別でき、またｔｌにより対をなす要求
パケットと応答パケットとを認識することができる。な
お、詳細については、ＩＥＥＥ１３９４−１９９５規格
書を参照されたい。
【００１２】図２、図３及び図４に、ＳＢＰ−２におけ
る各種データフォーマットを示す。イニシエータは、自
らのシステムメモリ内にＯＲＢを作成する。ＳＢＰ−２
ではイニシエータとターゲットとの接続状態、コマンド
実行等を管理するためのマネージメント系のコマンドが
定義されている。これらは、図２のマネージメント（ma
nagement）ＯＲＢに含まれて扱われる。ＲＥＡＤコマン
ド、ＷＲＩＴＥコマンド等は、図３のコマンド（comman
d）ＯＲＢに含まれて扱われる。コマンドはコマンドブ
ロック（ｃｏｍｍａｎｄ＿ｂｌｏｃｋ）フィールドに格
納される。図４は、ステータスのデータフォーマットを
示している。ターゲット側のＣＳＲ(control and statu
s registres)空間には、マネージメントエージェント
（ＭＡＮＡＧＥＭＥＮＴ＿ＡＧＥＮＴ）レジスタ、コマ
ンドエージェント（ＣｏｍｍａｎｄＡｇｅｎｔ）レジス
タ等が定義されている。ＣｏｍｍａｎｄＡｇｅｎｔレジ
スタは、エージェントステート（ＡＧＥＮＴ＿ＳＴＡＴ
Ｅ）、エージェントリセット（ＡＧＥＮＴ＿ＲＥＳＥ
Ｔ）、ＯＲＢポインタ（ＯＲＢ＿ＰＯＩＮＴＥＲ）、ド
アベル（ＤＯＯＲＢＥＬＬ）の各レジスタから構成され
る。
【００１３】図５は、コマンドＯＲＢのリンクを示して
いる。リンクされていないコマンドＯＲＢは、図３に示
す次ＯＲＢ（ｎｅｘｔ＿ＯＲＢ）フィールドが空（Ｎｕ
ｌｌ）になっている。具体的には、同フィールドの先頭
ビットが“１”であることによってＮｕｌｌであると識
別する。ところが、コマンドＯＲＢがリンクされている
と、図５上段に示すように、先に発行されるコマンドＡ
のＯＲＢのｎｅｘｔ＿ＯＲＢフィールドにはコマンドＢ
のＯＲＢのアドレスが記載されている。これによって、
ターゲットは取得したコマンドＯＲＢのｎｅｘｔ＿ＯＲ
ＢフィールドがＮｕｌｌになるまで、ｎｅｘｔ＿ＯＲＢ
フィールドが示すアドレスにコマンドＯＲＢを取得しに
いくことになる。
【００１４】次に、図６を用いて、ＳＢＰ−２における
ターゲットのステート管理について説明する。ターゲッ
トは図６に示すように、リセット（ＲＥＳＥＴ）、アク
ティブ（ＡＣＴＩＶＥ）、サスペンド（ＳＵＳＰＥＮ
Ｄ）、デッド（ＤＥＡＤ）の４つのステートによって管
理され、これらの状態はＣｏｍｍａｎｄＡｇｅｎｔレジ
スタの１つであるＡＧＥＮＴ＿ＳＴＡＴＥレジスタに示
される。ターゲットは電源投入時ＲＥＳＥＴステートに
いる。ターゲットのＯＲＢ＿ＰＯＩＮＴＥＲレジスタが
アクセスされ、コマンドＯＲＢ取得を行うとＡＣＴＩＶ
Ｅステートに遷移する。コマンドＯＲＢ実行終了後、ス
テータスを返すとＳＵＳＰＥＮＤステートに遷移し、以
後ＯＲＢ＿ＰＯＩＮＴＥＲレジスタあるいはＤＯＯＲＢ
ＥＬＬレジスタにアクセスされてコマンドＯＲＢを取得
するとＡＣＴＩＶＥステートに遷移し、ステータス返送
後ＳＵＳＰＥＮＤステートに遷移することを繰り返す。
ところが、実行したコマンドＯＲＢがエラーで終了した
場合や、コマンドＯＲＢの実行シーケンス中のトランザ
クションエラー等が発生すると、ターゲットはＤＥＡＤ
ステートに遷移する。ターゲットはＤＥＡＤステートに
いると、続けてコマンドＯＲＢを取得することができな
いため、イニシエータからＡＧＥＮＴ＿ＲＥＳＥＴレジ
スタにアクセスしてもらうことによってＲＥＳＥＴステ
ートにもどることができる。
【００１５】図７は、本発明に係るＳＢＰ−２のコマン
ド発行装置を実装したデータ伝送システムのブロック図
である。図７のシステムでは、ＩＥＥＥ１３９４バス３
を介してイニシエータ１がターゲット２に接続されてい
る。例えば、イニシエータ１はＳＴＢであり、ターゲッ
ト２はハードディスクドライブ又は光ディスクドライブ
である。イニシエータ１は、ＣＰＵ１０と、コマンド発
行装置２０とを備えている。コマンド発行装置２０は、
物理層コントローラ（ＰＨＹ）２１と、リンク層コント
ローラ（ＬＩＮＫ）２２と、送信バッファ（ＡＴＦ：as
ynchronous transmission FIFO buffer）２３と、受信
バッファ（ＡＲＦ：asynchronous reception FIFO buff
er）２４と、制御レジスタ部２５と、送信フィルタ（Ｔ
ＦＩＬ）２６と、受信フィルタ（ＲＦＩＬ）２７と、パ
ケット処理回路（ＰＰＲＣ）２８と、シーケンス制御回
路（ＳＱＣ）２９と、コマンドＯＲＢ送信バッファ（Ｃ
ＯＴＢ）３０と、マネージメントＯＲＢ送信バッファ
（ＭＯＴＢ）３１と、マネージメント用ステータス受信
バッファ（ＳＲＢＭ）３２と、コマンド用ステータス受
信バッファ（ＳＲＢＣ）３３とからなる。
【００１６】物理層コントローラ２１は、バス３のイニ
シャライズ、データのエンコード／デコード、アービト
レーション、バイアス電圧の出力／検出等の機能を持
つ。リンク層コントローラ２２は、パケットの送受信、
誤り訂正符号の生成／検出等の機能を持つ。送信バッフ
ァ２３は送信すべきパケットを格納するためのバッファ
であり、受信バッファ２４はＣＰＵ１０宛てに受信した
パケットを格納するためのバッファである。制御レジス
タ部２５は、パケット送受信の際のＣＰＵ１０からの様
々な制御を行ったり、コマンド発行のための初期設定や
ＯＲＢの登録、ステータスの読み出し等を行ったりする
場合に用いられるレジスタ群である。
【００１７】送信フィルタ２６は、パケット処理回路２
８からのパケット送信要求とＣＰＵ１０からのパケット
送信要求とを受けて送信バッファ２３が空であれば、要
求されたパケットを送信バッファ２３へ書き込む。この
送信フィルタ２６は、パケット処理回路２８とＣＰＵ１
０から同時にパケット送信要求があった場合、いずれか
を優先させる調停機能を有し、また送信バッファ２３が
空でない場合はパケットの書き込みを禁止する機能も有
している。
【００１８】受信フィルタ２７は、パケット処理回路２
８宛てのパケットとＣＰＵ１０宛てのパケットとを識別
する。具体的には、受信フィルタ２７は、コマンド発行
時にパケット処理回路２８から与えられた情報、つまり
要求パケットに対してはｔｃｏｄｅとｄｅｓｔｉｎａｔ
ｉｏｎ＿ｏｆｆｓｅｔ（パケット送信先アドレス）とに
より、また応答パケットに対してはｔｃｏｄｅとｔｌと
によってパケット処理回路２８宛てのパケットであるこ
とを識別して、受信パケットをパケット処理回路２８へ
渡す。それ以外の受信パケットはＣＰＵ１０宛てのパケ
ットであると識別して、受信バッファ２４へ格納する。
【００１９】パケット処理回路２８は、コマンド発行シ
ーケンスやステータス受信にかかわるパケットの生成や
トランザクションの管理を行う。詳細の動作については
後述する。
【００２０】シーケンス制御回路２９は、コマンドＯＲ
Ｂ送信バッファ３０、マネージメントＯＲＢ送信バッフ
ァ３１とともにコマンド発行シーケンスを制御する。こ
のシーケンス制御回路２９は、ＣＰＵ１０から制御レジ
スタ部２５を介して受け取った、ターゲット２のＭＡＮ
ＡＧＥＭＥＮＴ＿ＡＧＥＮＴレジスタ及びＣｏｍｍａｎ
ｄＡｇｅｎｔレジスタの各々のアドレスや、ターゲット
２のｄｅｓｔｉｎａｔｉｏｎＩＤをもとに、当該ＭＡＮ
ＡＧＥＭＥＮＴ＿ＡＧＥＮＴレジスタ及びＣｏｍｍａｎ
ｄＡｇｅｎｔレジスタの各々へのアクセス要求をＣＰＵ
１０他の各ブロックから受けて要求パケットを生成し、
これをパケット処理回路２８へ渡す。また同要求パケッ
トに対する応答パケットの受信通知をパケット処理回路
２８から受けてコマンド発行シーケンスを管理する。
【００２１】コマンドＯＲＢ送信バッファ３０は、ＣＰ
Ｕ１０から制御レジスタ部２５を介して登録されたコマ
ンドＯＲＢを格納する。しかも、コマンドＯＲＢ送信バ
ッファ３０はコマンドＯＲＢのアドレスを自動で管理す
る機能を有する。具体的には、コマンドＯＲＢ送信バッ
ファ３０は、ＣＰＵ１０からコマンドＯＲＢを登録され
ると、自動的に同コマンドＯＲＢのアドレスを決定し、
このアドレスをシーケンス制御回路２９に通知する。シ
ーケンス制御回路２９は、コマンドＯＲＢ発行の際、同
コマンドＯＲＢのアドレスをターゲット２のＯＲＢ＿Ｐ
ＯＩＮＴＥＲレジスタにＢＷＲＱパケットを使用して書
き込むことになる。また、同コマンドＯＲＢのアドレス
はシーケンス制御回路２９からパケット処理回路２８を
介して受信フィルタ２７に通知され、ターゲット２から
受信したＢＷＲＱパケットのｄｅｓｔｉｎａｔｉｏｎ＿
ｏｆｆｓｅｔが同コマンドＯＲＢのアドレスと一致すれ
ば、当該ＢＷＲＱパケットはパケット処理回路２８に渡
されることになり、パケット処理回路２８はコマンドＯ
ＲＢ送信バッファ３０から読み出したＯＲＢを含んだＢ
ＲＲＳパケットを生成して送信フィルタ２６に渡すこと
になる。
【００２２】更に、コマンドＯＲＢ送信バッファ３０
は、複数のＯＲＢを登録することができ、ＣＰＵ１０か
らコマンドＯＲＢが登録されたときに当該コマンドＯＲ
Ｂ送信バッファ３０内に未発行のコマンドＯＲＢが残っ
ていた場合、自動的にＯＲＢのリンクを行う機能を有し
ている。図５下段に示すように、コマンドＯＲＢ送信バ
ッファ３０は、追加登録されたコマンドＯＲＢのアドレ
スを自動的に割り当て、先に登録されているコマンドＯ
ＲＢのｎｅｘｔ＿ＯＲＢフィールドを当該追加登録され
たコマンドＯＲＢのアドレスに書き換える。またこのと
き、コマンドＯＲＢ送信バッファ３０は、シーケンス制
御回路２９にターゲット２のＤＯＯＲＢＥＬＬレジスタ
へのアクセスを要求する。
【００２３】マネージメントＯＲＢ送信バッファ３１
は、ＣＰＵ１０から制御レジスタ部２５を介して登録さ
れたマネージメントＯＲＢを格納する。しかも、マネー
ジメントＯＲＢ送信バッファ３１はマネージメントＯＲ
Ｂのアドレスを自動で管理する機能を有する。具体的に
は、マネージメントＯＲＢ送信バッファ３１は、ＣＰＵ
１０からマネージメントＯＲＢを登録されると、自動的
に同マネージメントＯＲＢのアドレスを決定し、このア
ドレスをシーケンス制御回路２９に通知する。シーケン
ス制御回路２９は、マネージメントＯＲＢ発行の際、同
マネージメントＯＲＢのアドレスをターゲット２のＭＡ
ＮＡＧＥＭＥＮＴ＿ＡＧＥＮＴレジスタにＢＷＲＱパケ
ットを使用して書き込むことになる。また、同マネージ
メントＯＲＢのアドレスはシーケンス制御回路２９から
パケット処理回路２８を介して受信フィルタ２７に通知
され、ターゲット２から受信したＢＷＲＱパケットのｄ
ｅｓｔｉｎａｔｉｏｎ＿ｏｆｆｓｅｔが同マネージメン
トＯＲＢのアドレスと一致すれば、当該ＢＷＲＱパケッ
トはパケット処理回路２８に渡されることになり、パケ
ット処理回路２８はマネージメントＯＲＢ送信バッファ
３１から読み出したＯＲＢを含んだＢＲＲＳパケットを
生成して送信フィルタ２６に渡すことになる。
【００２４】マネージメント用ステータス受信バッファ
３２は、発行したマネージメントＯＲＢに対して受信し
たステータスを格納してＣＰＵ１０に通知する。マネー
ジメントＯＲＢ発行前にＣＰＵ１０から制御レジスタ部
２５を介して受信フィルタ２７に通知されるＳＴＡＴＵ
Ｓ＿ＦＩＦＯのアドレスに一致したｄｅｓｔｉｎａｔｉ
ｏｎ＿ｏｆｆｓｅｔを持つＢＷＲＱパケットをターゲッ
ト２から受信すると、受信フィルタ２７は同ＢＷＲＱパ
ケットをパケット処理回路２８に渡す。パケット処理回
路２８は、マネージメントＯＲＢ送信バッファ３１から
通知されたマネージメントＯＲＢのアドレスと、受信し
たステータスのＯＲＢ＿ｏｆｆｓｅｔ＿ｈｉ／ＯＲＢ＿
ｏｆｆｓｅｔ＿ｌｏ（図４参照）とが一致すると、マネ
ージメント用ステータス受信バッファ３２にステータス
を渡す。
【００２５】コマンド用ステータス受信バッファ３３
は、発行したコマンドＯＲＢに対して受信したステータ
スを格納してＣＰＵ１０に通知する。コマンドＯＲＢ発
行前にＣＰＵ１０から制御レジスタ部２５を介して受信
フィルタ２７に通知されるＳＴＡＴＵＳ＿ＦＩＦＯのア
ドレスに一致したｄｅｓｔｉｎａｔｉｏｎ＿ｏｆｆｓｅ
ｔを持つＢＷＲＱパケットをターゲット２から受信する
と、受信フィルタ２７は同ＢＷＲＱパケットをパケット
処理回路２８に渡す。パケット処理回路２８は、マネー
ジメントＯＲＢ送信バッファ３１から通知されたマネー
ジメントＯＲＢのアドレスと、受信したステータスのＯ
ＲＢ＿ｏｆｆｓｅｔ＿ｈｉ／ＯＲＢ＿ｏｆｆｓｅｔ＿ｌ
ｏとが一致しない場合には、コマンド用ステータス受信
バッファ３３にステータスを渡す。また、コマンド用ス
テータス受信バッファ３３は、複数のステータスを格納
できる。更にコマンド用ステータス受信バッファ３３
は、受信したステータスがエラーであることを検出する
（図４に示すステータスのｄビットがセットされている
と、該当するコマンドＯＲＢがエラーであったことを示
す）と、シーケンス制御回路２９にターゲット２のＡＧ
ＥＮＴ＿ＲＥＳＥＴレジスタへのアクセスを要求する機
能を有する。
【００２６】以下、図１中のコマンド発行装置２０の５
つの動作例を説明する。
【００２７】（動作例１）図８と図９Ａ〜図９Ｂとを用
いてマネージメントＯＲＢ発行時のコマンド発行装置２
０の動作を説明する。イニシエータ１は、マネージメン
トＯＲＢ発行前に、ターゲット２のコンフィギュレーシ
ョンＲＯＭからＭＡＮＡＧＥＭＥＮＴ＿ＡＧＥＮＴレジ
スタのアドレスを取得する必要があるが、ここではその
動作説明は省略する。
【００２８】（１）ＣＰＵ１０は、初期設定としてター
ゲット２から取得したＭＡＮＡＧＥＭＥＮＴ＿ＡＧＥＮ
Ｔレジスタのアドレスとターゲット２のノードＩＤとを
シーケンス制御回路２９に、ステータスの受信バッファ
（ＳＴＡＴＵＳ＿ＦＩＦＯ）のアドレスをマネージメン
ト用ステータス受信バッファ３２にそれぞれ設定する。
【００２９】（２）ＣＰＵ１０は発行するマネージメン
トＯＲＢを作成し、マネージメントＯＲＢ送信バッファ
３１に登録する。このときマネージメントＯＲＢ送信バ
ッファ３１は、同マネージメントＯＲＢのアドレス（図
８の＊Ｐ）を決定してシーケンス制御回路２９へ通知す
る。また、パケット処理回路２８と受信フィルタ２７に
も同アドレスを通知する。
【００３０】（３）ＣＰＵ１０はシーケンス制御回路２
９にマネージメントＯＲＢの発行を要求する（ここから
図８の（ａ）のフェーズ開始）。
【００３１】（４）シーケンス制御回路２９はＣＰＵ１
０から与えられたターゲット２のノードＩＤをｄｅｓｔ
ｉｎａｔｉｏｎ＿ＩＤに、ＭＡＮＡＧＥＭＥＮＴ＿ＡＧ
ＥＮＴレジスタのアドレスをｄｅｓｔｉｎａｔｉｏｎ＿
ｏｆｆｓｅｔに、そしてマネージメントＯＲＢ送信バッ
ファ３１から与えられたマネージメントＯＲＢのアドレ
ス（＊Ｐ）をｄａｔａ＿ｆｉｅｌｄに、ｔｃｏｄｅを
“１（ＢＷＲＱであることを示す）”に、ｄａｔａ＿ｌ
ｅｎｇｔｈを“８”に設定した図１Ａに示すＢＷＲＱパ
ケットを生成し、パケット処理回路２８に渡す。
【００３２】（５）パケット処理回路２８は同ＢＷＲＱ
パケットのｔｌに任意の値を設定して送信フィルタ２
６、送信バッファ２３、リンク層コントローラ２２、物
理層コントローラ２１を介して１３９４バス３に送出す
る。このときパケット処理回路２８は、ｔｃｏｄｅとｔ
ｌとを受信フィルタ２７に通知する。
【００３３】（６）同ＢＷＲＱパケットをターゲット２
が受信し、ＷＲＳパケットを返す。
【００３４】（７）受信フィルタ２７は受信した同ＷＲ
ＳパケットのｔｃｏｄｅがＷＲＳであることと、ｔｌが
パケット処理回路２８から渡されたそれと一致している
こととを確認できると、パケット処理回路２８とシーケ
ンス制御回路２９にＷＲＳパケットの受信を通知してＷ
ＲＳパケット自体は読み捨てる（ここまでが図８の
（ａ）のフェーズ）。
【００３５】（８）続いてターゲット２はマネージメン
トＯＲＢを取得するために、マネージメントＯＲＢのア
ドレス（＊Ｐ）宛てにＢＲＲＱパケットを送信する。受
信フィルタ２７は、受信したＢＲＲＱパケットのｄｅｓ
ｔｉｎａｔｉｏｎ＿ｏｆｆｓｅｔとパケット処理回路２
８から通知されたマネージメントＯＲＢのアドレス（＊
Ｐ）とが一致していることを確認すると、パケット処理
回路２８にＢＲＲＱパケット受信の通知とともにｔｌを
渡し、ＢＲＲＱパケット自体は読み捨てる（ここから図
８の（ｂ）のフェーズ開始）。
【００３６】（９）パケット処理回路２８は、ｄａｔａ
＿ｆｉｅｌｄにマネージメントＯＲＢ送信バッファ３１
から読み出したマネージメントＯＲＢを入れてＢＲＲＳ
パケットを作成する。更にパケット処理回路２８は、同
ＢＲＲＳパケットのｔｌを受信フィルタ２７から受けた
ｔｌに書き換えたうえ送信フィルタ２６、送信バッファ
２３、リンク層コントローラ２２、物理層コントローラ
２１を介して１３９４バス３に送出する。
【００３７】（１０）ターゲット２は同ＢＲＲＳパケッ
トを受信することによって、マネージメントＯＲＢを取
得してこれを実行する（ここまでが図８の（ｂ）のフェ
ーズ）。
【００３８】（１１）ＯＲＢの実行が完了すると、ター
ゲット２は図４に示すステータスを作成し、このステー
タスをＢＷＲＱパケットのｄａｔａ＿ｆｉｅｌｄに入れ
てイニシエータ１に送信する（ここから図８の（ｃ）の
フェーズ開始）。
【００３９】（１２）受信フィルタ２７は、受信した同
ステータスを含んだＢＷＲＱパケットのｄｅｓｔｉｎａ
ｔｉｏｎ＿ｏｆｆｓｅｔが、ＣＰＵ１０に設定されてい
たＳＴＡＴＵＳ＿ＦＩＦＯのアドレスと一致しているこ
とが確認できると、パケット処理回路２８にＢＷＲＱパ
ケット受信の通知をするとともに同ＢＷＲＱパケットを
パケット処理回路２８に渡す。
【００４０】（１３）パケット処理回路２８は、同ＢＷ
ＲＱパケットのｄａｔａ＿ｆｉｅｌｄに含まれるステー
タスのＯＲＢ＿ｏｆｆｓｅｔ＿ｈｉとＯＲＢ＿ｏｆｆｓ
ｅｔ＿ｌｏ（図４参照）とを参照し、マネージメントＯ
ＲＢ送信バッファ３１から受けていたマネージメントＯ
ＲＢのアドレス（＊Ｐ）と一致していれば、ステータス
をマネージメント用ステータス受信バッファ３２に格納
する。また同時に同ＢＷＲＱパケットに対するＷＲＳパ
ケットを作成して、送信フィルタ２６、送信バッファ２
３、リンク層コントローラ２２、物理層コントローラ２
１を介して１３９４バス３に送出する。
【００４１】（１４）パケット処理回路２８は、送信し
た同ＷＲＳパケットに対するＡＣＫパケットの情報が正
常終了であることを確認すると、ＣＰＵ１０に対してマ
ネージメントＯＲＢに対するステータスの受信を通知す
る（ここまでが図８の（ｃ）のフェーズ）。
【００４２】（１５）ＣＰＵ１０はマネージメント用ス
テータス受信バッファ３２からステータスを読み出す。
【００４３】以上のように、本コマンド発行装置２０を
使用することで、ＣＰＵ１０は、初期設定、マネージメ
ントＯＲＢの作成と登録、マネージメントＯＲＢの発行
要求を行うと、この時点から、ステータスの受信通知及
びステータスの読み出しまでの間、負荷をなくすことが
できる。
【００４４】（動作例２）次に、図１０と図１１Ａ〜図
１１Ｂとを用いてコマンドＯＲＢ発行時のコマンド発行
装置２０の動作を説明する。イニシエータ１は、コマン
ドＯＲＢ発行前に、ターゲット２へのログインによって
得られるＣｏｍｎａｎｄＡｇｅｎｔレジスタのアドレス
を取得する必要があるが、ここではその動作説明は省略
する。
【００４５】（１）ＣＰＵ１０は、初期設定としてター
ゲット２から取得したＣｏｍｍａｎｄＡｇｅｎｔレジス
タのアドレスとターゲット２のノードＩＤとをシーケン
ス制御回路２９に、ステータスの受信バッファ（ＳＴＡ
ＴＵＳ＿ＦＩＦＯ）のアドレスをコマンド用ステータス
受信バッファ３３にそれぞれ設定する。ターゲット２の
ノードＩＤはマネージメントＯＲＢ発行時と同じ値であ
るので、マネージメントＯＲＢの発行後は省略可能であ
る。また、コマンドＯＲＢの発行が２回目以降であれ
ば、ＣｏｍｍａｎｄＡｇｅｎｔレジスタのアドレスの設
定とＳＴＡＴＵＳ＿ＦＩＦＯのアドレスの設定も省略で
きる。
【００４６】（２）ＣＰＵ１０は発行するコマンドＯＲ
Ｂを作成し、コマンドＯＲＢ送信バッファ３０に登録す
る。このときコマンドＯＲＢ送信バッファ３０は、同コ
マンドＯＲＢのアドレス（図１０の＊Ｐ）を決定してシ
ーケンス制御回路２９へ通知する。また、パケット処理
回路２８と受信フィルタ２７にも同アドレスを通知す
る。
【００４７】（３）ＣＰＵ１０はシーケンス制御回路２
９にコマンドＯＲＢの発行を要求する（ここから図１０
の（ａ）のフェーズ開始）。
【００４８】（４）シーケンス制御回路２９はＣＰＵ１
０から与えられたターゲット２のノードＩＤをｄｅｓｔ
ｉｎａｔｉｏｎ＿ＩＤに、ＯＲＢ＿ＰＯＩＮＴＥＲレジ
スタのアドレスをｄｅｓｔｉｎａｔｉｏｎ＿ｏｆｆｓｅ
ｔに、そしてコマンドＯＲＢ送信バッファ３０から与え
られたコマンドＯＲＢのアドレス（＊Ｐ）をｄａｔａ＿
ｆｉｅｌｄに、ｔｃｏｄｅを“１（ＢＷＲＱであること
を示す）”に、ｄａｔａ＿ｌｅｎｇｔｈを“８”にそれ
ぞれ設定した図１Ａに示すＢＷＲＱパケットを生成し、
パケット処理回路２８に渡す。
【００４９】（５）パケット処理回路２８は同ＢＷＲＱ
パケットのｔｌに任意の値を設定して送信フィルタ２
６、送信バッファ２３、リンク層コントローラ２２、物
理層コントローラ２１を介して１３９４バス３に送出す
る。このときパケット処理回路２８は、ｔｃｏｄｅとｔ
ｌとを受信フィルタ２７に通知する。
【００５０】（６）同ＢＷＲＱパケットをターゲット２
が受信し、ＷＲＳパケットを返す。
【００５１】（７）受信フィルタ２７は受信した同ＷＲ
ＳパケットのｔｃｏｄｅがＷＲＳであることと、ｔｌが
パケット処理回路２８から渡されたそれと一致している
こととを確認できると、パケット処理回路２８とシーケ
ンス制御回路２９とにＷＲＳパケットの受信を通知して
ＷＲＳパケット自体は読み捨てる（ここまでが図１０の
（ａ）のフェーズ）。
【００５２】（８）続いてターゲット２はコマンドＯＲ
Ｂを取得するために、コマンドＯＲＢのアドレス（＊
Ｐ）宛てにＢＲＲＱパケットを送信する。受信フィルタ
２７は、受信したＢＲＲＱパケットのｄｅｓｔｉｎａｔ
ｉｏｎ＿ｏｆｆｓｅｔとパケット処理回路２８から通知
されたコマンドＯＲＢのアドレス（＊Ｐ）とが一致して
いることを確認すると、パケット処理回路２８にＢＲＲ
Ｑパケット受信の通知とともにｔｌを渡し、ＢＲＲＱパ
ケット自体は読み捨てる（ここから図１０の（ｂ）のフ
ェーズ開始）。
【００５３】（９）パケット処理回路２８は、ｄａｔａ
＿ｆｉｅｌｄにコマンドＯＲＢ送信バッファ３０から読
み出したコマンドＯＲＢを入れてＢＲＲＳパケットを作
成する。更にパケット処理回路２８は同ＢＲＲＳパケッ
トのｔｌを受信フィルタ２７から受けたｔｌに書き換え
たうえ送信フィルタ２６、送信バッファ２３、リンク層
コントローラ２２、物理層コントローラ２１を介して１
３９４バス３に送出する。
【００５４】（１０）ターゲット２は同ＢＲＲＳパケッ
トを受信することによって、コマンドＯＲＢを取得して
これを実行する（ここまでが図１０の（ｂ）のフェー
ズ）。
【００５５】（１１）ＯＲＢの実行が完了すると、ター
ゲット２は図４に示すステータスを作成し、このステー
タスをＢＷＲＱパケットのｄａｔａ＿ｆｉｅｌｄに入れ
てイニシエータ１に送信する（ここから図１０の（ｃ）
のフェーズ開始）。
【００５６】（１２）受信フィルタ２７は受信した同ス
テータスを含んだＢＷＲＱパケットのｄｅｓｔｉｎａｔ
ｉｏｎ＿ｏｆｆｓｅｔが、ＣＰＵ１０に設定されていた
ＳＴＡＴＵＳ＿ＦＩＦＯのアドレスと一致していること
が確認できると、パケット処理回路２８にＢＷＲＱパケ
ット受信の通知をするとともに同ＢＷＲＱパケットをパ
ケット処理回路２８に渡す。
【００５７】（１３）パケット処理回路２８は、同ＢＷ
ＲＱパケットのｄａｔａ＿ｆｉｅｌｄに含まれるステー
タスのＯＲＢ＿ｏｆｆｓｅｔ＿ｈｉとＯＲＢ＿ｏｆｆｓ
ｅｔ＿ｌｏ（図４参照）とを参照し、マネージメントＯ
ＲＢ送信バッファ３１から受けていたマネージメントＯ
ＲＢのアドレスと一致していなければ、ステータスをコ
マンド用ステータス受信バッファ３３に格納する。また
同時に同ＢＷＲＱパケットに対するＷＲＳパケットを作
成して、送信フィルタ２６、送信バッファ２３、リンク
層コントローラ２２、物理層コントローラ２１を介して
１３９４バス３に送出する。
【００５８】（１４）パケット処理回路２８は、送信し
た同ＷＲＳパケットに対するＡＣＫパケットの情報が正
常終了であることを確認すると、ＣＰＵ１０に対してコ
マンドＯＲＢに対するステータスの受信を通知する（こ
こまでが図１０の（ｃ）のフェーズ）。
【００５９】（１５）ＣＰＵ１０はコマンド用ステータ
ス受信バッファ３３からステータスを読み出す。
【００６０】以上のように、本コマンド発行装置２０を
使用することで、ＣＰＵ１０は、初期設定、コマンドＯ
ＲＢの作成と登録、コマンドＯＲＢの発行要求を行う
と、この時点から、ステータスの受信通知及びステータ
スの読み出しまでの間、負荷をなくすことができる。な
お、本動作例ではＯＲＢ＿ＰＯＩＮＴＥＲレジスタへの
アクセスによるコマンドＯＲＢの発行を説明している
が、ＡＧＥＮＴ＿ＳＴＡＴＥがＳＵＳＰＥＮＤ状態での
ＤＯＯＲＢＥＬＬレジスタへのアクセスによるコマンド
ＯＲＢ発行時も同様の機能が動作することは言うまでも
ない。
【００６１】（動作例３）次に、図１２Ａ〜図１２Ｂと
図１３Ａ〜図１３Ｃとを用いて、リンクされたコマンド
ＯＲＢの発行時のコマンド発行装置２０の動作を説明す
る。本動作例では、図５のコマンドＣ追加前、つまりコ
マンドＡ、コマンドＢの２つのコマンドＯＲＢの発行に
ついて説明する。
【００６２】本動作例では、ＣＰＵ１０は発行する２つ
のコマンドＯＲＢ（ＯＲＢ Ａ、ＯＲＢ Ｂ）を作成
し、連続してコマンドＯＲＢ送信バッファ３０に登録す
る。このときコマンドＯＲＢ送信バッファ３０は、コマ
ンドＡのＯＲＢのアドレス（図１２Ａ中の＊Ａ）を決定
してシーケンス制御回路２９へ通知する。また、パケッ
ト処理回路２８と受信フィルタ２７にも同アドレスを通
知する。続いてコマンドＯＲＢ送信バッファ３０はコマ
ンドＢのＯＲＢのアドレス（図１２Ａ中の＊Ｂ）を決定
して、コマンドＡのＯＲＢのｎｅｘｔ＿ＯＲＢフィール
ドを＊Ｂに書き換える。このとき、コマンドＡのＯＲＢ
の場合と同様にコマンドＢのＯＲＢのアドレス（図１２
Ａ中の＊Ｂ）もパケット処理回路２８と受信フィルタ２
７とに通知する。
【００６３】図１２Ａの（ａ）〜（ｃ）のフェーズは、
動作例２と同様に進められる。そして、コマンドＡのＯ
ＲＢに対するステータスの受信がＣＰＵ１０に通知され
ると、ＣＰＵ１０はコマンド用ステータス受信バッファ
３３からステータスを読み出す。ただし、コマンド用ス
テータス受信バッファ３３に複数のステータスを同時に
格納できるようにしておくと、ＣＰＵ１０による当該コ
マンドＡのＯＲＢに対するステータスの読み出しを、コ
マンドＢのＯＲＢに対するステータスの読み出し時まで
延期することができる。
【００６４】ここで、ターゲット２はコマンドＡのＯＲ
Ｂのｎｅｘｔ＿ＯＲＢフィールドがＮｕｌｌでなく＊Ｂ
であることを確認する。したがって、コマンドＢのＯＲ
Ｂ取得とその実行とが開始する。図１２Ｂの（ｄ）及び
（ｅ）のフェーズは、図１２Ａの（ｂ）及び（ｃ）のフ
ェーズと同様である。
【００６５】以上のように、本コマンド発行装置２０を
使用することで、ＣＰＵ１０は複数のコマンドＯＲＢを
発行する際にＯＲＢをリンクさせることを意識すること
なく、登録する全てのコマンドＯＲＢのｎｅｘｔ＿ＯＲ
ＢフィールドをＮｕｌｌのまま登録することができ、Ｃ
ＰＵ１０の負荷を低減することができる。
【００６６】（動作例４）次に、図１４Ａ〜図１４Ｂと
図１５Ａ〜図１５Ｄとを用いて、リンクされたＣｏｍｍ
ａｎｄＯＲＢの実行中にＣｏｍｍａｎｄＯＲＢが追加発
行された時のコマンド発行装置２０の動作を説明する。
本動作例では、図５のようにコマンドＡ、コマンドＢの
２つのＯＲＢをリンクして発行した後、コマンドＡの実
行中にコマンドＣを追加発行する動作について説明す
る。
【００６７】図１４Ａの（ａ）及び（ｂ）のフェーズ
は、動作例３と同様に進められる。そして、ターゲット
２がコマンドＡのＯＲＢ実行中に、ＣＰＵ１０は３つ目
のコマンドＣのＯＲＢを作成し、コマンドＯＲＢ送信バ
ッファ３０に登録する。このときコマンドＯＲＢ送信バ
ッファ３０は、コマンドＣのＯＲＢのアドレス（図１４
Ａ中の＊Ｃ）を決定してパケット処理回路２８と受信フ
ィルタ２７とに通知する。更に、コマンドＯＲＢ送信バ
ッファ３０は、既に登録されているコマンドＢのＯＲＢ
のｎｅｘｔ＿ＯＲＢフィールドを＊Ｃに書き換え、シー
ケンス制御回路２９にターゲット２のＤＯＯＲＢＥＬＬ
レジスタへのアクセスを要求する。シーケンス処理回路
２９は現在コマンドＡのＯＲＢが実行中であることから
ＤＯＯＲＢＥＬＬレジスタへのアクセス要求に対して、
アクセスを行わない。ただし、リンクされていた最後の
ＯＲＢ、つまりコマンドＢのＯＲＢを実行中であれば、
ＤＯＯＢＥＬＬレジスタへのアクセス行う。
【００６８】図１４Ａの（ｃ）のフェーズや図１４Ｂの
（ｄ）〜（ｇ）のフェーズについては、多言を要しない
であろう。なお、本動作例でも、コマンド用ステータス
受信バッファ３３に複数のステータスを同時に格納でき
るようにしておくと、ＣＰＵ１０によるコマンドＡ，Ｂ
のＯＲＢに対するステータスの読み出しを、コマンドＣ
のＯＲＢに対するステータスの読み出し時まで延期する
ことができる。
【００６９】以上のように、本コマンド発行装置２０を
使用することで、ＣＰＵ１０はリンクして発行した複数
のコマンドＯＲＢを実行中に追加のコマンドＯＲＢを発
行する際にもＯＲＢをリンクさせることを意識すること
なく、登録する全てのコマンドＯＲＢのｎｅｘｔ＿ＯＲ
ＢフィールドをＮｕｌｌのまま登録することができ、Ｃ
ＰＵ１０の負荷を低減することができる。
【００７０】（動作例５）次に、図１６と図１７Ａ〜図
１７Ｂとを用いて、コマンドエラー発生時のコマンド発
行装置２０の動作を説明する。ここでは、ＤＥＡＤステ
ートへの遷移、ＲＥＳＥＴステートへの復帰の動作につ
いて説明する。
【００７１】図１６の（ａ）及び（ｂ）のフェーズは、
動作例２と同様に進められる。ここでターゲット２は、
図１６の（ａ）のフェーズにおいてイニシエータ１へＷ
ＲＳパケットを返した時点で、ＲＥＳＥＴステートから
ＡＣＴＩＶＥステートへ遷移する。そして、ターゲット
２がＯＲＢの実行中にエラーが発生すると、ターゲット
２は図４に示すフォーマットに従ってエラーのステータ
スを作成し、このステータスをＢＷＲＱパケットのｄａ
ｔａ＿ｆｉｅｌｄに入れてイニシエータ１に送信する。
エラーのステータスは、図４の“ｄ”ビットをセットす
ることによって生成する。ここでターゲット２はＤＥＡ
Ｄステートに遷移する（ここから図１６の（ｃ）のフェ
ーズ開始）。
【００７２】以下、図１６の（ｃ）及び（ｄ）のフェー
ズについて詳細に説明する。
【００７３】（１）受信フィルタ２７は受信したエラー
ステータスを含んだＢＷＲＱパケットのｄｅｓｔｉｎａ
ｔｉｏｎ＿ｏｆｆｓｅｔが、ＣＰＵ１０に設定されてい
たＳＴＡＴＵＳ＿ＦＩＦＯのアドレスと一致しているこ
とが確認できると、パケット処理回路２８にＢＷＲＱパ
ケット受信の通知をするとともに同ＢＷＲＱパケットを
パケット処理回路２８に渡す。
【００７４】（２）パケット処理回路２８は、同ＢＷＲ
Ｑパケットのｄａｔａ＿ｆｉｅｌｄに含まれるステータ
スのＯＲＢ＿ｏｆｆｓｅｔ＿ｈｉとＯＲＢ＿ｏｆｆｓｅ
ｔ＿ｌｏ（図４参照）とを参照し、マネージメントＯＲ
Ｂ送信バッファ３１から受けていたマネージメントＯＲ
Ｂのアドレスと一致していなければ、ステータスをコマ
ンド用ステータス受信バッファ３３に格納する。また同
時に同ＢＷＲＱパケットに対するＷＲＳパケットを作成
して、送信フィルタ２６、送信バッファ２３、リンク層
コントローラ２２、物理層コントローラ２１を介して１
３９４バス３に送出する。
【００７５】（３）パケット処理回路２８は、送信した
同ＷＲＳパケットに対するＡＣＫパケットの情報が正常
終了であることを確認すると、ＣＰＵ１０に対してコマ
ンドＯＲＢに対するステータスの受信を通知する（ここ
までが図１６の（ｃ）のフェーズ）。
【００７６】（４）ステータスを格納したコマンド用ス
テータス受信バッファ３３は、図４に示すステータスの
“ｄ”ビットがセットされていることを確認すると、シ
ーケンス制御回路２９に対して、ターゲット２のＡＧＥ
ＮＴ＿ＲＥＳＥＴレジスタへのアクセスを要求する。
【００７７】（５）ＣＰＵ１０はコマンド用ステータス
受信バッファ３３からステータスを読み出す。
【００７８】（６）ＡＧＥＮＴ＿ＲＥＳＥＴレジスタへ
のアクセス要求を受けたシーケンス制御回路２９は、Ｃ
ＰＵ１０から与えられたターゲット２のノードＩＤをｄ
ｅｓｔｉｎａｔｉｏｎ＿ＩＤに、ＡＧＥＮＴ＿ＲＥＳＥ
Ｔレジスタのアドレスをｄｅｓｔｉｎａｔｉｏｎ＿ｏｆ
ｆｓｅｔに、任意の値をｑｕａｄｌｅｔ＿ｄａｔａに、
ｔｃｏｄｅを“０（ＱＷＲＱを示す）”にそれぞれ設定
した図１Ｂに示すＱＷＲＱパケットを生成し、パケット
処理回路２８に渡す（ここから図１６の（ｄ）のフェー
ズ開始）。
【００７９】（７）パケット処理回路２８は同ＱＷＲＱ
パケットのｔｌに任意の値を設定して送信フィルタ２
６、送信バッファ２３、リンク層コントローラ２２、物
理層コントローラ２１を介して１３９４バス３に送出す
る。このときパケット処理回路２８は、ｔｃｏｄｅとｔ
ｌを受信フィルタ２７に通知する。
【００８０】（８）同ＱＷＲＱパケットをターゲット２
が受信し、ＷＲＳパケットを返す。ここでターゲット２
はＲＥＳＥＴステートに遷移する。
【００８１】（９）受信フィルタ２７は受信した同ＷＲ
ＳパケットのｔｃｏｄｅがＷＲＳであることと、ｔｌが
パケット処理回路２８から渡されたそれと一致している
こととを確認できると、パケット処理回路２８とシーケ
ンス制御回路２９にＷＲＳパケットの受信を通知してＷ
ＲＳパケット自体は読み捨てる（ここまでが図１６の
（ｄ）のフェーズ）。
【００８２】（１０）シーケンス制御回路２９は、ＣＰ
Ｕ１０にＡＧＥＮＴ＿ＲＥＳＥＴレジスタへのアクセス
を行ったことを通知する。
【００８３】以上のように、本コマンド発行装置２０を
使用することで、発行したコマンドＯＲＢがエラー終了
し、ターゲット２がＤＥＡＤステートに遷移していて
も、ＲＥＳＥＴステートへ遷移させるアクションをＣＰ
Ｕ１０が起こす必要がないため、ＣＰＵ１０の負荷を軽
減できる。また本コマンド発行装置２０は、リンクされ
たコマンドＯＲＢの途中でエラーが発生した場合、ＡＧ
ＥＮＴ＿ＲＥＳＥＴレジスタアクセス後は、ＯＲＢ＿Ｐ
ＯＩＮＴＥＲレジスタアクセスによって登録しているコ
マンドＯＲＢを引き続き発行することも可能であるた
め、ＣＰＵ１０は続けてコマンドＯＲＢを発行すること
ができる。
【００８４】
【発明の効果】以上説明してきたとおり、本発明によれ
ば、コマンドＯＲＢやマネージメントＯＲＢをその各々
のための送信バッファに登録し、かつシーケンス制御回
路を起動するだけで、発行したＯＲＢに対するステータ
スを受け取るまでは、ＣＰＵに負担がかからない。ま
た、本発明によれば、非プログラム制御の採用により、
コマンド発行装置における応答性能の高いイニシエータ
機能を実現することができる。
【図面の簡単な説明】
【図１Ａ】ＩＥＥＥ１３９４バス上のＢＷＲＱパケット
の構成図である。
【図１Ｂ】ＩＥＥＥ１３９４バス上のＱＷＲＱパケット
の構成図である。
【図１Ｃ】ＩＥＥＥ１３９４バス上のＷＲＳパケットの
構成図である。
【図１Ｄ】ＩＥＥＥ１３９４バス上のＢＲＲＱパケット
の構成図である。
【図１Ｅ】ＩＥＥＥ１３９４バス上のＢＲＲＳパケット
の構成図である。
【図２】ＳＢＰ−２におけるマネージメントＯＲＢのデ
ータフォーマット図である。
【図３】ＳＢＰ−２におけるコマンドＯＲＢのデータフ
ォーマット図である。
【図４】ＳＢＰ−２におけるステータスのデータフォー
マット図である。
【図５】ＳＢＰ−２におけるコマンドＯＲＢのリンクを
説明するための図である。
【図６】ＳＢＰ−２におけるターゲットのステート遷移
図である。
【図７】本発明に係るＳＢＰ−２のコマンド発行装置を
実装したデータ伝送システムのブロック図である。
【図８】図７のコマンド発行装置によるマネージメント
ＯＲＢの発行シーケンスを示す図である。
【図９Ａ】マネージメントＯＲＢ発行時の図７中の各部
の動作を示すタイミングチャートである。
【図９Ｂ】図９Ａに続くタイミングチャートである。
【図１０】図７のコマンド発行装置によるコマンドＯＲ
Ｂの発行シーケンスを示す図である。
【図１１Ａ】コマンドＯＲＢ発行時の図７中の各部の動
作を示すタイミングチャートである。
【図１１Ｂ】図１１Ａに続くタイミングチャートであ
る。
【図１２Ａ】図７のコマンド発行装置によるリンクされ
たコマンドＯＲＢの発行シーケンスを示す図である。
【図１２Ｂ】図１２Ａに続くシーケンス図である。
【図１３Ａ】リンクされたコマンドＯＲＢ発行時の図７
中の各部の動作を示すタイミングチャートである。
【図１３Ｂ】図１３Ａに続くタイミングチャートであ
る。
【図１３Ｃ】図１３Ｂに続くタイミングチャートであ
る。
【図１４Ａ】図７のコマンド発行装置によるリンクされ
たコマンドＯＲＢ実行中の他のコマンドＯＲＢ追加発行
シーケンスを示す図である。
【図１４Ｂ】図１４Ａに続くシーケンス図である。
【図１５Ａ】リンクされたコマンドＯＲＢの実行中に他
のコマンドＯＲＢが追加発行された時の図７中の各部の
動作を示すタイミングチャートである。
【図１５Ｂ】図１５Ａに続くタイミングチャートであ
る。
【図１５Ｃ】図１５Ｂに続くタイミングチャートであ
る。
【図１５Ｄ】図１５Ｃに続くタイミングチャートであ
る。
【図１６】図７のコマンド発行装置におけるコマンドエ
ラー発生時の動作シーケンスを示す図である。
【図１７Ａ】コマンドエラー発生時の図７中の各部の動
作を示すタイミングチャートである。
【図１７Ｂ】図１７Ａに続くタイミングチャートであ
る。
【符号の説明】 １ イニシエータ ２ ターゲット ３ ＩＥＥＥ１３９４バス １０ ＣＰＵ ２０ コマンド発行装置 ２１ 物理層コントローラ（ＰＨＹ） ２２ リンク層コントローラ（ＬＩＮＫ） ２３ 送信バッファ（ＡＴＦ） ２４ 受信バッファ（ＡＲＦ） ２５ 制御レジスタ部 ２６ 送信フィルタ（ＴＦＩＬ） ２７ 受信フィルタ（ＲＦＩＬ） ２８ パケット処理回路（ＰＰＲＣ） ２９ シーケンス制御回路（ＳＱＣ） ３０ コマンドＯＲＢ送信バッファ（ＣＯＴＢ） ３１ マネージメントＯＲＢ送信バッファ（ＭＯＴＢ） ３２ マネージメント用ステータス受信バッファ（ＳＲ
ＢＭ） ３３ コマンド用ステータス受信バッファ（ＳＲＢＣ）

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 高速シリアルインターフェースにおける
    イニシエータとして、パケットを用いてターゲットへコ
    マンドを発行するためのコマンド発行装置であって、 中央処理ユニット（ＣＰＵ）により起動されてコマンド
    発行シーケンスを制御するためのシーケンス制御回路
    と、 発行すべきオペレーション要求ブロック（ＯＲＢ）を送
    信パケットに構成したり、受信したパケットからステー
    タスを取り出したりするためのパケット処理回路と、 前記ＣＰＵにより登録されたコマンドＯＲＢを格納する
    ためのコマンドＯＲＢ送信バッファと、 前記ＣＰＵにより登録されたマネージメントＯＲＢを格
    納するためのマネージメントＯＲＢ送信バッファと、 発行したマネージメントＯＲＢに対して受信したステー
    タスを格納して前記ＣＰＵへ渡すためのマネージメント
    用ステータス受信バッファと、 発行したコマンドＯＲＢに対して受信したステータスを
    格納して前記ＣＰＵへ渡すためのコマンド用ステータス
    受信バッファとを備えたことを特徴とするコマンド発行
    装置。
  2. 【請求項２】 請求項１記載のコマンド発行装置におい
    て、 前記ターゲットへ送信すべきパケットを格納するための
    送信バッファと、 前記パケット処理回路からのパケット送信要求と前記Ｃ
    ＰＵからのパケット送信要求との調停を行い、送信すべ
    きパケットを前記送信バッファに書き込むための送信フ
    ィルタと、 前記ＣＰＵ宛てのパケットを格納するための受信バッフ
    ァと、 受信したパケットの内容に応じて、該受信したパケット
    を前記パケット処理回路宛てと前記ＣＰＵ宛てとに振り
    分けるための受信フィルタとを更に備えたことを特徴と
    するコマンド発行装置。
  3. 【請求項３】 請求項１記載のコマンド発行装置におい
    て、 前記シーケンス制御回路は、前記ＣＰＵから与えられた
    パラメータをもとに、前記ターゲットのマネージメント
    エージェント（ＭＡＮＡＧＥＭＥＮＴ＿ＡＧＥＮＴ）レ
    ジスタへのアクセスを行うパケットを生成・発行するよ
    うに構成されたことを特徴とするコマンド発行装置。
  4. 【請求項４】 請求項１記載のコマンド発行装置におい
    て、 前記シーケンス制御回路は、前記ＣＰＵから与えられた
    パラメータをもとに、前記ターゲットのＯＲＢポインタ
    （ＯＲＢ＿ＰＯＩＮＴＥＲ）レジスタへのアクセスを行
    うパケットを生成・発行するように構成されたことを特
    徴とするコマンド発行装置。
  5. 【請求項５】 請求項１記載のコマンド発行装置におい
    て、 前記コマンドＯＲＢ送信バッファは、複数のコマンドＯ
    ＲＢを同時に登録できる容量を有することを特徴とする
    コマンド発行装置。
  6. 【請求項６】 請求項５記載のコマンド発行装置におい
    て、 前記コマンドＯＲＢ送信バッファは、複数のコマンドＯ
    ＲＢを登録するにあたり、次ＯＲＢ（ｎｅｘｔ＿ＯＲ
    Ｂ）フィールドが空（Ｎｕｌｌ）であっても、ＯＲＢが
    リンクされるように自動的にアドレスを割り振ってｎｅ
    ｘｔ＿ＯＲＢフィールドを書き換えるように構成された
    ことを特徴とするコマンド発行装置。
  7. 【請求項７】 請求項５記載のコマンド発行装置におい
    て、 前記コマンドＯＲＢ送信バッファは、コマンドＯＲＢの
    実行中に新たなコマンドＯＲＢが登録されると、次ＯＲ
    Ｂ（ｎｅｘｔ＿ＯＲＢ）フィールドを書き換えてＯＲＢ
    をリンクした後、前記シーケンス制御回路に前記ターゲ
    ットのドアベル（ＤＯＯＲＢＥＬＬ）レジスタへのアク
    セス要求を行い、 前記シーケンス制御回路は、前記コマンドＯＲＢ送信バ
    ッファからの要求を受けて、前記ＤＯＯＲＢＥＬＬレジ
    スタへのアクセスを行うパケットを生成・発行するよう
    に構成されたことを特徴とするコマンド発行装置。
  8. 【請求項８】 請求項１記載のコマンド発行装置におい
    て、 前記コマンド用ステータス受信バッファは、複数のステ
    ータスを同時に格納できる容量を有することを特徴とす
    るコマンド発行装置。
  9. 【請求項９】 請求項１記載のコマンド発行装置におい
    て、 前記コマンド用ステータス受信バッファは、受信したス
    テータスがエラーのステータスであった場合、前記シー
    ケンス制御回路に前記ターゲットのエージェントリセッ
    ト（ＡＧＥＮＴ＿ＲＥＳＥＴ）レジスタへのアクセス要
    求を行い、 前記シーケンス制御回路は、前記コマンド用ステータス
    受信バッファからの要求を受けて、前記ＡＧＥＮＴ＿Ｒ
    ＥＳＥＴレジスタへのアクセスを行うパケットを生成・
    発行するように構成されたことを特徴とするコマンド発
    行装置。
JP2001120745A 2001-04-19 2001-04-19 高速シリアルインターフェース用のコマンド発行装置 Pending JP2002318777A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001120745A JP2002318777A (ja) 2001-04-19 2001-04-19 高速シリアルインターフェース用のコマンド発行装置
US10/124,265 US7127530B2 (en) 2001-04-19 2002-04-18 Command issuing apparatus for high-speed serial interface
EP02008865A EP1253520B1 (en) 2001-04-19 2002-04-19 Apparatus for issuing command for high-speed serial interface
DE60215997T DE60215997T2 (de) 2001-04-19 2002-04-19 Vorrichtung zur Ausgabe von Befehlen an einer seriellen Hochgeschwindigkeitschnittstelle

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001120745A JP2002318777A (ja) 2001-04-19 2001-04-19 高速シリアルインターフェース用のコマンド発行装置

Publications (1)

Publication Number Publication Date
JP2002318777A true JP2002318777A (ja) 2002-10-31

Family

ID=18970735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001120745A Pending JP2002318777A (ja) 2001-04-19 2001-04-19 高速シリアルインターフェース用のコマンド発行装置

Country Status (4)

Country Link
US (1) US7127530B2 (ja)
EP (1) EP1253520B1 (ja)
JP (1) JP2002318777A (ja)
DE (1) DE60215997T2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7039690B2 (en) * 2001-08-01 2006-05-02 Lucent Technologies Inc. System and method for accessing registers of PHY device in network
JP3808394B2 (ja) * 2002-04-02 2006-08-09 松下電器産業株式会社 ストリームデータ処理装置、ストリームデータ処理方法、プログラム、及び、媒体
JP4094931B2 (ja) * 2002-10-29 2008-06-04 三菱電機株式会社 トランシーバ集積回路及び通信モジュール
CN1313942C (zh) * 2003-07-02 2007-05-02 国际商业机器公司 在操作系统级实现数据处理的方法、设备和系统
TWI237771B (en) * 2004-03-22 2005-08-11 Via Tech Inc Media player control system and control method used therein
US8082381B2 (en) * 2008-09-02 2011-12-20 Nvidia Corporation Connecting a plurality of peripherals
US8103803B2 (en) * 2008-11-21 2012-01-24 Nvidia Corporation Communication between a processor and a controller
US8610732B2 (en) * 2008-12-11 2013-12-17 Nvidia Corporation System and method for video memory usage for general system application
US8677074B2 (en) * 2008-12-15 2014-03-18 Nvidia Corporation Shared memory access techniques
US8032673B2 (en) * 2009-12-14 2011-10-04 Apple Inc. Transaction ID filtering for buffered programmed input/output (PIO) write acknowledgements
US9244741B2 (en) * 2011-04-02 2016-01-26 Open Invention Network, Llc System and method for service mobility

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5920030A (ja) 1982-07-26 1984-02-01 Fujitsu Ltd 入出力命令制御方式
JP4086345B2 (ja) * 1997-09-09 2008-05-14 キヤノン株式会社 通信制御方法及び装置及び通信システム
JP4111472B2 (ja) * 1998-05-15 2008-07-02 キヤノン株式会社 通信制御方法及び装置及び通信システム
US6243778B1 (en) 1998-10-13 2001-06-05 Stmicroelectronics, Inc. Transaction interface for a data communication system
US6185632B1 (en) * 1998-10-19 2001-02-06 Hewlett-Packard Company High speed communication protocol for IEEE-1394 including transmission of request and reply writes to a datagram-FIFO-address to exchange commands to end a job
JP3990833B2 (ja) 1998-12-11 2007-10-17 キヤノン株式会社 通信制御方法及び装置
US6205494B1 (en) 1998-12-18 2001-03-20 Western Digital Corporation Controller with automatic generation of linked list of data transfer descriptors for sequential commands, with linked list being used for execution of sequential data transfers
JP3408442B2 (ja) * 1998-12-24 2003-05-19 エヌイーシーアクセステクニカ株式会社 データ転送装置
JP2000224195A (ja) * 1999-02-04 2000-08-11 Matsushita Electric Ind Co Ltd データ伝送装置
JP3838606B2 (ja) 1999-02-26 2006-10-25 松下電器産業株式会社 シーケンス処理装置
JP3365377B2 (ja) * 1999-08-12 2003-01-08 セイコーエプソン株式会社 ログイン装置、被ログイン装置、及び装置間通信システム、ログイン制御方法、並びに記録媒体
JP3598923B2 (ja) * 1999-12-20 2004-12-08 セイコーエプソン株式会社 データ転送制御装置、情報記憶媒体及び電子機器
US6763402B2 (en) * 2000-05-25 2004-07-13 Bnl Technologies, Inc. Data storage subsystem
US7164689B2 (en) * 2000-12-05 2007-01-16 Matsushita Electric Industrial Co., Ltd. Multi-initiator control unit and method

Also Published As

Publication number Publication date
EP1253520A2 (en) 2002-10-30
US20020156943A1 (en) 2002-10-24
EP1253520A3 (en) 2005-02-02
DE60215997T2 (de) 2007-03-01
EP1253520B1 (en) 2006-11-15
DE60215997D1 (de) 2006-12-28
US7127530B2 (en) 2006-10-24

Similar Documents

Publication Publication Date Title
US6947442B1 (en) Data transfer control device and electronic equipment
US7545822B2 (en) Information communication system, information communication method, information signal processing device and information signal processing method, and storage medium
CN100454283C (zh) 虚拟通用串行总线设备系统及其数据传输方法
CN100412836C (zh) 利用外部装置通过通用串行总线控制主机的方法及其系统
CN101937406A (zh) 一种VxWorks操作系统中实现驱动1394设备的方法和系统
JP2002318777A (ja) 高速シリアルインターフェース用のコマンド発行装置
TW498209B (en) Data transfer control apparatus and electronic machine
US7165124B2 (en) Data transfer control system, electronic instrument, program, and data transfer control method
US20040057448A1 (en) Information processing system, information processing apparatus, and information processing method
JP2005302026A (ja) ネットワーク接続周辺装置にアクセスするためのコンピュータ可読媒体、方法およびコンピュータシステム
WO2001029679A1 (en) A multi-protocol media storage device implementing protocols optimized for storing and retrieving both asynchronous and isochronous data
KR100843199B1 (ko) 고속 아이.디.이. 인터페이스 장치 및 그 방법
TW200530835A (en) Combined optical storage and flash card reader using single ide or sata port and method thereof
JP4979206B2 (ja) 情報処理方法および情報処理装置
US7346714B2 (en) Notification of completion of communication with a plurality of data storage areas
US20040230734A1 (en) Data transfer control system, electronic instrument, and data transfer control method
JP4428750B2 (ja) データ通信システム
JP3838606B2 (ja) シーケンス処理装置
JP2000224195A (ja) データ伝送装置
WO2000062179A1 (en) Asynchronous data transmission with scattering page tables
JP4026979B2 (ja) データ通信システム
US7167940B2 (en) Data processing method, data processing apparatus, communications device, communications method, communications protocol and program
JP4362199B2 (ja) データ伝送装置
JP4582180B2 (ja) データ伝送装置
JP2007080462A (ja) 着脱可能な記録媒体を使用したデジタル機器