CN1214803A - 集成半导体电路 - Google Patents
集成半导体电路 Download PDFInfo
- Publication number
- CN1214803A CN1214803A CN97193435A CN97193435A CN1214803A CN 1214803 A CN1214803 A CN 1214803A CN 97193435 A CN97193435 A CN 97193435A CN 97193435 A CN97193435 A CN 97193435A CN 1214803 A CN1214803 A CN 1214803A
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- knot
- carrier
- circuit
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 128
- 230000001681 protective effect Effects 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 230000005611 electricity Effects 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 10
- 230000009183 running Effects 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 150000001875 compounds Chemical class 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 238000007599 discharging Methods 0.000 abstract 1
- 230000006378 damage Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000007786 electrostatic charging Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/641—Heat extraction or cooling elements characterized by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Addition Polymer Or Copolymer, Post-Treatments, Or Chemical Modifications (AREA)
Abstract
集成半导体电路,含有一个形成在半导体衬底(2)上的并有一个有源pn结(6)的器件(3),有源pn结(6)形成在一个第一电导类型的第一半导体区(4)和一个第二电导类型的第二半导体区(5)之间,并且含有一个被分配给器件(3)并用来消耗一些过电压和/或静电充电的保护电路(8)。被分配给器件(3)的保护电路(8)有一个保护性pn结(9),保护性pn结(9)形成在半导体载体(7)上并有一个配置在半导体载体(7)内的第一电导类型的第一半导体载体区(10)和一个第二电导类型的第二半导体载体区(11),第二电导类型的第二半导体载体区(11)被电学上耦合到形成在半导体衬底(2)中的第一电导类型的第一半导体区(4)。
Description
本发明涉及一种集成半导体电路，含有一个形成在半导体衬底上的并有一个有源pn结的器件，有源pn结形成在第一电导类型的第一半导体区和第二电导类型的第二半导体区之间，并含有一个被分配给器件并用来消耗一些过电压和/或静电电荷的保护电路。
一些集成半导体电路，特别是快速光电发射器件例如半导体激光器电路或红外发光二极管，在发射器件的pn结的反方向对静电充电(ESD-静电放电)或电压尖峰是敏感的，这可能导致对器件的损坏，或破坏。为了避免ESD损坏，已知的集成半导体电路有一些保护电路，这些保护电路形成在器件的半导体衬底上并用来消耗过电压，特别是以保护二极管的形式，连接在，例如器件的有源pn结的一个连接点和地之间。保护电路紧邻要被保护以防过电压的器件配置，确切地说位于与器件相同的半导体衬底上。位于同一衬底上的保护电路的生产会导致困难，特别是在光电发射器件具有由一种Ⅲ-Ⅴ化合物，例如，如砷化镓，磷化铟和类似化合物制成的半导体衬底的情况下。另一方面，在半导体衬底上可用来形成保护电路的空间可能会由于布局的原因受到限制。此外，由于通常高的发射功率，光电发射器件在发射器件运行过程中特别需要用于保证良好的散热装置。在一种不利的方式中，由Ⅲ-Ⅴ化合物制成的半导体材料其热导率要比硅低许多，其结果是，在很多这种发射器件中，使用一个载体以确保良好的散热，该载体热学上耦合到发射器件芯片，并由一种具有低热阻且与发射器件的芯片面积相比具有大面积的材料制成。
本发明的任务在于提供一种集成半导体电路，它有一个有源器件和一个被分配给该器件并用来消耗过电压的保护电路，在该集成半导体电路中。保护电路具有这样一种设计，并可以以这样一种方式与有源器件集成，即同时满足最大可能的散逸在器件运行过程中产生的热量的要求。
根据权利要求1所述的集成半导体电路该任务得以实现。
根据本发明，提供被分配给器件并用来消耗过电压和/或静电充电的保护电路有一个保护性pn结，保护性pn结形成在半导体载体上并有一个配置在半导体载体内的第一电导类型的第一半导体载体区和一个第二电导类型的第二半导体载体区，并且第二电导类型的第二半导体载体区电学上耦合到形成在半导体衬底内的，第一电导类型的第一半导体区。
本发明是以形成这样的保护电路的认识为基础的，即在一个分开的半导体载体上制成分配给有源器件的保护电路，该电路具有电学上阻挡的而高热导性pn结的形式。借助使用由优选为硅的一种半导体材料制成的半导体载体，有可能以非常简单的方式制造保护电路，并将它集成在半导体载体中，总之被同时提供的半导体载体用于更好地散掉基于在器件运行过程中产生的热量。由于保护电路的pn结在器件运行过程中是电学上阻挡的，不需要对于有源器件来说用于电学上绝缘目的的氧化物或氮化物绝缘，氧化物或氮化物绝缘通常有高热阻。
按照本发明的原理，在这种情况下提供形成在半导体衬底内的器件的有源pn结和形成在半导体载体上的保护电路的保护性pn结是相互反向并联连接的。
可有利地提供，形成在半导体衬底上的器件构成一个半导体芯片，半导体芯片是独立和分开制造的，被安装在半导体载体上并由后者支撑。此外，有利地提供，半导体载体的材料具有高热导率，并且含有有源pn结的器件的半导体衬底被热学上耦合到半导体载体。即使借助一些相对小面积的器件，借助好的到半导体载体的热耦合，也有可能确保在器件运行过程中产生的热量的有利的散逸，半导体载体具有一个与器件相比相应大的有效面积用于热扩散的目的。
此外，在本发明的一个优选的设计中，可能提供，在具有有源pn结的器件的半导体衬底和半导体载体间提供电学上和热学上导通的，薄金属层。器件的半导体衬底可以借助电学上导电的粘结剂被有利地固定在半导体载体的薄金属层上。
在本发明一个优选的应用中，提供，形成在半导体衬底上的并具有有源pn结的器件构成一个光电发射器件，并且，在发射器件运行过程中，有源pn结是正向偏置的，同时形成在半导体载体上的保护性pn结是反向偏置的。当形成在半导体载体上的保护二极管的p型区和n型区都与发射器件的有源pn结的p型区和n型区电学上反向并联时，形成在半导体载体上的保护电路的保护性pn结自动地阻止有源发射器件两端的高的反向电压。
在本发明的一个可以特别简单地生产的设计中，可能提供，第一电导类型的第一半导体区配有电学上导电的器件接触层，器件接触层经键合线电学上连接到配置于第二电导类型的第二半导体载体区上的表面上的一个接触区。
根据本发明的配置，有利地使得这种情况是可能的，即通过第一和第二半导体载体区的适当的掺杂来设置保护电路对过电压和/或静电充电的敏感度以确定保护电路的电容量。通过对半导体载体的衬底材料的适当的选择，因而有可能将保护二极管的电容量如所希望的设置在宽的限制内。这样，电容量可以有利地以这种方式选择，即尤其不存在有源器件的频率响应损失，但同时对过电压和/或静电充电的敏感度足够高。
借助一个附图所示的实施例说明本发明的进一步的特征，优点和方法。
该图示出了一个集成半导体电路1，它含有一个形成在半导体衬底2上的并有一个有源pn结6的光电发射器件3，有源pn结6形成在一个p电导类型的第一半导体区4和一个n电导类型的第二半导体区5之间。光电发射器件3构成一个被分开制造的半导体激光器或红外发光传输二极管芯片，具有例如砷化镓或磷化铟作为半导体衬底2的基底材料。为了散逸在发射器件3运行过程中产生的热量，后者被热学上耦合在由一种高热导率材料，特别是硅制成的大面积半导体载体7上。作为保护防止有源发射器件3反方向的静电充电或电压峰，提供一种保护电路8，它被分配给器件3，具有保护二极管的形式，该保护二极管以按照本发明的方式，有一个保护性pn结9，保护性pn结9形成在半导体载体7上并具有一个配置在半导体载体内的p电导类型的第一半导体载体区10和一个n电导类型的第二半导体载体区11。保护二极管8的n型区11被电学上连接到一个金属接触区13，金属接触区13配置在半导体载体7的表面12上，并且经键合线14电学上连接到p型区4的表面上的电学上导电的器件接触层15。半导体载体7的p型区10经电学上和热学上导通的，薄金属层16与发射器件3的n型区5接触。这样，器件3的有源pn结6和形成在半导体载体7上的保护电路8的保护性pn结9相互反向并联连接。参考数字17表示薄的电学绝缘层。在发射器件3的运行过程中，有源pn结6是正向偏置的，而形成在半导体载体7上的保护性pn结9是反向偏置的。反向于发射器件3的电压峰，例如由于电磁放电，因而由然后导通的半导体载体7中的保护性pn结9有效地短路，其结果是有可能有效地避免由于静电充电或过电压导致的器件3的损坏或破坏。这样，由于保护性pn结9形成的半导体载体7的附加电容量，也提供了一种保护防止有源发射器件3正向静电损坏的手段。参考符号目录
1．集成半导体电路
2．半导体衬底
3．光电发射器件
4．第一半导体区
5．第二半导体区
6．有源pn结
7．半导体载体
8．保护电路
9．保护性pn结
10．第一半导体载体区
11．第二半导体载体区
12．表面
13．金属接触区
14．键合线
15．器件接触层
16．金属层
17．电绝缘层
Claims (10)
1．集成半导体电路，含有一个形成在半导体衬底(2)上的并有一个有源pn结(6)的器件(3)，有源pn结(6)形成在一个第一电导类型的第一半导体区(4)和一个第二电导类型的第二半导体区(5)之间，并且含有一个被分配给器件(3)并用来消耗一些过电压和/或静电充电的保护电路(8)，其特征在于，被分配给器件(3)并用来消耗一些过电压和/或静电充电的保护电路(8)有一个保护性pn结(9)，保护性pn结(9)形成在半导体载体(7)上，并有一个配置在半导体载体(7)内的第一电导类型的第一半导体载体区(10)和一个第二电导类型的第二半导体载体区(11)，并且第二电导类型的第二半导体载体区(11)被电学上耦合到形成在半导体衬底(2)中的第一电导类型的第一半导体区(4)。
2．根据权利要求1所述的半导体电路，其特征在于，形成在半导体衬底(2)中的器件的有源pn结(6)，和形成在半导体载体(7)上的保护电路的保护性pn结(9)相互反向并联连接。
3．根据权利要求1或2所述的半导体电路，其特征在于，形成在半导体衬底(2)上的器件(3)构成一个半导体芯片，该半导体芯片被独立且分开地制造，安装在半导体载体(7)上并由后者支撑。
4．根据权利要求1至3之一所述的半导体电路，其特征在于，半导体载体(7)的材料具有高热导率，并且具有有源pn结(6)的器件(3)的半导体衬底(2)被热学上耦合到半导体载体(7)。
5．根据权利要求4所述的半导体电路，其特征在于，一种电学上和热学上导通的，薄金属层(16)被提供在具有有源pn结(6)的器件(3)的半导体衬底(2)和半导体载体(7)之间。
6．根据权利要求1至5之一所述的半导体电路，其特征在于，半导体衬底(2)的材料和半导体载体(7)的材料是不同的。
7．根据权利要求6所述的半导体电路，其特征在于，半导体载体(7)的材料有硅，而半导体衬底(2)的材料含有一种Ⅲ-Ⅴ化合物，特别是砷化镓或磷化铟。
8．根据权利要求1至7之一所述的半导体电路，其特征在于，形成在半导体衬底(2)上并具有有源pn结(6)的器件(3)构成一种光电发射器件(3)，并且，在发射器件(3)的运行过程中，有源pn结(6)是正向偏置的，而形成在半导体载体(7)上的保护性pn结(9)是反向偏置的。
9．根据权利要求1至8之一所述的半导体电路，其特征在于，第一电导类型的第一半导体区(4)配有一个电学上导电的器件接触层(15)，它经键合线(14)电学上连接到配置在第二电导类型的第二半导体载体区(11)的表面上的接触区(13)。
10．根据权利要求1至9之一所述的半导体电路，其特征在于，保护电路(8)对一些过电压和/或静电充电的敏感度是借助第一和第二半导体载体区(10,11)的适当掺杂设置的，以确定保护电路(8)的电容量。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19612388.7 | 1996-03-28 | ||
| DE19612388A DE19612388C2 (de) | 1996-03-28 | 1996-03-28 | Integrierte Halbleiterschaltung insb. optoelektronisches Bauelement mit Überspannungsschutz |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1214803A true CN1214803A (zh) | 1999-04-21 |
Family
ID=7789757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN97193435A Pending CN1214803A (zh) | 1996-03-28 | 1997-03-13 | 集成半导体电路 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US5990499A (zh) |
| EP (1) | EP0891639A1 (zh) |
| JP (1) | JPH11507182A (zh) |
| KR (1) | KR20000004978A (zh) |
| CN (1) | CN1214803A (zh) |
| CA (1) | CA2250352A1 (zh) |
| DE (1) | DE19612388C2 (zh) |
| TW (1) | TW345733B (zh) |
| WO (1) | WO1997037390A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100370632C (zh) * | 2004-04-17 | 2008-02-20 | Lg电子有限公司 | 发光器件及其制造方法和采用该器件的发光系统 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10303467A (ja) * | 1997-04-28 | 1998-11-13 | Rohm Co Ltd | マルチチップモジュール |
| US6185240B1 (en) * | 1998-01-30 | 2001-02-06 | Motorola, Inc. | Semiconductor laser having electro-static discharge protection |
| DE10357818B4 (de) * | 2003-12-09 | 2009-10-08 | Odelo Gmbh | Verfahren zur Herstellung lichtemittierender Halbleiterdioden auf einer Platine |
| US20070117248A1 (en) * | 2003-12-09 | 2007-05-24 | Jochen Kunze | Method for the production of light-emitting semiconductor diodes |
| JP4747516B2 (ja) | 2004-06-08 | 2011-08-17 | 富士ゼロックス株式会社 | 垂直共振器型面発光半導体レーザ装置 |
| KR100448351B1 (ko) * | 2004-06-10 | 2004-09-14 | 에피밸리 주식회사 | Ⅲ-질화물 반도체 발광소자 |
| JP4697397B2 (ja) * | 2005-02-16 | 2011-06-08 | サンケン電気株式会社 | 複合半導体装置 |
| JP5055717B2 (ja) * | 2005-06-20 | 2012-10-24 | 富士ゼロックス株式会社 | 面発光型半導体レーザ |
| KR100697044B1 (ko) * | 2005-08-09 | 2007-03-20 | (주)큐엠씨 | 발광다이오드 및 그 제조 방법 |
| KR100646569B1 (ko) * | 2005-12-15 | 2006-11-15 | 엘지전자 주식회사 | 발광 소자 패키지 및 그의 제조 방법 |
| JP4978014B2 (ja) * | 2006-01-30 | 2012-07-18 | サンケン電気株式会社 | 半導体発光装置及びその製造方法 |
| US9195079B2 (en) | 2012-01-01 | 2015-11-24 | Acacia Communications, Inc. | Three port transceiver |
| KR101916273B1 (ko) | 2012-05-30 | 2018-11-07 | 삼성전자주식회사 | 반도체 발광소자 및 그 제조방법 |
| WO2019116981A1 (ja) * | 2017-12-15 | 2019-06-20 | ローム株式会社 | サブマウントおよび半導体レーザ装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59188181A (ja) * | 1984-03-23 | 1984-10-25 | Hitachi Ltd | シリコン副マウント |
| KR890002811B1 (ko) * | 1986-11-04 | 1989-07-31 | 삼성전자 주식회사 | 히트 싱크를 겸한 과전류 파괴방지용 집적회로를 내장한 발광소자 패키지 |
| JPH04365382A (ja) * | 1991-06-13 | 1992-12-17 | Toshiba Corp | 半導体発光装置及びその駆動方法 |
-
1996
- 1996-03-28 DE DE19612388A patent/DE19612388C2/de not_active Expired - Lifetime
-
1997
- 1997-03-13 JP JP9534789A patent/JPH11507182A/ja active Pending
- 1997-03-13 CN CN97193435A patent/CN1214803A/zh active Pending
- 1997-03-13 EP EP97919273A patent/EP0891639A1/de not_active Ceased
- 1997-03-13 CA CA002250352A patent/CA2250352A1/en not_active Abandoned
- 1997-03-13 KR KR1019980707589A patent/KR20000004978A/ko not_active Application Discontinuation
- 1997-03-13 WO PCT/DE1997/000501 patent/WO1997037390A1/de not_active Application Discontinuation
- 1997-03-25 TW TW086103769A patent/TW345733B/zh active
-
1998
- 1998-09-28 US US09/163,599 patent/US5990499A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100370632C (zh) * | 2004-04-17 | 2008-02-20 | Lg电子有限公司 | 发光器件及其制造方法和采用该器件的发光系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19612388A1 (de) | 1997-10-02 |
| DE19612388C2 (de) | 1999-11-04 |
| US5990499A (en) | 1999-11-23 |
| TW345733B (en) | 1998-11-21 |
| WO1997037390A1 (de) | 1997-10-09 |
| CA2250352A1 (en) | 1997-10-09 |
| EP0891639A1 (de) | 1999-01-20 |
| JPH11507182A (ja) | 1999-06-22 |
| KR20000004978A (ko) | 2000-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1214803A (zh) | 集成半导体电路 | |
| US11456596B2 (en) | USB type-C load switch ESD protection | |
| CA1170784A (en) | Protective semiconductor device utilizing back-to- back zener diodes | |
| US7186594B2 (en) | High voltage ESD-protection structure | |
| US20060054210A1 (en) | Photovoltaic module with an electronic device in the laminated stack | |
| JPH0145296B2 (zh) | ||
| KR20060101389A (ko) | 가변 전류 강도 및 전압 강도를 갖는 ｅｓｄ 보호 회로 | |
| TW454328B (en) | ESD protection circuit triggered by diodes | |
| US5684323A (en) | Protection circuit for semiconductor device | |
| US20130234198A1 (en) | Electrical Circuit Protection Design with Dielectrically-Isolated Diode Configuration and Architecture | |
| JPS63261740A (ja) | 過電圧に対して保護された集積回路 | |
| US5138413A (en) | Piso electrostatic discharge protection device | |
| CN114121944B (zh) | 具有高维持电压的瞬态电压抑制保护器件及静电放电电路 | |
| US7071514B1 (en) | Electrostatic discharge protection device | |
| US5936284A (en) | Electrostatic discharge protection circuit and transistor | |
| GB1599500A (en) | Solid state current limiter | |
| KR102463902B1 (ko) | 다이오드를 내장한 mos 구조의 사이리스터 소자 | |
| EP4207282A1 (en) | A semiconductor device and a method of manufacturing a semiconductor device | |
| EP4376078A1 (en) | A data transmission system | |
| JP3577808B2 (ja) | 半導体集積装置 | |
| US20230215862A1 (en) | Semiconductor device and bidirectional esd protection device comprising the same | |
| CN219513104U (zh) | 静电防护二极管 | |
| EP0088179A2 (en) | Transient absorption semiconductor device | |
| US20230215860A1 (en) | Semiconductor device and bidirectional esd protection device | |
| JPH03124056A (ja) | 保護素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |