CN1212663C - 半导体基底上的金属垫的结构 - Google Patents

半导体基底上的金属垫的结构 Download PDF

Info

Publication number
CN1212663C
CN1212663C CNB021050155A CN02105015A CN1212663C CN 1212663 C CN1212663 C CN 1212663C CN B021050155 A CNB021050155 A CN B021050155A CN 02105015 A CN02105015 A CN 02105015A CN 1212663 C CN1212663 C CN 1212663C
Authority
CN
China
Prior art keywords
metal gasket
dielectric layer
metal
pattern dielectric
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB021050155A
Other languages
English (en)
Other versions
CN1438702A (zh
Inventor
李资良
郑双铭
陈世昌
余振华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CNB021050155A priority Critical patent/CN1212663C/zh
Publication of CN1438702A publication Critical patent/CN1438702A/zh
Application granted granted Critical
Publication of CN1212663C publication Critical patent/CN1212663C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体基底上的金属垫(pad)的结构，适用于一半导体基底上，包括：一第一图案介电层以及一第一金属垫单元。其中，第一图案介电层形成于半导体基底上，且第一金属垫单元设置于第一图案介电层内，用以电连接半导体基底上的组件。再者，第一金属垫单元是多边形且每一内角大于90°，用以在进行化学机械研磨过程(chemicalmechanical polishing，CMP)期间，防止应力集中于第一金属垫单元的周边顶角处而造成介电层龟裂的情形，进而提高产品的质量。

Description

半导体基底上的金属垫的结构
技术领域
本发明是关于一种半导体集成电路的结构，特别是关于一种金属垫(pad)的结构，用以降低机械应力对低介电层造成损害。
背景技术
现今的半导体制造过程中，随着组件尺寸缩小化的发展以及提高组件操作速度的需求，具有低电阻常数和高电子迁移阻抗的铜金属，已逐渐被应用来作为金属内部连线的材料，取代以往的铝金属制程技术。其中配合铜金属的镶嵌式(damascene)内部连线技术不仅可达到内部连线的缩小化并且可减少时间延迟(RC delay)，同时也解决了铜金属蚀刻不易的问题，因此已成为现今多重内部连线主要的发展趋势。
在主要电路区域形成镶嵌式铜内部连线的同时，亦在上述外围的接垫(bonding pad)区域形成大面积的铜金属结构。其形成方式是通过微影蚀刻在介电层上定义出方形或矩形的沟槽后，接着以化学气相沉积(chemical vapor deposition，CVD)法在介电层上及沟槽内形成铜金属层，最后以化学机械研磨(CMP)法去除介电层上多余的铜金属，仅留下沟槽内的铜金属，作为金属垫。然而，金属垫通常为方形或矩形，所以在进行CMP程序时，产生的机械应力易损害金属垫周围的介电层，特别是在金属垫的角落处，会发生龟裂(crack)的现象。
为了进一步了解上述的问题，以下配合图1及图2说明公知的金属垫结构。首先，请参照图1，其表示出公知金属垫结构的剖面图。其中，标号100为一半导体基底，其上形成有若干半导体组件，此处为简化图式，仅表示出一平整基底。一第一图案介电层102形成于此基底100上以作为金属间介电层(inter-metal dielectric，IMD)，例如是低介电材料层，且一第一金属垫单元101，外型为方形或矩形，形成于该金属间介电层102内，以作为上述半导体组件的导线。之后，在第一图案介电层102及第一金属垫单元101上形成有一第二图案介电层104，而位于第一金属垫单元101上方的介电层104形成有通孔(via hole)104a，通孔104a内有铜金属插塞(plug)104b，用以电连接第一金属垫单元101。接着，第二图案介电层104上形成有一第三图案介电层106及第二金属垫单元105。此金属垫单元105外型同样为方形或矩形，是用以通过插塞104b及第一金属垫单元101而与基底100上的半导体组件作电性连接并作为连接外部电路的接垫(bonding pad)。最后，在第二金属垫单元105周边上方，形成有一钝态(passivation)保护层108，以保护接垫105在后续封装(package)过程中不受到损害。
然而，请参照图2，其表示出根据图1的第一图案介电层102及第一金属垫单元101的俯视图。如上所述，在进行CMP程序以形成此金属垫单元101时，由于第一图案介电层102机械强度较弱，因此在研磨应力的作用下，容易在第一金属垫单元101的角落发生应力集中而介电层102产生龟裂，严重影响到组件的电特性及产品的质量。
发明内容
有鉴于此，本发明的目的在于提供一种半导体基底上的金属垫的结构，其是多边形且每一内角大于90°的金属垫，使在进行化学机械研磨(CMP)程序期间，能够释放金属垫角落的应力，防止介电层龟裂的现象发生。
根据上述的目的，本发明提供一种半导体基底上的金属垫的结构，包括：一第一图案介电层，形成于半导体基底上；以及一第一金属垫单元，设置于第一图案介电层内，其中第一金属垫单元是多边形且每一内角大于90°。再者，上述的金属垫的结构，还包括：一第二图案介电层，形成于第一图案介电层及第一金属垫单元上，且位于第一金属垫上方的第二图案介电层具有多个通孔；多个金属插塞，设置于通孔内，电连接于第一金属垫单元；一第三图案介电层，形成于第二图案介电层上；一第二金属垫单元，设置于第三图案介电层内且位于金属插塞上，用以通过金属插塞而与第一金属垫单元作电性连接；以及一保护层，围绕于第二金属垫单元周边上方，以保护该第二金属垫单元，且在该第二金属垫单元表面上形成一开口。
该第一图案介电层是一低介电材料层。
该第一金属垫单元是一铜金属垫。
该第二图案介电层是一氧化硅层。
该多个金属插塞是铜金属插塞。
该第三图案介电层是一氧化硅层。
该第二金属垫单元是一铜金属垫。
该多边形是一五边形、六边形、八边形及圆形的一种。
该第二金属垫单元是多边形且每一内角大于90°。
该保护层是氮化硅与氧化硅的一种。
该多边形是一五边形、六边形、八边形及圆形的一种。
该保护层的该开口的周边形状与该第二金属垫单元的形状相同且尺寸小于该第二金属垫单元的尺寸。
采用本发明的结构在进行化学机械研磨(CMP)程序期间，能够释放金属垫角落的应力，可有效防止金属垫在制作期间引发应力集中造成介电层龟裂，进而提高产品的质量。
附图说明
图1是公知金属垫的结构剖面图；
图2是根据图1的第一图案介电层及第一金属垫单元的俯视图；
图3是根据本发明实施例的金属垫的结构剖面图；
图4是根据图3的第一图案介电层及第一金属垫单元的俯视图；
图5是根据图3的第三图案介电层、第二金属垫单元及保护层的俯视图。
图中标号说明：
100、300～半导体基底；
101、301～第一金属垫单元；
102、302～第一图案介电层；
104、304～第二图案介电层；
104a、304a～通孔；
104b、304b～插塞；
105、305～第二金属垫单元(接垫)；
106、306～第三图案介电层；
108、308～保护层；
308a～开口。
具体实施方式
为了使本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合图3-图5，作详细说明如下：
首先，请参照图3，其表示出根据本发明实施例的金属垫的结构剖面图。其中，标号300为一半导体基底，例如一硅基底，其上形成有若干半导体组件，此处为简化图，仅绘示出一平整基底。一第一图案介电层302形成于此基底300上以作为金属间介电层(IMD)，例如是低介电材料层：FSG、HSQ及BD等。使用这些低介电材料可降低时间延迟(RCdelay)效应，然而，这些材料的机械强度低，易引发加工问题，将在本文稍后说明。接着，一第一金属垫单元301，例如一铜金属，设置于金属间介电层302内，以作为上述半导体组件的导线。之后，在金属间介电层(IMD)302及第一金属垫单元301上形成有一第二图案介电层304，例如氧化硅层，而位于第一金属垫单元301上方的第二图案介电层304具有多个通孔(via hole)304a。在这些通孔304a内，设置有金属插塞(plug)304b，例如铜金属，用以电连接第一金属垫单元301。接着，在第二图案介电层304上形成有一第三图案介电层306，例如氧化硅层。其中，第二金属垫单元305，例如一铜金属，设置于第三图案介电层306内。此金属垫单元305是用以通过插塞304b而与第一金属垫单元301及基底300上的半导体组件作电性连接。同时，作为连接外部电路的接垫。最后，一钝态(passivation)保护层308，例如氮化硅与氧化硅的一种，围绕于第二金属垫单元接垫305周边上，以保护第二金属垫单元接垫305在后续封装(package)过程中不受到损害。此保护层308在第二金属垫单元接垫305表面上形成一开口308a，以露出第二金属垫单元接垫305表面，以方便通过打线(bonding)程序而与外部电路作电性连接。
在本实施例中，不同于公知金属垫结构之处在于第一金属垫单元301是多边形且每一内角大于90°，例如为五边形、六边形、八边形及圆形等等。其原因如下：如先前所述，金属垫单元形成方式是通过微影蚀刻程序定义出方形或矩形的沟槽后，接着以化学气相沉积(CVD)法以在介电层上及沟槽内形成铜金属层，最后以化学机械研磨(CMP)法去除介电层上多余的铜金属，仅留下沟槽内的铜金属来作为金属垫。然而，受限于沟槽的外型，金属垫通常为方形或矩形，所以在进行CMP程序时，产生的机械应力易损害金属垫周围的介电层，特别是在金属垫的角落，介电层会发生龟裂(crack)的现象。因此，在本实施例中，是先形成具有多边形且每一内角大于90°的沟槽(未标示)的第一图案介电层302之后，接着，请参照图4，其绘示出根据图3的第一图案介电层302及第一金属垫单元301的俯视图，通过公知CVD程序及CMP程序而形成多边形且每一内角大于90°的第一金属垫单元301，此处为一八边形，如图所示。由于形成的第一金属垫单元301，其周边上每一顶角均为钝角(＞90°)，所以在进行CMP程序期间所产生的应力得以适度的被释放，因此不会造成机械强度较差的第一图案介电层302(亦即，低介电材料层)发生龟裂的情形。
再者，请参照图5，其表示出根据图3的第三图案介电层306、第二金属垫单元305及保护层308的俯视图。在本实施例中，由于第二金属垫单元305的形成方式与第一金属垫单元301相同，故其是形成多边形且每一内角大于90°，例如一八边形，以防止应力集中而产生上述龟裂的问题。另外，为了配合第二金属垫单元305周边形状，保护层308的开口308a周边形状与第二金属垫单元305的形状相同且尺寸小于第二金属垫单元305的尺寸，如图所示。因此，根据本发明可有效防止金属垫在制作期间引发应力集中造成介电层龟裂，进而提高产品的质量。
另外，本实施例中，只形成有两金属垫单元，然而此处并未限制在仅具有两金属垫单元的金属垫结构。亦即，在具有多重金属垫单元的金属垫结构均可利用本发明来解决龟裂的问题。
虽然本发明已以较佳实施例公开如上，但它并不是用来限定本发明，任何熟悉此项技术者，在不脱离本发明的精神和范围内，可作更动与润饰，因此本发明的保护范围应以本专利申请的权利要求书为准。

Claims (13)

1.一种半导体基底上的金属垫的结构，包括一第一图案介电层和一第一金属垫单元，其特征在于：
该第一图案介电层，形成于该半导体基底上；以及
该第一金属垫单元，设置于该第一图案介电层内，其中该第一金属垫单元是多边形且每一内角大于90°。
2.根据权利要求1所述的半导体基底上的金属垫的结构，其特征在于，还包括：
一第二图案介电层，形成于该第一图案介电层及该第一金属垫单元上，且位于该第一金属垫单元上方的该第二图案介电层具有多个通孔；
多个金属插塞，设置于该通孔内，它们电连接于该第一金属垫单元；
一第三图案介电层，形成于该第二图案介电层上；
一第二金属垫单元，设置于该第三图案介电层内且位于该多个金属插塞上，通过金属插塞与该第一金属垫单元电连接；以及
一保护该第二金属垫单元的保护层，围绕于第二金属垫单元周边上方，且在该第二金属垫单元表面上形成一开口。
3.根据权利要求1所述的半导体基底上的金属垫的结构，其特征在于，该第一图案介电层是一低介电材料层。
4.根据权利要求1所述的半导体基底上的金属垫的结构，其特征在于，该第一金属垫单元是一铜金属垫。
5.根据权利要求1所述的半导体基底上的金属垫的结构，其特征在于，其中该多边形是一五边形、六边形、八边形及圆形的一种。
6.根据权利要求2所述的半导体基底上的金属垫的结构，其特征在于，该第二图案介电层是一氧化硅层。
7.根据权利要求2所述的半导体基底上的金属垫的结构，其特征在于，该多个金属插塞是铜金属插塞。
8.根据权利要求2所述的半导体基底上的金属垫的结构，其特征在于，该第三图案介电层是一氧化硅层。
9.根据权利要求2所述的半导体基底上的金属垫的结构，其特征在于，该第二金属垫单元是一铜金属垫。
10.根据权利要求2所述的半导体基底上的金属垫的结构，其特征在于，该第二金属垫单元是多边形且每一内角大于90°。
11.根据权利要求2所述的半导体基底上的金属垫的结构，其特征在于，该保护层是氮化硅与氧化硅的一种。
12.根据权利要求10所述的半导体基底上的金属垫的结构，其特征在于，该多边形是一五边形、六边形、八边形及圆形的一种。
13.根据权利要求10所述的半导体基底上的金属垫的结构，其特征在于，该保护层的开口的周边形状与该第二金属垫单元的形状相同且尺寸小于该第二金属垫单元的尺寸。
CNB021050155A 2002-02-10 2002-02-10 半导体基底上的金属垫的结构 Expired - Lifetime CN1212663C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB021050155A CN1212663C (zh) 2002-02-10 2002-02-10 半导体基底上的金属垫的结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB021050155A CN1212663C (zh) 2002-02-10 2002-02-10 半导体基底上的金属垫的结构

Publications (2)

Publication Number Publication Date
CN1438702A CN1438702A (zh) 2003-08-27
CN1212663C true CN1212663C (zh) 2005-07-27

Family

ID=27672124

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021050155A Expired - Lifetime CN1212663C (zh) 2002-02-10 2002-02-10 半导体基底上的金属垫的结构

Country Status (1)

Country Link
CN (1) CN1212663C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7196428B2 (en) * 2005-02-15 2007-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure for integrated circuit chip
US20060244156A1 (en) * 2005-04-18 2006-11-02 Tao Cheng Bond pad structures and semiconductor devices using the same
CN103219254B (zh) * 2013-03-14 2015-09-30 上海华力微电子有限公司 形成金属垫的方法
TWI544593B (zh) * 2013-09-09 2016-08-01 矽品精密工業股份有限公司 半導體裝置及其製法
CN109148389B (zh) * 2018-07-11 2020-02-07 上海华虹宏力半导体制造有限公司 温度循环测试时阻止产生裂纹的器件和工艺方法

Also Published As

Publication number Publication date
CN1438702A (zh) 2003-08-27

Similar Documents

Publication Publication Date Title
CN1235287C (zh) 用于铜/低介电常数材料后段制程的接合垫结构
CN1815711A (zh) 内连线结构及其形成方法
CN101060088B (zh) 半导体封装结构及其制造方法
CN1848417A (zh) 接合垫结构及其形成方法
CN1309025C (zh) 半导体器件
CN1873962A (zh) 半导体元件及其制造方法
CN1212663C (zh) 半导体基底上的金属垫的结构
CN1330405A (zh) 半导体装置和半导体装置的制造方法
CN1716620A (zh) 半导体芯片及其制造方法以及半导体器件
US20090152727A1 (en) Bonding pad for anti-peeling property and method for fabricating the same
CN1941344A (zh) 焊垫
CN1074557A (zh) 半导体装置
CN2720634Y (zh) 铜制程焊垫结构
CN1692481A (zh) 半导体装置
CN1295785C (zh) 接合垫区的结构
CN1367533A (zh) 与安装基片有可靠连接的半导体器件
CN1265452C (zh) 一种集成电路的金属焊垫及其制作方法
CN1430248A (zh) 半导体器件及其制造方法
CN1226787C (zh) 金属垫与接合垫区的结构
CN1253939C (zh) 半导体基底上的接合垫结构
CN1448995A (zh) 在具有金属图案的半导体基底形成堆叠式介电层的方法
CN1279603C (zh) 形成双镶嵌结构的方法
CN1391277A (zh) 具有双层介电质间隙壁的内连导线结构及其制作方法
JPH0815150B2 (ja) 樹脂封止型半導体装置の製造方法
CN1108633C (zh) 一种层间绝缘膜受到保护的半导体器件和制作方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20050727

CX01 Expiry of patent term