CN1211930C - 稳定锁相环的方法 - Google Patents

Abstract

所述的方法能够在相位或频率跃变之后迅速地产生一个锁相环将过冲量锁定。该锁相环具有一个相位检测器，一个控制振荡器，和一个具有用所述的相位检测器的输出对输出端设定频率的积分器，确定控制振荡器的设定频率。包括如下步骤：在相位或频率跃变之前存储用于积分器的输出设定频率的值，确定在相位或频率跃变之后何时发生相位跳跃，并且恢复积分器的输出设定频率为被存储的值或随后相位跳跃减少过冲量。这样该PLL的衰减特性被最小化。

Description

稳定锁相环的方法

技术领域

本发明涉及锁相环，特别涉及一种在此相当于一个锁定工具的稳定的锁相环的方法。

背景技术

在一个锁相环(PLL)中，一项重要的设计准则是PLL对相位和频率跳变的响应。  这种跳变可以在很多的情况下发生。一个典型的情况是在还没有获得工作频率时的起始相和PLL没有相位锁定的时候。在无线应用中频率可能是非常精确的，例如在接收了许多TDMA话务脉冲之后，该频率仍然是保持得很好。但是在偶然的情况下，在接收了一个新的脉冲时，相位就不是保持的很好了。PLL不仅应用于远程通信，而且在测量技术(例如光学远距离测量法)，控制马达(电动的和常规燃料的)，医疗器械等等方面也被应用。并且这些应用中相位和频率的阶跃响应是重要的设计准则。

PLL的响应取决于PLL的类型。PLL的一个重要的类型是II型PLL，在这种类型的PLL中，环形滤波器包括两个部分：积分部分和比例部分。所述的积分部分保证PLL不将频率误差转换成为相位误差。只要相位差不是零，积分器将PLL推向倾向于产生零相位差的方向。这对许多应用比如电动机控制，电信应用，和测量应用来讲是很关健的。有一些应用通过在环形滤波器中不使用积分器，也可以达到没有太多被牵制的效果，但是那样的应用相对较少。

图1表示一个典型地II型PLL。在图中CO代表控制振荡器。它可以是任何类型的适当的振荡器，比如压控振荡器，电流控制振荡器，或数控振荡器。PLL还包括一个纯积分器；VCO、CCO、或DCO；和一个在相位检测器中的采样元件。环比例单元对稳定PLL是必须的。对传统的PLL来讲，这些经常作为邻近环形滤波器的电极的附加零被实现。最普通的图解如图2所示。在该图中电阻和电容一起形成滤波器，电容和电荷泵相位检测器的输出电流一起形成一个纯积分器。所述的电阻建立环形滤波器中的附加零点。

系数I和P在本领域中是已知的并且控制PLL的特性。  积分器的输出加上相位检测器的输出乘以系数P用来确定控制振荡器的频率。  当相位差为零的时候，也就是说在一个相位跳跃上，控制振荡器的频率通过积分器的输出确定。

在回路中的积分器可能实际上是一个采样积分器，加法器或累加器，这种结构不会严重地影响设计依据。在比较高的频带宽度内，由于采样，会有略微地精确的特性变化。在这种情况下使用改进的Z变换是必要的。作为另一种解构在图3中表示。

没有必要地在所有方面都将滤波器中的零和电极组合。如果系统是强衰减的，误差的响应将有一些过冲量，但是不会显示出振荡的特性，如果是弱衰减的，它将显示出振荡的特性，它们可能集中于一点或不集中于一点。所述的过冲量，无论是不是振荡的，都将在整个PLL的频谱特性中显示为峰值。在转换中应当指出的是该转换不是衰减的，而是放大的，虽然仅仅略微地使用适当的设置。

这样，可以看到II型PLL将在时间域中显示过冲量，并且在频域中显示一些峰值，除非积分部分总是产生零，而在这样情况下PLL简化成与它自己的设置任务有关的I型PLL。

图4显示关于1弧度/秒的标准低通角频率的衰减变化结果的过冲量。具有衰减1.01的曲线近似为临界衰减。等于0.5(弱衰减的)的衰减产生一个大规模的过冲量和一些振荡特性。等于2的衰减被认为是强衰减。

图5显示具有峰值的转换(在dB的垂直方向)，该峰值是具有标准化1弧度/秒(大约0.16Hz)的角频率的变化结果。虽然不是很明显，但是强衰减的情况下(衰减是2)仍显示出峰值。

对于最好的锁相特性来讲，尽可能快的响应趋于最终的状态是很重要的。同时，这种迅速的收敛需要对积分器进行相对大量的设置，以使得过冲量和峰值相对较大。在许多应用中，这些都是不能被接受的；在机械应用中，比如在桥控制方面，这种过冲量，与pilon秒桥所依赖的非线性的特征一起，可能导致桥本身的振荡效果，可能产生巨大的毁坏。就电信网来说，过冲量和峰值可以通过网络累积。这种累积可能在端结点产生不能接受的峰值和过冲量，设备可能开始出错。实际上，如果网络没有完全地被控制住(由于调制解调器网络的复杂性过高，因此不能确实地完全地被控制住)，可能由于峰值现象出现一部分中断。但是这种中断可能使网络其它的部分显示出类似的累积特性，在一段时间之后，整个网络将停止工作。这种情况的经济后果将是灾难性的。因此，限定峰值和过冲量是很有意义的。在现有的电信标准中，可能遇到的典型的数字可以是例如0.2dB峰值，或0.5dB最大峰值。这些数字是相当小的。

这些数字导致频率和相位跳跃响应受到影响。在这种响应中，两个主要的时间常数可能被辨别，一个用于初始响应，另一个用于更长期限调整部分。这些在图6中用I和II表示。实际特性比由两个时间常数代表的情况更复杂。然而，为了讨论的目的而使用这两个时间常数就足够了。

适用于相位和频率跳变的这个公式的缜密的数学研究结果显示，在时间常数之间比率取决于或相关于峰值和过冲量特性。例如，如果峰值被限定为0.2dB，第二时间常数至少大约是第一时间常数的50倍。这对或多或少显示出同一特性的频率和锁相都成立。这是可以预期的，因为相位是频率的积分并且这种系统所有的转换曲线本质上是指数的。

尽管相位误差是被限定的，鉴于频率误差可能迅速地形成一个很大的相位误差这一事实，人们认为实际频率特性比相位特性更差。然而，与其说转换曲线没有严重地被将被转换的数据的大小所影响，不如说是被衰减和诸如此类。

在两个时间常数之间的测量比率可以解释为积分和比例部分的相对期限；如果比例部分没有达到零，仍然存在相位误差，将对积分部分进行调整。积分器必须设置成不灵敏的，这样可以保持限定峰值和过冲量。因此积分器将不会迅速的填充。然而，一旦频率位于锁定，积分器增益或多或少通过比例部分损失。可以这样说，长期调整被定义为比例部分到积分部分的渗漏(bleed)。因为积分器必定是非常不灵敏的，这个渗漏将是非常缓慢的。两个时间常数的比率可以按如下公式计算：

Ratio＝4*ζ²

其中ζ是衰减系数。

为了彻底的了解调整处理是怎样运行的，着眼于调整的含义很有用的。如果调整被定义为相位误差变成零，一个PLL永远也不会稳定下来。即使是最好的PLLS也存在一些残留噪声，所以不可能获得理想的精度。代替性的稳定必须被定义为在某一范围内到达相对或者绝对的精度。对于大多数的应用来说绝对精度比相对精度更重要。例如对于桥来讲一个小的机械误差也许不是问题。但是对于一个较大的机械误差，则需要特性绝对的精确。在电信设备中误差的某一最大尺度可能是可以接受的，并且令它是绝对的。这种绝对误差给出表示稳定的所需条件的参数。

现在出现在应用中的问题是，随着快速的稳定尽量少的出现峰值和过冲量。这些条件当然是彼此冲突的。下列例子表示出冲突可能带来的缺点。

在层(Stratum)2需求(对于电信来讲)一般的PLL频带宽度条件可能是1mHz那么小，相关的时间常数大约是160秒。峰值限定在0.2dB，所以第二时间常数大约是时间常数160秒的50倍，即8000秒。如果1百万分之一的频率误差发生，对于层2来讲是将是不能接受的，最大相位误差将变成大约1ppm*160秒＝160微秒。如果最后需要的精确度是20纳秒，相位调稳定精确度需要一个涉及160/0.02＝8000将被乘以大约9的系数。也就是需要9*8000秒＝72000秒的稳定时间，也就是20小时。层2的标准条件将使用一个更缓的频率阶跃：1.6*10^-8，但是仍需要一个系数为1.6*10^-8*160秒/20纳秒＝128，大约等于5倍时间常数，即40000秒，也就是11个多小时。这些数目对于需要的1000秒来讲，还相差很远。

现有的解决方案允许使用一个小段时间，在其中PLL的特性将下降，例如通过将低通频率从1mHz改变到10mHz(产生系数10)，并改变衰减。用一个系数2改变衰减(积分器灵敏度具有一个等于22的系数4)将减少乘数系数，并使最大相位偏移更小，使其可以很好的在限定的范围内。问题是经过一个例如1000秒的时限后，PLL性能下降。这也许看上去不坏，但是对于这样的较差的特性来讲16分钟还算太长了。最好可以减少时间。

所以还需要一个可以迅速地稳定而没有冗长的降低特性的PLL。

发明内容

根据本发明提供一种在相位或频率跃变之后受过冲量影响迅速地将锁相环锁相的方法，所述的锁相环具有一个相位检测器，一个控制振荡器，和一个用所述的相位检测器的输出稳定其输出频率的积分器，确定所述的控制振荡器的设定频率，所述的方法包括如下步骤：存储在所述的相位或频率跃变之前，所述的积分器的稳定输出频率的值；确定在所述的相位或频率跃变之后什么时候发生一个相位跳跃；并恢复所述的积分器的稳定输出频率为所存储的值或随后所述的相位跳跃将减少过冲量。

通过使用一个非线性装置，可以同时避免PLL特性的下降，或至少可以减少严重的损失。本发明的方法可以很容易地执行；例如，它可以被应用在芯片上。本发明将提供一些装置用于确定什么时侯执行锁定工具。例如，可以这样，通过测量相位和频率误差，并且根据那些数据进行判断。另一个方法将用于确定误差的起始地点。例如在层2系统中一个频率跃变通常涉及开关的结果，该系统本身就是足以进行检测的，因为开关是被现有的软件或硬件初始化的。

最佳的执行是数字的，因为在数字域中这种非线性的工作可以没有误差的被执行。假如数字表示不能充分地精确的表示它本身，可以确定最大误差。在模拟系统中最大准确度的确定是更复杂的。对于特定的应用在锁定工具中的准确度将可以帮助快速的发现锁定。

本发明进一步提供一个锁相环，包括一个控制振荡器用于产生一个输出信号；一个相位检测器用于检测反馈信号和基准信号之间的相位差；一个积分器，包括一个用于存储所述的稳定控制振荡器的频率的第一寄存器和第二寄存器；和一个用于在所述的第二寄存器在正常工作期间的所述的第一寄存器的内容的控制器，以便在当发生相位跳跃时，相位或频率跃变之后，在所述的跳变之前的第一寄存器的内容能够被恢复，这样恢复所述的控制振荡器在相位或频率跃变之前的设定频率。

附图说明

现在对本发明进行更详细地描述，仅以举例的方式，参考相关的附图进行说明。其中，

图1是II型PLL的方框图；

图2是在环路滤波器中具有附加零的II型PLL的方框图；

图3是具有改进的Z变换的I型PLL的方框图；

图4所示是具有标准化低通角频率1弧度/秒的可变衰减结果的过冲量；

图5所示的是具有标准化角频率1弧度/秒的峰值的转换函数；

图6所示是典型的锁相环特性；

图7所示是PLL的相位响应；

图8是根据本发明的PLL的第一实施例的方框图；

图9所示为如图8中示出的PLL的相位响应；

图10所示为根据本发明的PLL的第二实施例；和

图11所示为根据本发明的PLL的第三实施例。

具体实施方式

下面将给出PLL的详细讨论，例如，in The Art ofElectronics，secondedition，Paul Horowitz and Winfield Hill，Cambridge University Press(在剑桥大学出版社出版的由Paul Horowitz和Wjiificld Hill所著的The Art of Electronics，第二版中所描述的)，其内容在此引证作为参考。

当一个PLL被相位锁定时，输出频率将在输入端完全匹配基准频率。如果在输入信号端发生一个相位跳跃，II型PLL将总是响应随后的具有过冲量的相位跳跃，换句话说它将总是通过用于在相位稳定到锁定状态之前应该达到稳定状态所需要的最终值。

所述的控制振荡器的频率是由积分器的输出和相位检测器确定的。当相位差是零的时候，积分器确定控制振荡器的输出频率。当点已经到达了而回路却没有停止的原因是积分器不再保持它的旧值，即，它在相位跳跃之前的值。在相位跳跃的情况下，积分器实际上是被设定为精确频率的，因为他没有变化。所以积分部分必须恢复它的旧值，也就是说在相位跳跃之前的值。

在积分器中的该旧值可以由采样确定。由于在积分器中的旧值是已知的，当在相位跳跃之后发生相位跳跃时，系统等待直到相位检测器通过零，并且在那时恢复旧值。这可以在一个简单的模拟系统的例子中看到(例如在Excel或一些数学工具中)；

在图6中，在下虚线(相位差2)中的是正常相位响应，显示出一些过冲量，并且这样带来较长时间的调整。全部的连续的顶端线(相位差)使用了根据本发明的锁相技术，该方法显然节省了大量的用于PLL进行锁定的时间。

在这些例子中I的旧值将被存储直到时间20。该值然后将在相位检测器检测到为零的相位误差的点被恢复。将进行恢复的点可以通过许多方法被及时的确定。

例如，因为零交叉发生在相位跳跃之后的一个精确的时间，独立于相位跳跃的大小，这些点可以通过简单的代数被找到。

换句话说，在零交叉上相位检测器改变符号的输出可以被使用。这很容易检测。

预防扰动信号更实用的方法可以使用保护时间，它比在相位检测器将交叉为零之后计算时间更短，并且然后开始采样相位检测器值。这样可以减少的采样工作，并且可以使方法更加实用。

实际相位交叉点可以及时被发现并表示为简单的公式，至少对于普通型II PLL是这样的。时间查找被表示为相对于零的具有在t＝0时的相位跳跃，其表达式是：

$t^{\mathrm{phase}\_\mathrm{cros}\sin g}=2\·\frac{\mathrm{\α}\tan \left(\sqrt{\frac{1}{{\mathrm{\ξ}}^2}-1}\right)}{\sqrt{\frac{1}{{\mathrm{\ξ}}^2}-1}}$

3.5(0.2dB峰值)衰减的装置的相位零交叉发生在大约四倍时间常数之后。层2时钟的情况下(同样是3.5衰减)过冲量将大约是原始大小的0.018。如果来到的相位跳跃是1000纳秒(在标准大小试验中)，过冲量将是18纳秒。这些最大值将在大约8倍时间常数之后达到。大多数标准都接受这个最大值过冲量(典型地所容许的是20纳秒)，但是如果标准需要1纳秒，相位误差还需要用系数18减少，即3倍时间常数。因为它用第二时间常数发生，慢50倍，稳定状态需要很长时间。在这种情况下，新颖的锁相技术产生一个显著差异。在频率跃变的情况下，可以看到该锁相技术比现有的标准更加重要。

本发明可以通过提供用于存储并恢复在滤波器中的积分器的设定频率的装置来执行。可以通过改变传统的PLL产生数字的执行。

在图8中，一个相位检测器10连接到一对乘法器12，18上。乘12通连到加法器14的第一输入端，该加法器的输出连接到控制振荡器16的输入端，例如一个数字控制振荡器。所述的乘法器以本质上已知的方式输入P系数和I系数。

乘法器18的输出端连接到加法器20的第一输入端，该加法器的输出端连接到由控制部件24控制的多路复用器22的第一输入端。多路复用器22的输出端也被连接到寄存器26的输入端，寄存器26的输出端连接到加法器14的第二输入端。寄存器26还被连接到寄存器28的输入端，寄存器28的输出连接到多路转换22的输入端。第一寄存器26的输出端还被连接到加法器20的第二输入端。

一个反馈从控制振荡器16的输出端通过比例单元30被提供到相位检测器10的第二输入端。

电路的工作如下：

加法器20，多路复用器22和寄存器26通常形成积分器(或更确切地说，是求和器)。在正常工作下设置多路复用器22的选择输入端来为选择加法器块20的输出端。寄存器“reg1”的′使能′引脚在固定额定值被驱动使能。积分器的灵敏度函数在这个额定值被确定。

寄存器28被使能并不时地存入稳定寄存器26的频率。这是存储动作。

存储动作的时间间隔将代表性地反映检测相位跳跃所需要的时间。如果检测是缓慢的，该时段必须很大以便被存储值没有碰巧初始化来自在相位跳跃响应期间的频率。该控制可以被改变以便合并那些仅发生在没有相位跳跃被检测到时存储的条件。

当锁相工具必须被执行的时候，多路复用器22通过选择寄存器28输出端被切换，在此时寄存器26使能。这样寄存器26的值被复制到寄存器28。这是恢复动作。

相位跳跃的检测代表性地可以通过观察相位检测器中的值来完成。一个相位跳跃将使检波器值产生一个跳跃。它很容易通过硬件或软件被检测到。从频率锁定中区别出锁相通常是很小的(对于频率跃变来讲将不能产生一个相位跳跃，而是一个相位斜率)。如果频率和相位跳跃两者同时发生(举例来说当在PLL的输入端上选择另一个基准信号的时候)，频率检测优先处理。

在频率跃变情况下，将有一个是最终值的频率的点。使用一些微积分可以看出，这些点发生在河用于相位检测器在相位跳跃的情况下交叉调整归零的公式是相同的：

$t^{\mathrm{phase}\_\mathrm{flat}}=2\·\frac{\mathrm{\α}\tan \left(\sqrt{\frac{1}{{\mathrm{\ξ}}^2}-1}\right)}{\sqrt{\frac{1}{{\mathrm{\ξ}}^2}-1}}$

这个公式表示相位曲线趋于平滑的点，即全部导出频率实际上和期望的最终值一致。这各状态是不稳定的，因为比例部分不是零(相位检测器还存在误差)，并且积分器将继续积分。然而，比例部分和积分部分的总和是准确地频率设定。因此准确地这些值是积分部分必须收敛于此的最终值。锁相工具现在包括积分部分的赋值；

Integrating_part＜＝Integrating_part+proportional_part

这些只须做一次，此时相位误差变成平滑曲线(等于第一个通过零的导数)。积分部分变成希望的最终值，但是存在一些问题；在相位检测器中还存在很大相位误差。因为积分部分在正确的频率上，这个误差可以看作一个很大的相位跳跃。并对该部分使用锁相工具。所以直接在存储积分部分之后作为(上述的)积分和比例部分的总和，该值(在某些方面有益于可变的或信号)可以再次被存储并用于后来的恢复积分部分。

在图9中，全部的较高的线表示没有从锁相工具获得任何帮助。全部较低的线表示仅使用了频率锁定。中间的线表示既使用了频率锁定工具又使用了锁相工具，很显然该工具可以帮助PLL尽可能迅速地进行锁定。

给出这样的比较；层2响应16ppb(1.6*10^-8)跳变，低通频率1MHz和衰减3.5，将在相位将在20纳秒之内之前导致40000秒(wouldresult in 40000s before the phase would be within 20ns)。使用该锁定工具，时间将减少到两倍四个时间常数，在这种情况下大约是960秒，同时剩余相位误差将接近于零(至少在理论上是这样)。这些将仅仅限定与层2的必要条件内，并不触及低通频率或衰减。所以PLL根本没有被减少。

图10是同时实现锁相和频率锁定功能的电路的方框图。在图10中有一个附加的从加法器14中I部分和P部分到多路转换22的累加的连接。这个连接可用于执行希望的工作。还将介绍锁相工具的连接。

一个频率锁定工具将以许多方式操作。例如，在频率跃变或相位瞬时扰动的检测之后，系统等待直到相位误差变成平滑的曲线。此时P部分和I部分的点和趋于正确的结束频率。

换句话说，准确的时间可以通过当相位误差经过相对于频率跃变开始精确的时段观察到的时候，就可以获得误差事件了。当相位误差趋于平滑曲线(就是一阶导数是零)多路复用器22设置为选择累加点。寄存器26由于累加而负担过重。寄存器26的内容将进行跳变。

一旦寄存器26接纳一个新数值，它能够复制寄存器28中的值作为新的相位跳跃存储值。一旦该相位误差变成零，通过观察相位误差或对它进行计时，寄存器26的内容被改写成寄存器26的内容。

对所属技术领域的专业人员来讲上述电路可能进行的各种变化都是容易的。一个示范的变化如图11所示。

在这个实施例中，在寄存器28中存储和在寄存器26中存储的并行进行。对于在相位跳跃中的锁定工具来讲这些不是临界变化，但是在频率锁定工具中它简化了设计。累加点到寄存器26的存储现在可以与将值复制到28同时进行。

设置一些额外的机构处理误差是可取的。如果相位误差被观察到，实际的零交叉或曲线平滑部分被在发生之后被检测到。同时软件将具有在锁相工具相对不够精确的被执行的点及时进行计时的性质。如果错误非常小，最终误差将不是零纳秒，而是几个纳秒(当然取决于低通频率，采样速度等等因素)。如果这些是可接受的，不需要采取行动。如果是不可接受的，可能会重复使用工具直到准确度足够高。这种重复可以不同，特别是取决于如衰减、低通频率、和实际环境这样的设置。

然而，最好是，锁定工具不会因为他们输入非线性特性而再三被重复。通常这是不太好的；并且可能导致混乱的数学。特别是对于大型的、复合的网络它不能预见不断输入新的非线性的动作的安全。

积分的准确度值一般地比比例部分的准确度好。这是由于积分平均值特性，和PLL的量化特性。因为量化误差是未知的，不可能不断的不影响加倍量化噪声的继续使用工具。这应当避免。

当通过软件执行时，该工具需要常数控制。仅执行一次或几次来减少软件的压力。

该锁定工具提供良好的特性，可以在给定时间内完成锁定，同时避免其他的PLL变化特性例如衰减和低通频率。他们将被用于锁定工具需要的情况下使用，特别用于相位跃变和频率跃变。

如果滤波器变成不仅是单个积分器，而是双倍积分器，或甚至更高阶的积分器，工具可以被扩展为涵盖这种滤波器。

Claims (20)

1.一种在相位或频率跃变之后受影响而迅速地使锁相环趋于稳定的方法，所述的锁相环包括一个相位检测器、一个控制振荡器、和一个带输出频率设定的积分器，依所述的相位检测器的输出来确定所述的控制振荡器的设定频率，所述的方法包括步骤：

在相位或频率跃变之前，存储所述的积分器输出频率设定值；

确定在所述的相位或频率跃变之后什么时候发生一个相位跳跃；和

在所述的相位跳跃时或瞬间之后，将所述的积分器的输出频率设定恢复为所述的被存储的值以便减少过冲量。

2.如权利要求1所述的方法，其中在相位跃变之后通过在所述的相位检测器的输出端检测相位跃变来确定何时发生相位跳跃。

3.如权利要求1所述的方法，其中在相位跃变之后通过计算零交叉发生的延迟时间来确定何时发生相位跳跃。

4.如权利要求1所述的方法，其中在相位跃变之后，通过检测在所述的相位检测器的输出端的符号变化来确定何时发生相位跳跃。

5.如权利要求1所述的方法，其中在相位跃变之后，并在预期的相位跳跃之前，对相位检测器的输出进行采样，预定保护期。

6.如权利要求1所述的方法，其中在相位跃变之后通过在所述的相位检测器的输出端检测相位坡度来确定何时发生相位跳跃。

7.如权利要求1所述的方法，其中在相位跃变之后确定何时发生相位跳跃是等到相位误差变成平滑的时候进行的。

8.一个锁相环，包括：

一个用于产生一个输出信号的控制振荡器；

一个用于检测在反馈信号和基准信号之间的相位差的相位检测器；

一个积分器包括用于存储所述的控制振荡器的频率设定的第一寄存器，和第二寄存器；和

一个在正常工作期间用于在所述的第二寄存器中存储所述的第一寄存器的内容的控制器，以便在相位或频率跃变之后，当发生相位跳跃时，在所述的跃变之前的第一寄存器的内容能够被恢复，从而恢复所述的控制振荡器在相位或频率跃变之前的设定频率。

9.如权利要求8所述的锁相环，其中所述的第一寄存器的输出端连接到所述的第二寄存器的输入端并且所述的控制器周期性地将所述的第一寄存器的内容传送到所述的第二寄存器。

10.如权利要求9所述的锁相环，其中所述的积分器进一步包括一个多路复用器，它具有接收所述的相位检测器的输出值的第一输入端，接收来自所述的第二寄存器的输出值的第二输入端，和连接到所述的第一寄存器的输入端的输出端，并且所述的控制器选择所述的第一和第二输入端中的一个将所述的多路复用器的输出值传送到所述的第一寄存器的输入端。

11.如权利要求10所述的锁相环，其中所述的积分器进一步包括一个具有接收来自所述的相位检测器的输出值的第一输入端和接收来自所述的第一寄存器的输出值的第二输入端的加法器。

12.如权利要求11所述的锁相环，其中所述的加法器的第一输入端通过一个引入I系数的乘法器连接到所述的相位检测器的输出端。

13.如权利要求11所述的锁相环，其中所述的多路复用器具有连接到所述的控制振荡器的输入端的第三输入端。

14.如权利要求13所述的锁相环，其中所述的第一寄存器的输出端连接到另一加法器的一个输入端，所述另一加法器的另一输入端接收来自所述的相位检测器的输出值，所述另一加法器的输出端连接到所述的控制振荡器的输入端。

15.如权利要求14所述的锁相环，其中所述的相位检测器的输出端通过一个引入P系数的乘法器连接到所述的另一加法器的所述另一输入端。

16.如权利要求9所述的锁相环，其中所述的积分器进一步包括一个多路复用器，它具有接收所述的相位检测器的输出值的第一输入端，一个连接到所述的控制振荡器的输入端的第二输入端，一个接收所述的第二寄存器的输出值的第三输入端，和一个连接到所述的第一和第二寄存器的各自的输入端的输出端，从而所述的第一和第二寄存器成并联负载，并且其中所述的控制器在追随相位或频率跃变的相位跳跃之后选择连接到所述的第二寄存器输出端的所述的多路复用器的输入端，以便恢复所述的第一寄存器的内容。

17.如权利要求16所述的锁相环，其中所述的多路复用器的所述第一输入端通过加法器连接到所述的相位检测器的输出端，所述加法器具有接收来自所述的相位检测器的输出值的第一输入端，和接收来自所述的第一寄存器的输出值的第二输入端。

18.如权利要求17所述锁相环，其中所述的加法器的第一输入端通过一个引入I系数的乘法器连接到所述的相位检测器的输出端。

19.如权利要求18所述的锁相环，其中所述的第一寄存器的输出端连接到另一加法器的第一输入端，所述另一加法器的第二输入端接收来自所述的相位检测器的输出值，并且所述另一加法器的输出端连接到所述的控制振荡器的输入端。

20.如权利要求19所述的锁相环，其中所述的另一加法器的第二输入端通过引入P系数的另一乘法器连接到所述的相位检测器的输出端。

Images