CN1679239A - 关于锁相环路的改进 - Google Patents

关于锁相环路的改进 Download PDF

Info

Publication number
CN1679239A
CN1679239A CNA038210991A CN03821099A CN1679239A CN 1679239 A CN1679239 A CN 1679239A CN A038210991 A CNA038210991 A CN A038210991A CN 03821099 A CN03821099 A CN 03821099A CN 1679239 A CN1679239 A CN 1679239A
Authority
CN
China
Prior art keywords
signal
frequency
loop
variable
oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038210991A
Other languages
English (en)
Other versions
CN1679239B (zh
Inventor
A·G·斯潘塞
P·R·马沙尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Italian Ericsson Ltd i L
Italian Radio Co ltd
ST Ericsson SA
TDK Electronics AG
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1679239A publication Critical patent/CN1679239A/zh
Application granted granted Critical
Publication of CN1679239B publication Critical patent/CN1679239B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0991—Modifications of modulator for regulating the mean frequency using a phase locked loop including calibration means or calibration methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

锁相环路包括可变频率振荡器(20)、除法器(30)、相位比较器(40)、增益控制级(240)以及环路滤波器(50)。通过以多个不同的速率在由相位比较器生成的误差信号上叠加调制、以及通过对于每个调制速率测量控制振荡器频率的环路控制信号的峰－峰变化，来测量环路的频率响应。如果由于部件值的误差而使得频率响应偏离其期望值，则调节环路增益以便使频率响应靠近其期望值。

Description

关于锁相环路的改进
本发明涉及包括锁相环路的设备，例如集成电路或者可以实现在集成电路中的无线接收机或收发机。
多种类型的设备包括集成的电子电路。为了集成电子电路，理想的是选择可以提供诸如较小芯片面积、低电压操作、低功耗或高工作频率之类好处的集成工艺。然而，某些集成工艺在无源部件值方面只提供大的容差，使得无源部件(电阻、电容、电感)的值与它们的期望值变化较大。例如CMOS的大容差的工艺对于数字电路来说是可以接受的，但是以这样的集成工艺实现的模拟电路可能无法在目标规格内执行，这导致较低的工艺产量。因此，理想的是设计可以利用大容差的部件进行工作的电路。
在许多电子电路中，锁相环路是一个重要的部件。举例来说，锁相环路可被用来生成用于无线接收机、发射机或收发机的振荡器信号。以下段落包含对典型锁相环路(PLL)的工作原理的说明，以便帮助理解本发明。
图1中例示了典型的现有技术的PLL。该PLL包括基准频率源10和压控振荡器(VCO)20，基准频率源10通常采用石英晶体来生成单一、稳定频率Fref的基准信号，而压控振荡器(VCO)20则在基准频率的倍频下振荡。该倍数由除法器30确定。相位比较器40将所除得的VCO输出信号与该基准信号作比较，生成表示这两个信号之间的相位差的比较信号。电荷泵60和环路滤波器50被用来将该比较信号转换成环路控制信号，该环路控制信号被耦合装置25施加到控制输入端22，以用于控制VCO 20的频率。
电荷泵60是电流脉冲的源或宿，其被由相位比较器40生成的比较信号所控制。环路滤波器50包括积分器52和低通滤波器54。积分器52在大多数实际的环路中都是固有的，因为电荷泵60的输出被耦合到一个电容。存储在该电容上的电荷的增加或减少与去向/来自电荷泵60的每个电荷脉冲的幅度和持续时间成正比的数量。这些脉冲非常短并且幅度很高，以便最小化注入到环路中的噪声。环路滤波器50去除在相位比较器40的输出端处的假信号分量，例如两倍基准频率下的和频率。它还减小环路中的低频噪声，否则所述低频噪声将导致VCO输出信号频谱上的“迫近(close in)”相位噪声，即接近期望的VCO频率的频率。
当PLL被用在用于无线设备的电路中时，除法器30的分割比率(division ratio)通常是可借助于除法控制输入端70来编程的，以便能够从多个无线电频道中选择。举例来说，如果基准频率是26MHz，并且除法器30的分割比率是一个整数，则VCO频率可以以26MHz的步长改变。在要求以小于基准频率的步长来分步VCO频率的应用中，分数的分割比率是必要的。举例来说，蓝牙(注册商标)规范规定以1MHz间隔为间距的、在2400MHz和2480MHz之间的无线电频道。分数的分割比率是借助于施加到除法控制输入端70的除法控制信号来实现的，用来在两个或更多的分割比率之间交替，以便获得期望的平均分割比率。举例来说，如果除法器30具有两个分割比率N和(N+1)、并且被设置成一半的时间用去N除而另一半的时间用(N+1)去除，则平均的分割比率将是(N+0.5)。环路滤波器50理想地提供完美的平均化功能，以使得VCO输出信号不在N.Fref和(N+1).Fref之间抖动，而是恒定在(N+0.5).Fref。切换分割比率的速率受到这一事实的限制，即除法器30的输出只能在基准频率下改变。
快速改变分割比率的结果是，在VCO输出信号的频谱中存在干扰“毛刺”。环路滤波器50不能去除迫近毛刺，但是可以衰减更高偏移的毛刺。sigma-delta调制器通常被用来以伪随机的方式控制对分割比率的选择，其对毛刺进行整形，使得较大幅度的迫近毛刺被移动到进一步从期望的VCO频率中去除的频率处，在这些频率下环路滤波器能够将其衰减。图2例示了包括sigma-delta调制器100的PLL，该sigma-delta调制器100被耦合来从基准频率源10产生时钟，并且被耦合到除法器30的控制输入端70，以用于对毛刺进行整形。图2中以小于100的附图标记表示的各元件，以与上面关于图1所述的相同的方式进行工作。图3是环路滤波器50的输入端处的单侧频谱的曲线图，其示出了由于使用了sigma-delta调制器100而得到的在低频下的低电平毛刺以及高频下的高电平毛刺。总体来说，其结果是，在与中心输出频率偏移的任何频率下，毛刺都能被保持在期望的电平之下。
上面参照图1和2说明的PLL体系结构可以被合并在无线接收机中，其中VCO生成用于对所接收的信号进行下变换的本地振荡器信号。也可以对PLL进行调制以生成调制的信号，用于由无线发射机传输。在蓝牙的情况下，所要求的调制是高斯频移键控(GFSK)，借此，VCO的幅度是恒定的，但是相位和频率发生改变。参照图2，用于传输的比特流被提供给高斯滤波器120的输入端110，并且最终得到的经滤波的比特流被耦合来调制sigma-delta调制器100，该调制器减小了上述的“迫近”噪声。对于诸如蓝牙的半双工应用，图2的PLL可被交替用于发送和接收模式。
如果PLL是以大容差的集成工艺实现的，则PLL可能无法充分地执行，并且甚至可能不稳定。VCO 20的振荡频率和VCO增益(即在输入控制电压的每单位变化下的VCO频率的变化)可能无法明确地定义。这使得环路增益是不确定的，从而环路滤波动作也是不确定的。对于具有单位反馈的第1类二阶环路，闭环传输函数由 k τ s 2 τ + s τ + k τ 给出，其中k是环路增益，包括VCO 20的增益Kv和环路中的任何其它增益，s是拉普拉斯算子，而τ是环路滤波器50的时间常数。等式s＝jω(其中ω是频率)给出了幅度响应，即环路频率响应的幅度，为 k τ ( K τ - ω 2 ) 2 + ( ω τ ) 2 . 在图8中，对于环路增益k的几个值用曲线示出了该幅度响应，从中可以看出，环路频率响应，特别是环路带宽和幅度响应中的脉冲修尖，取决于环路增益k，并且不确定的环路增益k可能导致不确定的环路频率响应。环路截止频率，即幅度在低频率值之下3dB的带宽，由 w n 2 ( w n 2 - ω b 2 ) 2 + ( 4 ξ 2 w n 2 ω b 2 ) 2 给出，其中 w n 2 = k τ 并且阻尼比率是 ξ = 1 2 ω n τ .
不确定的环路频率响应可能导致两个结果。首先，环路截止频率可能过高，导致产生环路中的假信号分量的不充分滤波，从而VCO输出达不到规格。或者环路截止频率过低，导致对所述调制的不想要的滤波。在蓝牙无线收发机的示例情况下，这可能导致减小的传输范围或更高的误码率。
理想的是设计能够以大容差部件提供可接收的性能的锁相环路，以便增加电路集成的好处，例如使得大容差的工艺能被用于混合模式(模拟和数字)的集成电路。
本发明的一个目的是在包括锁相环路的设备中提供改进，以及提供一种校准锁相环路的方法。
根据本发明的第一方面提供包括锁相环路的设备，该锁相环路包括用于生成可变频率信号并且具有用于控制该可变频率信号的频率的控制输入的振荡器、耦合到该振荡器的输出以用于对该可变频率信号进行分割的分割装置、耦合到该分割装置的输出以用于生成表示所分割的可变频率信号和基准信号之间相位差的比较信号的相位比较器装置、耦合到该相位比较器装置的输出以用于对该比较信号进行滤波的滤波装置、用于把该滤波装置的输出耦合到该振荡器的控制输入的耦合装置，还包括使得该比较信号以多个速率被调制的调制装置、对于所述多个速率中的每一个来测量施加到该振荡器的控制输入的控制信号的峰-峰变化指示的测量装置、以及适于响应于所述测量来调节环路增益以便获得预定的环路频率响应的调节装置。
根据本发明的第二方面，提供了一种校准锁相环路的方法，该锁相环路包括具有用于控制该振荡器的频率的控制输入的可变频率振荡器、用于对由该可变频率振荡器生成的信号进行分割的除法器、用于生成表示所分割的信号和基准信号之间相位差的比较信号的相位比较器、用于对该比较信号进行滤波的滤波装置、以及用于把该滤波装置的输出耦合到该可变频率振荡器的控制输入的耦合装置，该方法包括：以多个速率调制该比较信号；对于所述多个速率中的每一个测量施加到该可变频率振荡器的控制输入的控制信号的峰-峰变化指示；以及响应于所述测量来调节环路增益，以便获得预定的环路频率响应。
施加到该可变频率振荡器的控制输入的控制信号取决于环路频率响应以及所述比较信号被调制的速率。因此，对于调制比较信号的多个速率中的每一个，对控制信号的峰-峰变化或等效指示进行的测量表示环路频率响应。这样的等效指示例如可以是振荡器频率的峰-峰变化，或者所分割的信号的频率的峰-峰变化。
包括所述PLL的设备例如可以是电路模块、集成电路或者无线接收机、发射机或收发机。
下面将参照附图、仅以示例的方式说明本发明，附图中：
图1是现有技术的锁相环路的方块示意图，
图2是具有提供了以伪随机方式改变分割比率，并且提供了调制的现有技术锁相环路的方块示意图，
图3是在环路滤波器的输入端处的信号频谱曲线图，
图4是根据本发明的锁相环路的方块示意图，
图5是作为改变分割比率的速率的函数的环路控制信号的峰-峰变化的曲线图，
图6是例示用于注入调制的替换位置的锁相环路的方块示意图，
图7是包括锁相环路的无线收发机的方块示意图，以及
图8是对于环路增益k的各种值的环路频率响应的曲线图。
图4的PLL的基本操作类似于参照图2所述的PLL，下面将只说明不同点。具有相同附图标记的各元件以相同方式操作。参照图4，除法控制装置200被耦合来提供除法器30的除法控制输入70。借助于选择器切换装置215，除法控制装置200可以提供来自sigma-delta调制器100(如参照图2所述)、或者来自频率发生器210的除法控制信号。频率发生器210被耦合来从基准频率源10产生时钟。测量装置220被耦合来对环路控制信号执行测量，并被耦合来响应于所述测量而对电荷泵240的电荷泵控制输入230提供电荷泵控制信号。除了用于附加提供了控制电流脉冲幅度之外，电荷泵240与电荷泵60是相同的。或者，也可以控制电流脉冲持续时间。测量装置220包括用于数字化环路控制信号的模拟-数字转换器222，以及用于对经数字化的环路控制信号执行测量、并生成电荷泵控制信号的处理装置224。借助于电荷泵控制信号，可以改变由电荷泵240提供给环路滤波器50的电流脉冲的幅度。
图4的PLL可以采用两种模式中的任一种。第一模式是校准模式，其中从频率发生器210提供除法控制信号，并且调节电荷泵控制信号以便获得期望的环路频率响应，而第二模式对应于使用在第一模式中确定的电荷泵控制信号的常规的、使用中(in-service)的操作，其中从sigma-delta调制器100提供除法控制信号。上面已经参照图2说明了使用中的操作，因此下面将只说明校准模式。
在校准模式中，频率发生器210产生可变的输出频率Fdiv，它以速率Fdiv控制交替为N或(N+1)的分割比率。频率Fdiv被依次设置成多个不同的值，并且对于Fdiv的每一个值，由测量装置220测量环路控制信号的峰-峰变化。最终得到的数据，即对于每一个频率Fdiv的环路控制信号的峰-峰变化，表示所测量的环路的频率响应。处理装置224将所测量的频率响应与所存储的期望的频率响应表示作比较，如果它们在一个可接受的限度内不匹配，则调节电荷泵控制信号以便修改环路增益k。
下面的说明解释了频率Fdiv和环路滤波器50的频率响应之间的关系。
与环路滤波器50的截止频率相比，如果频率Fdiv被选择得很高，则VCO输出信号将趋向(N+0.5)的平均频率，假设Fdiv具有50％的占空比，因为环路滤波器50将去除Fdiv的高频分量。因此，环路控制信号将恒定在Fvco/Kv，其中Fvco是VCO输出信号的频率，并且是(N+0.5).Fdiv，其中Kv是VCO 20的增益。
如果Fdiv被选择成非常低的频率，则VCO输出信号将只是交替地在一段时间内是N.Fref，而在紧接着的一段时间内是(N+1).Fref。在这种情况下，出现在VCO 20的输入端的环路控制信号将近似地是方波，因为作为低通滤波器的环路滤波器50不衰减在相位比较器40的输出处的非常低频率的变化。环路控制信号方波将在值Fvco1/Kv和Fvco2/Kv之间交替，其中Fvco1和Fvco2是VCO在其间交替的频率。
对于在所述两个极限值之间的Fdiv的频率，环路控制信号将取决于环路的频率响应。通过测量环路控制信号的峰-峰变化，可以测量环路的频率响应。在一个简单实施例中，可以借助于整流器和滤波器来测量环路控制信号的峰-峰变化。在图5中例示了这样一个所测量的频率响应的示例，该频率响应的脉冲修尖是由于欠阻尼。借助于电荷泵控制信号，调节电荷泵240中的电流脉冲幅度或持续时间，借此调节环路增益，并且再次测量环路频率响应。测量步骤和调节步骤被迭代地重复进行，直到获得预定的可接收的频率响应。
在校准模式中调节了电荷泵控制信号之后，在PLL的常规操作期间保持电荷泵控制信号的值，以便保持PLL的期望操作。校准模式可被用在制造包括PLL的设备的时候，并且还可在设备的使用寿命期间被使用，以便在部件值变化，例如由于温度改变而引起的情况下重新校准PLL。
尽管上述实施例使用N和(N+1)的分割比率，但是也可以使用其它的分割比率。
可选地，可以将用于引起比较信号以多个速率进行调制的调制在替换的位置上注入PLL中。举例来说，可以以多个速率调制基准频率源10。作为另一个示例，参照图6，经由耦合装置25施加给VCO 20的控制输入22的控制信号可以是在求和装置400中形成的、经滤波的比较信号与在输入端410处提供的多个速率下的调制信号的总和。即使当除法器30具有固定的分割比率时，仍可以应用这两种替换的调制方法。
可选地，可以采用响应于所述测量来调节环路增益的替换方式。举例来说，可以通过调节环路中可变增益级的增益来调节环路增益。这样一个可变增益级例如可以是可变增益放大器或可变增益VCO20。
如果只在制造时而不在使用中的操作期间执行校准，则用于引起比较信号以多个速率进行调制的调制装置可以完全地或部分地位于PLL的外部。
可选地，可以对于一组以上的分割比率确定环路增益，这对应于VCO 20的不同的中心频率。可以确定这样的多个环路增益值，并且所存储的相应调节数据用于在随后对任何期望的中心频率的操作期间的再调用。这样，使用多个环路增益值可以补偿VCO增益在操作频率范围内的任何变化，从而确保例如在整个操作范围内对于无线发射机的均匀最大频率偏差。
参照图7，其中例示了包括PLL的无线收发机300。发射机350具有用于待发送数据的输入360，并且被提供有来自PLL 320的振荡器信号。在发射机350中，用所述数据调制该振荡器信号、将其放大并借助于发送/接收转换开关320将其耦合到天线310。接收机330借助于发送/接收转换开关320从该天线接收信号，并且也被提供有来自PLL 320的本地振荡器信号，以用于对所接收的信号进行下变换。接收机把所接收的数据传递到输出端340。
在本说明书和权利要求书中，元件前面的单词“一个”并不排除存在多个此类元件。此外，单词“包括”并不排除存在所列出的元件和步骤之外的其它元件和步骤。
通过阅读本公开内容，其它的修改对于本领域熟练技术人员来说将是显而易见的。此类修改可以包括在锁相环路及包含锁相环路的设备的技术领域中已知的其它特征，这些特征可以替代或附加于本文已述的特征而被使用。

Claims (12)

1.包括锁相环路的设备，该锁相环路包括用于生成可变频率信号并且具有用于控制该可变频率信号的频率的控制输入(22)的振荡器(20)、耦合到该振荡器(20)的输出以用于对该可变频率信号进行分割的分割装置(30)、耦合到该分割装置(30)的输出以用于生成表示所分割的可变频率信号和基准信号之间相位差的比较信号的相位比较器装置(40)、耦合到该相位比较器装置(40)的输出以用于对该比较信号进行滤波的滤波装置(50)、用于把该滤波装置(50)的输出耦合到该振荡器(20)的控制输入(22)的耦合装置(25)，还包括使得该比较信号以多个速率被调制的调制装置(210或400、410)、对于所述多个速率中的每一个来测量施加到该振荡器(20)的控制输入(22)的控制信号的峰-峰变化指示的测量装置(220)、以及适于响应于所述测量来调节环路增益以便获得预定的环路频率响应的调节装置(230)。
2.如权利要求1所要求的设备，其中分割装置(30)具有可变分割比率，并且用于使得比较信号以多个速率被调制的调制装置(210或400、410)包括用于以多个速率调制该可变分割比率的装置(210或410)。
3.如权利要求1所要求的设备，其中，用于使得比较信号以多个速率被调制的调制装置(210)包括用于调制基准信号的频率的装置(210)。
4.如权利要求1所要求的设备，其中，用于使得比较信号以多个速率被调制的调制装置(410、400)包括用于调制经滤波的比较信号的装置(410、400)。
5.如权利要求1至4中的任意一个所要求的设备，其中，相位比较器(40)包括用于生成电流脉冲的装置(40)，并且调节装置(230)包括用于调节所述电流脉冲的幅度或持续时间的装置(230)。
6.如权利要求1至4中的任意一个所要求的设备，其中，PLL进一步包括可变增益级(20)，并且所述调节装置适于通过改变该可变增益级(20)的增益来调节环路增益。
7.一种校准锁相环路的方法，该锁相环路包括具有用于控制该振荡器频率的控制输入(22)的可变频率振荡器(20)、用于对由该可变频率振荡器生成的信号进行分割的除法器(30)、用于生成表示所分割的信号和基准信号之间相位差的比较信号的相位比较器(40)、用于对该比较信号进行滤波的滤波装置(50)、以及用于把该滤波装置(50)的输出耦合到该可变频率振荡器(20)的控制输入(22)的耦合装置(25)，该方法包括：以多个速率调制该比较信号；对于所述多个速率中的每一个来测量施加到该可变频率振荡器的控制输入的控制信号的峰-峰变化指示，以及响应于所述测量来调节环路增益，以便获得预定的环路频率响应。
8.如权利要求7所要求的方法，其中，除法器(30)具有可变分割比率，并且对比较信号的调制包括对该可变分割比率进行调制。
9.如权利要求7所要求的方法，其中，对比较信号的调制包括对基准信号的频率进行调制。
10.如权利要求7所要求的方法，其中，对比较信号的调制包括对经滤波的比较信号进行调制。
11.如权利要求7到10中的任意一个所要求的方法，其中，相位比较器(40)包括用于生成电流脉冲的装置，调节环路增益包括改变所述脉冲的幅度或持续时间。
12.如权利要求7到10中的任意一个所要求的方法，其中，PLL进一步包括可变增益级(20)，并且对环路增益的调节包括改变该可变增益级的增益。
CN038210991A 2002-09-05 2003-08-22 包括锁相环路的设备和用于校准锁相环路的方法 Expired - Fee Related CN1679239B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB0220616.7 2002-09-05
GBGB0220616.7A GB0220616D0 (en) 2002-09-05 2002-09-05 Improvements relating to phase-lock loops
PCT/IB2003/003771 WO2004023656A1 (en) 2002-09-05 2003-08-22 Improvements relating to phase-lock loops

Publications (2)

Publication Number Publication Date
CN1679239A true CN1679239A (zh) 2005-10-05
CN1679239B CN1679239B (zh) 2010-06-23

Family

ID=9943536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN038210991A Expired - Fee Related CN1679239B (zh) 2002-09-05 2003-08-22 包括锁相环路的设备和用于校准锁相环路的方法

Country Status (8)

Country Link
US (1) US7157979B2 (zh)
EP (1) EP1537670B1 (zh)
JP (1) JP4858868B2 (zh)
KR (1) KR101023394B1 (zh)
CN (1) CN1679239B (zh)
AU (1) AU2003255987A1 (zh)
GB (1) GB0220616D0 (zh)
WO (1) WO2004023656A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103780252A (zh) * 2012-10-22 2014-05-07 联发科技股份有限公司 时钟产生装置、用于时钟产生装置的方法以及分数型分频器

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100666479B1 (ko) * 2004-08-30 2007-01-09 삼성전자주식회사 시그마 델타 변조기를 공유하는 수신 및 송신 채널 분수분주 위상 고정 루프를 포함한 주파수 합성기 및 그 동작방법
JP4638806B2 (ja) * 2005-03-29 2011-02-23 ルネサスエレクトロニクス株式会社 位相同期ループ回路、オフセットｐｌｌ送信機、通信用高周波集積回路及び無線通信システム
WO2006125473A1 (en) 2005-05-26 2006-11-30 Freescale Semiconductor, Inc Frequency generation in a wireless communication unit
US7711328B1 (en) * 2005-06-29 2010-05-04 Xilinx, Inc. Method of and circuit for sampling a frequency difference in an integrated circuit
DE102006011682B4 (de) 2006-03-14 2015-04-09 Intel Mobile Communications GmbH Transceiver-Schaltungsanordnung
US8483985B2 (en) * 2007-01-05 2013-07-09 Qualcomm, Incorporated PLL loop bandwidth calibration
JP5621476B2 (ja) * 2010-09-29 2014-11-12 ソニー株式会社 同期回路、同期方法、および受信システム
US8942315B1 (en) 2014-05-29 2015-01-27 Cypress Semiconductor Corporation Systems, methods, and devices for frequency calibration of transmitters
US9007259B1 (en) * 2014-06-13 2015-04-14 Advanced Testing Technologies Inc. Flight line noise tester
EP3249817B1 (en) * 2016-05-25 2018-12-26 IMEC vzw Dtc-based pll and method for operating the dtc-based pll
CN106658369B (zh) * 2016-12-06 2020-02-07 歌尔科技有限公司 一种双向语音通信设备、通信系统及通信方法
KR102210638B1 (ko) 2019-06-17 2021-02-03 한국과학기술원 Fsk 신호 변복조 방법 및 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563552A (en) * 1994-01-28 1996-10-08 International Business Machines Corporation System and method for calibrating damping factor of analog PLL
US6404292B1 (en) * 1998-04-15 2002-06-11 Emhiser Research Ltd. Voltage controlled oscillators with reduced incidental frequency modulation and use in phase locking oscillators
US6049255A (en) * 1998-06-05 2000-04-11 Telefonaktiebolaget Lm Ericsson Tuning the bandwidth of a phase-locked loop
US6292507B1 (en) 1999-09-01 2001-09-18 Lexmark International, Inc. Method and apparatus for compensating a spread spectrum clock generator

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103780252A (zh) * 2012-10-22 2014-05-07 联发科技股份有限公司 时钟产生装置、用于时钟产生装置的方法以及分数型分频器
US9344065B2 (en) 2012-10-22 2016-05-17 Mediatek Inc. Frequency divider, clock generating apparatus, and method capable of calibrating frequency drift of oscillator
CN103780252B (zh) * 2012-10-22 2017-05-03 联发科技股份有限公司 时钟产生装置、用于时钟产生装置的方法
US9692395B2 (en) 2012-10-22 2017-06-27 Mediatek Inc. Frequency divider, clock generating apparatus, and method capable of calibrating frequency drift of oscillator

Also Published As

Publication number Publication date
US20050250464A1 (en) 2005-11-10
CN1679239B (zh) 2010-06-23
EP1537670A1 (en) 2005-06-08
KR20050057171A (ko) 2005-06-16
AU2003255987A1 (en) 2004-03-29
JP2005538595A (ja) 2005-12-15
EP1537670B1 (en) 2015-10-21
JP4858868B2 (ja) 2012-01-18
US7157979B2 (en) 2007-01-02
KR101023394B1 (ko) 2011-03-18
GB0220616D0 (en) 2002-10-16
WO2004023656A1 (en) 2004-03-18

Similar Documents

Publication Publication Date Title
US5266907A (en) Continuously tuneable frequency steerable frequency synthesizer having frequency lock for precision synthesis
CN1679239B (zh) 包括锁相环路的设备和用于校准锁相环路的方法
US6198353B1 (en) Phase locked loop having direct digital synthesizer dividers and improved phase detector
US6650721B1 (en) Phase locked loop with numerically controlled oscillator divider in feedback loop
US7061341B1 (en) System for highly linear phase modulation
US20090003504A1 (en) Method for frequency compensation in timing recovery
US7154347B2 (en) Compensating method for a PLL circuit that functions according to the two-point principle, and PLL circuit provided with a compensating device
EP1345375A3 (en) Method and apparatus for frequency modulation
US6549078B1 (en) Method and system for directly modulating a voltage controlled oscillator for use in frequency/phase modulated systems
US7714666B2 (en) Phase locked loop frequency synthesizer and method for modulating the same
CN1643789A (zh) 直接自动频率控制方法和设备
CA2280878C (en) An amplifier for continuous high gain, narrowband signal amplification
KR101307498B1 (ko) 시그마-델타 기반 위상 고정 루프
US7391270B2 (en) Phase locked loop and method for phase correction of a frequency controllable oscillator
CN1294453A (zh) 校准调频锁相环的方法和设备
US7453325B2 (en) Single point modulator having a PLL circuit
US6418174B1 (en) Frequency shift key modulator
EP1297619B1 (en) Linear dead-band-free digital phase detection
JP2000209033A (ja) 位相同期ル―プ回路及びそれを使用した周波数変調方法
US6690210B2 (en) Transmitting device
CN100539435C (zh) 包括累加增量调制器的设备和生成累加增量调制器中的量化信号的方法
US4688003A (en) Feed-forward error correction for sandaps and other phase-locked loops
RU2280945C1 (ru) Синтезатор частот с частотной или фазовой модуляцией
CN1639980A (zh) 锁相环电路、包括锁相环电路的电子设备以及产生周期信号的方法
GB2349520A (en) Phase fluctuation generation circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20071102

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071102

Address after: Holland Ian Deho Finn

Applicant after: NXP B.V.

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ST WIRELESS S. A.

Free format text: FORMER OWNER: KONINKL PHILIPS ELECTRONICS NV

Effective date: 20150805

Owner name: SNAPTRACK, INC.

Free format text: FORMER OWNER: ST-ERICSSON S. A.

Effective date: 20150805

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: ST-ERICSSON INC.

Free format text: FORMER NAME: ST WIRELESS S. A.

Owner name: ST-ERICSSON S. A.

Free format text: FORMER NAME: ST-ERICSSON INC.

CP01 Change in the name or title of a patent holder

Address after: Geneva, Switzerland

Patentee after: Italian Ericsson Ltd. in liquidation

Address before: Geneva, Switzerland

Patentee before: St-Ericsson S.A.

Address after: Geneva, Switzerland

Patentee after: ST-ERICSSON S.A.

Address before: Geneva, Switzerland

Patentee before: Italian Radio Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20150805

Address after: American California

Patentee after: EPCOS AG

Address before: Geneva, Switzerland

Patentee before: Italian Ericsson Ltd. in liquidation

Effective date of registration: 20150805

Address after: Geneva, Switzerland

Patentee after: Italian Radio Co.,Ltd.

Address before: Holland Ian Deho Finn

Patentee before: NXP B.V.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100623

Termination date: 20210822