CN1210870C - 西格码-德尔塔模数转换器 - Google Patents
西格码-德尔塔模数转换器 Download PDFInfo
- Publication number
- CN1210870C CN1210870C CNB991203593A CN99120359A CN1210870C CN 1210870 C CN1210870 C CN 1210870C CN B991203593 A CNB991203593 A CN B991203593A CN 99120359 A CN99120359 A CN 99120359A CN 1210870 C CN1210870 C CN 1210870C
- Authority
- CN
- China
- Prior art keywords
- output
- signal
- triggering
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/32—Delta-sigma modulation with special provisions or arrangements for power saving, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains, by selectively turning on stages when needed
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01F—MEASURING VOLUME, VOLUME FLOW, MASS FLOW OR LIQUID LEVEL; METERING BY VOLUME
- G01F1/00—Measuring the volume flow or mass flow of fluid or fluent solid material wherein the fluid passes through a meter in a continuous flow
- G01F1/05—Measuring the volume flow or mass flow of fluid or fluent solid material wherein the fluid passes through a meter in a continuous flow by using mechanical effects
- G01F1/20—Measuring the volume flow or mass flow of fluid or fluent solid material wherein the fluid passes through a meter in a continuous flow by using mechanical effects by detection of dynamic effects of the flow
- G01F1/32—Measuring the volume flow or mass flow of fluid or fluent solid material wherein the fluid passes through a meter in a continuous flow by using mechanical effects by detection of dynamic effects of the flow using swirl flowmeters
- G01F1/325—Means for detecting quantities used as proxy variables for swirl
- G01F1/3287—Means for detecting quantities used as proxy variables for swirl circuits therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
- H03M3/456—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a first order loop filter in the feedforward path
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Fluid Mechanics (AREA)
- General Physics & Mathematics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
一种用于诸如两线涡流计这样的仪器的西格码-德尔塔模数转换器。转换器的输入端、加法器、积分器、比较器和触发电路被串连,触发电路的输出信号连接到转换器的输出端,且输出信号通过数模转换器反馈到加法器。这样,转换器作为西格码-德尔塔模数转换器而输出对应于给定输入信号的脉冲密度信号。比较器的输出与触发电路的输入隔离,且触发电路的输出与数模转换器的输入隔离,以便减少电耗。
Description
技术领域
本发明涉及用于两线涡流计的西格码-德尔塔模数转换器,两线涡流计使用传感器根据液体在测量中的流率检测涡流频率,把检测到的模拟信号转换为数字流率信号,并把测量的流率以4-20mA电流信号的形式输出到外部装置,该电流也用作外部装置的工作能源。更准确地说,本发明涉及西格码-德尔塔模数转换器,其中对用于隔离输入信号的装置作出改进,以便降低电耗。
背景技术
参照图1描述了传统的涡流计结构。图中,来自用于检测由涡流喷射器产生的涡流的传感器1的输入信号,由放大器2放大并输入到抗混淆滤波器3。从而对输入到抗混淆滤波器3的信号进行处理,使得从信号中去除高频成分,并然后输入到西格码-德尔塔模数转换器4。从而输入到西格码-德尔塔模数转换器4的信号被转换为数字信号并进而输入到数字滤波器5。从而输入到数字滤波器5的信号被滤波并变为供输入到CPU 6用的脉冲。CPU 6向输入的信号施加诸如转换为流率信号的处理,并然后向输出电路7输出流率信号。输出电路7向外部装置输出4-20mA的流率信号。在两线涡流计的情形下,这样输出的4-20mA的流率信号还作为供图1中电路用的工作能源。
如果以象以上所述那样的方式构成的涡流计具有其中传感器1没有与地隔离的结构,则输入信号必须与内部电路在电路内部一定位置隔离,以便获得正确的流率信号。
在常规的涡流计中,向西格码-德尔塔模数转换器4添加隔离电路,使得在图1中由虚线所示部分达到隔离。
图2是表示传统的西格码-德尔塔模数转换器基本结构的示意图。图3是表示电路中各点处信号波形的时序图。
图2中,从抗混淆滤波器3输入到输入端61的信号Ain通过加法器15馈送到积分器11,然后其输出被输入到比较器12。
比较器12的输出被输入到触发电路13,然后其输出馈送到通过输出端62连接到比较器的下一级中的数字滤波器5。用作σ-δ模数转换器的采样信号的内部时钟信号CLK连接到触发器电路13,然后其输出通过数模转换器14馈送到加法器15的负端。
在如上述构成的西格码-德尔塔模数转换器中,通过积分器11对信号Ain求积分,然后其积分信号A11与比较器12的预置值进行比较。所得的比较输出D12输入到触发电路13,其中触发电路以时钟信号CLK的定时来重复高电平或低电平输出以产生输出D13。触发电路13的输出D13由数模转换器14转换为模拟信号A14,然后模拟信号A14由加法器15添加到信号Ain。
通过重复上述的操作,西格码-德尔塔模数转换器4能够输出对应于如图3中标以D13的信号Ain的这种脉冲密度信号。
上述的西格码-德尔塔模数转换器的特色为单比特位输出(然而某些西格码-德尔塔模数转换器具有多比特位输出),小规模的硬件,易于节能,及通过增加采样率而无需任何调节就能够获得的高分辨率。于是,该转换器已经广泛用于诸如涡流计这样的仪器。图4表示如上所述构成的西格码-德尔塔模数转换器,其中前面提及的隔离电路插入到转换器电路中,以便在由图1中虚线A所示的位置隔离输入信号。图4中,隔离电路25配置在时钟信号CLK和图1所示的西格码-德尔塔模数转换器的触发电路13的输出之间,以便在虚线A的左侧包含传感器1的电路与虚线A右侧包含CPU 6的电路之间进行隔离。以上述方式构成的电路在公报USP5372046中示出。
然而,图4所示传统的西格码-德尔塔模数转换器要求对高频时钟信号作适当的隔离。然而,隔离和传输高频信号需要大量的电流。通常,如果以较高的频率对输入信号进行采样,则西格码-德尔塔模数转换器可提供较高的分辨率,因为量化噪声随采样信号变快而降低。一般来说,它们必须以几百倍于信号带宽的频率对输入信号采样。
由于涡流计使用几千赫兹信号带度,故采样频率必须至少为几百个千赫兹。隔离和传输这种高频信号需要大量的电流。两线涡流计使用相对于测量范围4到20mA的电流信号,以便传输流率信号,该电流还用作外部设备的工作能源。于是,模数转换器的工作必须使整个的电流消耗小于4mA。因此,图4所示的西格码-德尔塔模数转换器有问题。作为对隔离电路电流消耗量限制的结果,采样频率(或分辨率)只能增加到在电流水平不高于4mA时能够达到隔离的程度。
发明内容
本发明的目的是要提供一种具有在不低于4mA电流水平能够起作用并能够高速采样的隔离装置的西格码-德尔塔模数转换器。
本发明提供了一种西格码-德尔塔模数转换器,其中输入端、加法器、积分器、比较器和触发电路被串连,所述触发电路的输出信号连接到输出端,并通过一数模转换器反馈到所述加法器,以输出对应于给定输入信号的脉冲密度信号,该西格码-德尔塔模数转换器包括用于隔离所述比较器的输出与所述触发电路的输入的第一隔离电路、以及所述触发电路的输出与所述数模转换器的输入的第二隔离电路。
本发明提供了一种西格码-德尔塔模数转换器,其中输入端、加法器、积分器、比较器和触发电路被串连,所述触发电路的输出信号连接到输出端,并通过一数模转换器反馈到所述加法器,以输出对应于给定输入信号的脉冲密度信号,该西格码-德尔塔模数转换器包括:
用于隔离所述比较器的输出与所述触发电路的输入的第一隔离电路,其中所述第一隔离电路从所述比较器的输出信号抽取微分信号,以电隔离方式传送所述微分信号,根据传送的微分信号解调所述比较器的输出信号,并向所述触发电路输入解调的信号;
用于隔离所述触发电路的输出与所述数模转换器的输入的第二隔离电路,其中所述第二隔离电路从所述触发电路的输出信号抽取微分信号,以电隔离方式传送该微分信号,根据传送的微分信号解调所述触发电路的输出信号,并向所述数模转换器输入解调的信号;
第一启动电路,用于如果所述比较器的输出信号与所述第二隔离电路的输出信号极性不一致,则产生极性与所述比较器输出信号反向的脉冲信号,从而向所述第一隔离电路输出通过对脉冲信号与所述比较器的输出信号求和获得的合成信号;以及
用于检验在特定的时间长度所述比较器的输出没有变化的第二启动电路,从而向所述第一隔离电路发出输出反向命令。
附图说明
图1是表示传统的涡流计一例的简化框图。
图2是表示传统的西格码-德尔塔模数转换器的简化框图。
图3是表示传统的西格码-德尔塔模数转换器各参照点处信号波形的时序图。
图4是表示传统的西格码-德尔塔模数转换器另一例子的简化框图。
图5是表示根据本发明西格码-德尔塔模数转换器的第一实施例的简化框图。
图6是表示根据本发明的西格码-德尔塔模数转换器另一实施例的简化框图。
图7是表示根据本发明的西格码-德尔塔模数转换器又一实施例的简化框图。
图8是表示根据本发明西格码-德尔塔模数转换器的第二实施例的简化框图。
图9是表示图8所示的触发控制电路各参照点的信号波形的时序图。
图10是表示图8所示的西格码-德尔塔模数转换器各参照点的信号波形的时序图。
图11是表示传统的西格码-德尔塔模数转换器与图8所示的西格码-德尔塔模数转换器之间比较的表格。
图12是表示图8所示西格码-德尔塔模数转换器另一实施例的简化框图。
图13是表示传统的西格码-德尔塔模数转换器与图8所示的西格码-德尔塔模数转换器之间比较的表格。
图14是表示图8所示的西格码-德尔塔模数转换器的触发控制电路一实施例的简化框图。
图15是表示图14所示的触发控制电路各参照点的信号波形的时序图。
图16是表示根据本发明西格码-德尔塔模数转换器的第三实施例的简化框图。
图17是图16所示的西格码-德尔塔模数转换器的基本框图。
图18是表示图16所示西格码-德尔塔模数转换器的第一隔离电路一实施例的简化框图。
图19是解释图16所示西格码-德尔塔模数转换器的第一隔离电路行为的时序图。
图20是表示图16所示西格码-德尔塔模数转换器的第一隔离电路另一实施例的简化框图。
图21解释图16中所示西格码-德尔塔模数转换器的第一驱动电路行为。
图22是解释图16所示西格码-德尔塔模数转换器行为的时序图。
图23是解释图16所示西格码-德尔塔模数转换器行为的另一时序图。
图24是解释图16所示西格码-德尔塔模数转换器行为的又一时序图。
图25是表示图16所示西格码-德尔塔模数转换器第一驱动电路一实施例的简化框图。
图26是表示图16所示西格码-德尔塔模数转换器另一实施例的简化框图。
图27是表示图16所示西格码-德尔塔模数转换器又一实施例的简化框图。
具体实施方式
以下使用附图对本发明详细说明。
图5是表示根据本发明的西格码-德尔塔模数转换器的简化框图。图中,对与说明传统的西格码-德尔塔模数转换器问题的图4中行为方式相同的组件给定相同的标号,并不再对其作出解释。
图5不同于图4在于,隔离电路位于比较器12与触发电路13之间及触发器13的输出端与数模转换器14之间。
比较器12的输出D12能够容易地与触发电路13的输出D13隔离,因为两个输出都涉及二进制高电平或低电平信号。与图4的电路不同,高频时钟信号CLK不通过图5电路的隔离电路。此外,触发电路13的输出信号D13原则上具有低于时钟信号CLK频率一半的频率。
如前所述,被隔离的信号频率越高,则隔离电路一般消耗电流越多。反之,在被隔离的信号频率降低时,电流消耗降低。由于被隔离电路35隔离的信号是低频二进制信号,故对于隔离信号的隔离电路不需要大电流。于是,使用低电流消耗的低成本电路能够易于实现隔离电路35。此外,由于时钟信号不通过隔离电路35,故无需受到上述限制,能够易于增加控制西格码-德尔塔模数转换器分辨率的时钟信号CLK的频率。
在以上给出的解释中,只是为了说明本发明并展示实施本发明的例子,而提及一具体的优选实施例。因而以上实施例应认为是示例性的,而非限制。在不背离其精神和本质特征的情形下,能够以其它方式实施本发明。于是应当理解,所有落在本发明的精神和范围内的改型均由所附权利要求来保护。
例如,图5所示的隔离装置对于增加了加法器45和积分器41的图6所示的双积分器西格码-德尔塔模数转换器也是有效的。与单积分器型比较,通过增加如图6所示的积分器数目,能够降低西格码-德尔塔模数转换器的量化噪声,并改进其分辨率。
图5中所示的隔离装置,对于如图7所示把保持电路56设置在触发电路13的输出端和数模转换器14之间的西格码-德尔塔模数转换器也是有效的。通过增加如图7所示的保持电路56,积分器11或比较器12的工作速度能够保持在低速。这使得能够产生需要低成本并工作在降低的电流的西格码-德尔塔模数转换器。
另外,以下使用图8说明本发明的第二实施例。图中,对与图2中先前讨论的行为方式相同的那些组件,给出相同的标号并不再进行说明。
图8不同于图2在于,比较器12的输出是到触发器控制电路100的输入,且触发器控制电路100的输出连接到触发电路13的时钟输入端Cin。设计触发器控制电路100是为了限制输出到触发电路13的触发器信号发生的频率。该电路装有检测比较器12的输出的上行边以产生触发器分量信号a的控制器A,并装有检测比较器12的输出的下行边以产生触发器分量信号b的控制器B。这些控制器由用作西格码-德尔塔模数转换器的采样信号的时钟信号CLK的时间驱动。由这些控制器产生的触发器分量信号a和b输入到OR电路101,然后其输出作为触发器信号TRG馈送到触发电路13的时钟输入端Cin。控制器A和B共享相同的电路结构,其中1)比较器12的输出直接输入到触发器控制电路100内的控制器A,使得上行边被检测到以便产生触发器分量信号a,以及2)由安装在触发器控制电路100中的反相器102提供的比较器12的反向输出被输入到控制器B,使得下行边被检测到以产生触发器分量信号b。
在此,表示以上所讨论的触发器控制电路100行为的波形图示于图9中。图中的每一波形图(a)和(b)表示时钟信号CLK、比较器12的输出S1及作为触发器控制电路100的输出的触发器信号TRG之间的关系。
如前所述,把触发器控制电路100设计为限制触发器信号发生的频率。通过控制前一信号TRG和下一个信号TRG之间的时间间隔而限制频率。
更准确地说,如果比较器12的输出S1在从前一个触发器信号TRG发生起n个时钟脉冲的预定延迟之前形成低电平到高电平的过渡,则在从前一触发器信号TRG起在n个时钟脉冲延迟之后触发器控制电路100产生另一触发器信号TRG。图9(a)中,在传统的西格码-德尔塔模数转换器情形下以①所标记的时间,比较器12的输出由触发电路13锁存。在实施本发明的西格码-德尔塔模数转换器的情形下,在从前一触发器信号TRG发生的以④所标记的时间起n个时钟脉冲的预定延迟之后以②所标记的时间,比较器12的输出被锁存。
此外,如图9(b)所示,在比较器12的输出S1从低电平向高电平过渡之后,如果该过渡发生在从先前的触发器信号TRG发生起n个时钟脉冲预定的延迟之后,则在比较器12的输出S1的从低到高的过渡之后立即检测到时钟信号CLK的上行边时以③所标记的时间,触发器控制电路100产生触发器信号TRG。这一行为与传统的西格码-德尔塔模数转换器相同。
现参照图10的波形图解释装有上述触发器控制电路100的本发明的西格码-德尔塔模数转换器。图10(a)表示,当把其电平接近输入范围一半的信号施加到本发明的西格码-德尔塔模数转换器时,比较器12的输入S2,比较器12的输出S1、信号a的触发器分量、信号b的触发器分量、触发电路13的输出S3、及时钟信号CLK之间的关系。类似地,图10(b)表示,当施加其电平接近输入范围满标的信号时,上述相同信号分量之间的关系。
图10(a)中,即使比较器12的输出S1改变,触发电路13的输出S3也不立即改变,因为作为触发器分量信号a和b的逻辑OR的触发器信号TRG置于限制下。更准确地说,因为触发电路13的触发器信号TRG由触发器控制电路100置于限制之下,故输入到数模转换器14的脉冲密度信号的变化频率被降低。因而,数模转换器14的输出对特定长度的时间保持不变,从而降低了加法器15之后的模拟电路工作速度。
当施加其电平为输入范围一半的信号时,传统的西格码-德尔塔模数转换器中触发电路的输出变化很频繁。变化的频率(以下称为最大输出频率)是时钟信号CLK频率的一半。在本发明的西格码-德尔塔模数转换器中,频率是时钟信号CLK频率的n分之一。然而,只有n等于或大于3时这才这保持为真。如果n等于1或2,则该模数转换器以与传统的西格码-德尔塔模数转换器相同的方式工作。
图10(b)表示当把其电平接近输入范围满标的信号施加到本发明的西格码-德尔塔模数转换器时的波形图。从图明显可见,触发电路13的输出S3变化频率较低。这是因为1)触发器控制电路100对触发器信号TRG没有设置任何限制,因为预定的n个时钟脉冲延迟已经在比较器12的输出信号S1改变时发生,并因为2)在比较器12的输出S1变化后立即检测到时钟信号CLK的上行边的时间,触发器控制电路100产生触发器信号TRG。这一行为与传统的西格码-德尔塔模数转换器相同。
换言之,当正确设置n个时钟脉冲的延迟时,只有当其电平为脉冲密度信号Y(z)被最频繁输出的输入范围的大约一半的输入信号X(z)被施加时,触发器控制电路100才把触发器信号TRG置于限制之下。另一方面,如果施加其电平接近零或接近脉冲密度信号Y(z)变化频率较小的输入范围的满标的输入信号X(z),则触发器控制电路100不把触发器信号TRG置于限制之下。
在上述构成的西格码-德尔塔模数转换器中比较器的输入处发现的误差为传统的西格码-德尔塔模数转换器的n/2倍。因而,量化噪声电能为n2/4倍大,且信噪比SN为4/n2倍大。
因而,当本发明的西格码-德尔塔模数转换器是按信号积分器构成时,信噪比SN11为
SN11=4/n2×9/(16×π2)×(fc/fs)-3 (1)
另一方面,西格码-德尔塔模数转换器的输出变化频率降低到原始值的2/n倍。因而,如果注意包括比较器12的模拟电路的工作速度,且该速度保持等于传统方法的速度,则应当理解,时钟频率(采样频率)能够增加到原始值的n/2倍。图11是按传统的西格码-德尔塔模数转换器输出的最高频率fS/2对传统方法和本发明的方法信噪比归一化并然后对它们进行比较的结果。图示意味着,在本发明的方法中,在不增加模拟电路工作速度情形下,能够改进胜于信噪比SN的传统方法的优点达n/2因子。
上述本发明的西格码-德尔塔模数转换器可适用于双积分器的西格码-德尔塔模数转换器。然而在这种情形下,如图12所示,原来的积分器41的输出必须乘以一定的常数k,以便稳定双积分器的西格码-德尔塔模数转换器的操作。可通过对输出乘以以下的常数k稳定操作。
k≤2/n (2)
这种情形下信噪比SN12为
SN12=k2×(4/n2)×15/(64×π4)×(fc/fs)-5 (3)
如同图11那样,图13是按传统的西格码-德尔塔模数转换器输出的最高频率对传统方法和本发明的方法信噪比归一化并然后对它们进行比较的结果。图示意味着,在用于本发明的方法中,能够改进胜于信噪比SN的传统方法的优点达k2×(n/2)3因子。
以下,使用图14所示的简化框图说明控制器A的一例。
图中,比较器的输出S1连接到AND电路203的输出端之一,且AND电路203的输出连接到触发器电路202的输入端。时钟信号Ф0输入到触发器电路202。触发器电路202的输出,作为触发器分量信号a,连接到包含在触发器控制电路100中的OR电路的输入端之一,以及连接到定时器电路201的复位端RST。在相位上与时钟信号Ф0反向的时钟信号Ф1输入到定时器电路201。定时器电路201的到时信号S5连接到AND电路203的另一输入端。应当注意,时钟信号Ф0和Ф1是处理输入到控制器A的时钟信号CLK、使其分离为两个不同信号的结果。图15表示按上述构成的控制器A各点信号波形。如先前图9(a)中解释,图15(a)表示,当从先前的触发器信号TRG出现起预定的n个时钟脉冲延迟之前比较器12的输出形成低电平到高电平过渡时,控制器A的工作波形。如先前图9(b)中解释,图15(b)表示,当从先前的触发器信号TRG出现起预定的n个时钟脉冲延迟之后比较器12的输出形成低电平到高电平过渡时,控制器A的工作波形。
图15(a)中,控制器A通过触发器电路202输出触发器分量信号a,并从而使定时器电路201复位,开始n个时钟脉冲预定延迟的计数。这在图15(a)中以标号⑤指示的时间发生。
与此同时,如果比较器12的输出在定时器电路201到时之前形成低电平到高电平的过渡,则由于连接到AND电路203的定时器电路201的到时信号S5仍然保持为低电平,故触发器电路202的输入保持为低电平。这发生在图15(a)中以标号⑥指示的时间。
与此同时,如果当定时器电路201到时并在其到时信号S5变为高电平时,比较器12的输出为高电平,则AND电路203的输出也变为高电平,这样引起触发器电路202的输入变为高电平,且触发器202输出触发器分量信号a。这发生在图15(a)由标号⑦指示的时间。
以下将解释图15(b)中波形图的行为。图中,控制器A通过触发器电路202输出触发器分量信号a,并从而使定时器电路201复位,开始预定的n个时钟脉冲延迟的计数。这发生在图15(b)由标号⑧指示的时间。
与此同时,如果当定时器电路201到时并从而其到时信号S5变为高电平时,比较器12的输出S1不是高电平,则输出S1保持为原来状态。下一时刻当输出S1变为高电平时,输出触发器分量信号a。这发生在图15(b)由标号⑨指示的时间。
按这样的行为,控制器A检测比较器12输出S1的上行边,以产生触发器分量信号a。另一方面,控制器B检测比较器12的输出S1的下行边,以产生触发器分量信号b。这是经过反相器,通过向具有与这里所讨论的控制器A相同电路结构的控制器B的输入端,馈送比较器12的输出S1而达到的。
此外,如图5所示的隔离电路能够置于比较器12与触发电路13之间,及触发电路13的输出端与数模转换器14之间。
以下使用图16解释本发明的第三实施例。图中,对与图2中先前讨论的行为方式相同的组件给以相同的标号,并不再对其进行说明。
图16不同于图2在于,1)第一隔离电路300插入在比较器12和触发电路13之间,2)第二隔离电路350插入在触发电路13的输出端与数模转换器14之间,以及3)西格码-德尔塔模数转换器装有第一和第二启动电路,这些电路如果在电源接通时由于噪声进入或其它原因而使模数转换器非正常停止,就产生用于重新启动模数转换器的信号。
为了易于理解,我们将使用其中省略了第一和第二启动电路400和450的图17的基本框图,首先解释本发明的西格码-德尔塔模数转换器的基本行为。
第一隔离电路300以电隔离的方式,只传送当比较器12的输出信号D12变化时出现的上升边信号(以下称为上行边信号)和下落边信号(以下称为下行边信号)。根据这些隔离的、传送信号,该电路解调比较器12的输出信号D12。图18示出第一隔离电路300的框图。图中,输入端301连接到微分电容器302的一端,其另一端连接到隔离变压器303的初级线圈一端。隔离变压器303的初级线圈另一端连接到初级的公共电位线。
隔离变压器次级303线圈一端连接到用于检测上行边的晶体管305的基极,其中电源Vcc通过电阻器304馈送给晶体管305的集电极,而发射极连接到次级公共电位线。隔离变压器303的次级线圈另一端连接到用于检测下行边的晶体管307的基极,其中电源Vcc通过电阻器306馈送给晶体管307的集电极,而发射极连接到次级公共电位线。
隔离变压器的中心抽头连接到次级公共电位线。
用于检测上行边的晶体管305的集电极通过反相器309以反向输入方式连接到SR触发电路308的置位端S。用于检测下行边的晶体管307的集电极通过反相器310以反向输入方式连接到SR触发电路308的复位端R。SR触发电路308的输出D300作为第一隔离电路300的输出连接到触发电路13的输入端。
如果脉冲信号输入到置位端S,则SR触发电路308把输出D300锁存到高电平状态,或如果脉冲信号输入到复位端R,则锁存到低电平状态。
图19表示如上所述构成的第一隔离电路300各点处的波形。该图是一个时序图,表示从比较器12向第一隔离电路300输入的输入信号①、通过向微分电容器302输入输入信号①获得的微分信号②、用于检测上行边的晶体管305的集电极电压③、用于检测下行边的晶体管307的集电极电压④、及具有反向输入的SR触发电路308的输出D300之间的关系。
在图19中输入信号①从低电平向高电平状态变化的时间T1处,作为微分信号②中所示之一的这种上行边信号,通过微分电容器302的作用输入到隔离变压器的初级线圈。
隔离变压器303以电隔离的方式,把输入到其初级线圈的上行边信号向下传送给其次级线圈,把在次级线圈感生的电流馈送到晶体管305的基极。这引起在晶体管305的集电极的集电极电压③上升。
这样产生的集电极电压③由反相器309反向,并作为其置位信号输入到SR触发电路308的置位端S。
SR触发电路308使用输入到置位端S的置位信号,把输出信号D300锁存为高电平状态。
在图19中输入信号①从高电平向低电平状态变化的时间T2处,作为微分信号②中所示之一的这种下行边信号,通过微分电容器302的作用输入到隔离变压器的初级线圈。
隔离变压器303以电隔离的方式,把通过初级线圈输入的下行边信号传送给次级线圈,把在次级线圈感生的电流馈送到晶体管307的基极。这引起在晶体管307的集电极的集电极电压④上升。
这样产生的集电极电压④由反相器310反向,并作为其复位信号输入到SR触发电路308的复位端R。
SR触发电路308使用输入到复位端R的复位信号,把输出信号D300锁存为低电平状态。
重复上述操作,第一隔离电路300能够把向输入端301输入的输入信号①解调为具有与输入信号①相同波形的输出信号D300。
由于上述的第一隔离电路300以电隔离方式只传送输入信号①的微分信号分量,故与以电隔离方式传送输入信号①的方法相比,能够使用较小的隔离变压器。于是,能够减小隔离电路的尺寸,并能够以较低成本制造。
此外,虽然上述第一隔离电路300使用了隔离变压器,但是能够使用光耦合器作为隔离装置。图20表示使用光耦合器作为隔离装置的隔离电路一例。图中,对与图18中所示第一隔离电路那些行为方式相同的组件给予相同的标号并不作说明。
图20中,输入端301连接到微分电容器302a的一端,其另一端连接到用于检测上行边的光耦合器311的光发射装置。类似地,输入端301通过反相器313连接到微分电容器302b的一端,其另一端连接到用于检测下行边的光耦合器312的光发射装置。
电源Vcc通过电阻器304连接到光耦合器311的光电检测器。电阻器304和光耦合器311之间的连接点通过反相器309连接到SR重复电路308的置位端S。
电源Vcc通过电阻器306连接到光耦合器312的光电检测器。电阻器306和光耦合器312之间的连接点通过反相器310连接到SR触发电路308的复位端R。
在上述构成的隔离电路中,如果把与图18中所示的输入信号①相同的信号输入到输入端301,则由光耦合器311以电隔离方式传送上行边,并且由光耦合器312也以电隔离方式传送下行边。这样能够获得与输入信号①相同的信号,用作SR触发电路308的输出信号。
由于图20中所述第一隔离电路300的例子只以电隔离的方式使用光耦合器传送输入信号①的微分信号分量,故与传送处于电隔离方式的输入信号①相比能够降低电流消耗,因为大大缩短了光耦合器接通的光发射装置的时间长度。
图17的第二隔离电路350具有与上述第一隔离电路300相同的结构。第二隔离电路350使用没有反向输入的SR触发电路去输出输出信号D350。
因而,按图17中所述构成的西格码-德尔塔模数转换器由于使用通过隔离点传送微分信号的隔离电路的结果而有优越性。如果如图18所示使用隔离变压器作为隔离装置,则能够降低西格码-德尔塔模数转换器的尺寸并降低成本。如果使用如图20中所示的光耦合器作隔离装置,则能够降低西格码-德尔塔模数转换器的电流消耗。
此外,本发明的西格码-德尔塔模数转换器采用以下所述装置以便使操作稳定。
在比较器和触发电路的情形下,一般不能确定它们在接通时刻的输出是低电平还是高电平。换言之,比较器或触发电路的输出状态在其接通时刻是不定的。
按图17所示构成的西格码-德尔塔模数转换器是这样操作的,即比较器12的输出D12与第二隔离电路350的输出D350在它们正常工作时共享相同的极性。
如果在西格码-德尔塔模数转换器接通的时刻,比较器12的输出D12变为高电平,而第二隔离电路350的输出D350变为低电平,则作为第二隔离电路350的反向输出D350和由加法器15提供的输入信号Ain之和的信号被输入到积分器11,引起积分器11的输出A11饱和而变为正侧。因而比较器12的输出D12保持高电平并不变,妨碍了西格码-德尔塔模数转换器启动操作。类似地,如果在西格码-德尔塔模数转换器接通的时刻,比较器12的输出D12变为低电平,而第二隔离电路350的输出D350变为高电平,则作为第二隔离电路350的反向输出D350和由加法器15提供的输入信号Ain之和的信号被输入到积分器11,引起积分器11的输出A11饱和而变为负侧。因而比较器12的输出D12保持低电平并不变,也妨碍了西格码-德尔塔模数转换器启动操作。
如果西格码-德尔塔模数转换器进入这种情形(以下称为非正常停止状态)且输出保持不变,则通过迫使第一隔离电路的输出D300反向能够重新启动转换器。图16中的第一和第二启动电路400和450是为此目的特别装设的。
图16中,触发电路的输出D13连接到第二启动电路450的边缘检测器451,边缘检测器451的输出连接到计数器电路452的复位端CLR。计数器电路452的输出被输入到第一隔离电路中SR触发电路308的反向端RVS。边缘检测器451是设计为检测触发电路13的输出D13中高电平到低电平或低电平到高电平过渡,以便产生脉冲信号。
如果输入到复位端CLR的信号变为高电平,则计数器电路452使计数复位到零,如果信号再次变为低电平,则开始计数,并当计数达到预定极限时输出脉冲信号。此外,当电源接通时,计数器电路452使计数复位到零并开始计数。
当输入到反向端RVS的信号变为高电平时,具有反向输入的SR触发电路308使输出信号D300反向。
又在图16中,比较器12的输出D12和第二隔离电路350的置位信号Sin2输入到第一启动电路400的错误检测器ERR-S。类似地,比较器12的输出D12和第二隔离电路350的复位信号Sin2输入到第一启动电路400的错误检测器ERR-R。错误检测器ERR-S和ERR-R的输出ESo和ERo由加法器16加到比较器12的输出D12上。加法器16的输出被输入到第一隔离电路300。
错误检测器ERR-S和ERR-R的设计,是为了检测比较器12的输出D12与第二隔离电路350的输出D350之间的逻辑状态的不匹配。
错误检测器ERR-R的设计是为了,当从第二隔离电路350输入复位信号Rin2,比较器12的输出D12设置在高电平状态时,输出正脉冲信号ERo。错误检测器ERR-S的设计是为了,当从第二隔离电路350输入置位信号Rin2,比较器12的输出D12设置在低电平状态时,输出负脉冲信号ESo。图21示出这种关系。
上述的两个输出信号由加法器16加到比较器12的输出D12上,并且所得信号的和被输入到第一隔离电路300。以下参照图22所示的时序图解释按如上构成的第一和第二启动电路。图中的时序图表示比较器12的输入A11和输出D12、第一隔离电路300的输出D300、触发电路13的输出D13(这是第二隔离电路350的输入)、第二隔离电路350的输出D350、错误检测器ERR-S的输出ESo、错误检测器ERR-R的输出ERo、计数器电路452的输出D452、及时钟信号CLK之间的关系。
图22是表示当西格码-德尔塔模数转换器接通的时刻比较器12的输出D12变为高电平、第一隔离电路300的输出D300变为高电平、第二隔离电路350的输出D350变为低电平时的情形的时序图。
如果在图22中,图17中所示类型的西格码-德尔塔模数转换器在其接通时进入上述状态,则它不能启动其操作。以下解释为了恢复正常操作的第一和第二启动电路400和450的行为。在电源接通的时间T1,比较器12的输出D12和第一隔离电路300的输出D300为高电平,而第二隔离电路350的输出D350为低电平。与时间T1的同时,定时器电路452开始计数。从计数器电路452开始计数到它到时的时间区间K1是西格码-德尔塔模数转换器处于非正常停止的周期。当定时器电路452到时时,它输出脉冲信号D452(由时刻T2指示)。
具有反向端的SR触发电路308借助于输入到反向端RVS的脉冲信号D452(由时间T3指示)而使输出信号D300反向。这引起触发电路13将其输出D13置为低电平状态(由时刻T4指示)。于是,第二隔离电路350产生复位信号Rin2。在这时,错误检测器ERR-R比较复位信号Rin2与比较器12的输出D12,并然后判断复位信号Rin2为错,这样产生了输出ERo(由时间T5指示)。
输出ERo由加法器16加到比较器12的输出D12上,且所得的信号输入到第一隔离电路300。由于作为负脉冲的输出ERo加到处于高电平的比较器12的输出D12上,故这里输入到第一隔离电路300的信号对长度为输出ERo的脉宽的周期为低电平,且其后又回到高电平状态。第一隔离电路300的输出D300检测该输入信号的上行边,以便将其输出信号D300锁存为高电平状态(如时间T6所指示)。从而触发电路13将其输出信号D13置为高电平(如时间T7所指示),引起第二隔离电路350也将其输出信号D350置为高电平(如时间T8所指示)。由于这种情形的结果是比较器12的输出D12与第二隔离电路350的输出D350一致,故西格码-德尔塔模数转换器开始其正常的操作。
图23是表示在σ-δ模数转换器接通的时刻当比较器12的输出D12变为高电平、第一隔离电路300的输出D300变为低电平、第二隔离电路350的输出D350变为低电平时的情形的时序图。这种情形下σ-δ模数转换器也不能开始其操作。
以下解释为了恢复正常操作的第一和第二启动电路400的行为。在时间T1当电源接通时,比较器12的输出D12为高电平,第一隔离电路300的输出D300为低电平,且第二隔离电路350的输出D350为低电平。与时间T1同时,定时器电路452开始计数。从定时器电路452开始计数到计数器到时的时间区间K1是西格码-德尔塔模数转换器处于非正常停止的周期。当定时器电路452到时时,它输出脉冲信号D452(如时间T2所指示)。
具有反向端的SR触发电路308借助于输入到反向端RVS的脉冲信号D452而使输出信号D300反向。这引起触发电路13将其输出信号D13置为高电平状态(由时刻T4指示),且第二隔离电路350也将其输出信号D350置为高电平(由时刻T5指示)。由于这种情形的结果是比较器12的输出D12与第二隔离电路350的输出D350一致,故西格码-德尔塔模数转换器恢复其正常操作。
图24是表示在西格码-德尔塔模数转换器接通的时刻当比较器12的输出D12与第二隔离电路350的输出D350变为高电平时的情形的时序图。
由于这种情形的结果是比较器12的输出D12与第二隔离电路350的输出D350一致,故西格码-德尔塔模数转换器继续其正常操作。在这时,第一隔离电路300的输出D300为低电平或高电平是无所谓的。
图25表示启动电路400的一例。在这图中,第一启动电路400包括1)第一NOR电路501,其中比较器12的输出信号D12施加到第一NOR电路的一个输入端,且第二隔离电路350的置位信号Sin2施加到第一NOR电路的另一个输入端,以及2)第二NOR电路502,其中第一NOR电路的输出施加到第二NOR电路的一个输入端,且第二隔离电路350的置位信号Sin2施加到第二NOR电路的另一个输入端。
图16所示的第一启动电路400是使用两个错误检测器ERR-S和ERR-R及加法器16构成的。使用上述电路结构也能达到与第一启动电路400相同的效果。
在以上给出的说明中,为了描述本发明并展示实施本发明的一例,只提及一具体的优选实施例。因而上述的实施例应认为是示例性的而不是限制。在不背离其精神和本质特征的情形下,本发明仍可由其它方式实施。
于是应当理解,所有属于本发明精神和范围的修改由所附权利要求保护。
例如图16所述的隔离装置,对于其中添加了加法器45和积分器41的图26所示的双积分器西格码-德尔塔模数转换器也是有效的。与单积分器类型比较,如图26所示通过增加积分器数目,能够降低西格码-德尔塔模数转换器的量化噪声并改进其分辨率。
图16中所述的隔离装置,对于其中保持电路56置于触发电路13的输出端和数模转换器14之间的西格码-德尔塔模数转换器也是有效的,如图27所示。通过添加如图27所示的保持电路,与时钟信号CLK的频率比较,能够使积分器11和比较器12的操作速度保持为低速。这使得能够产生需要较低成本并以减少的电流工作的西格码-德尔塔模数转换器。
Claims (16)
1.一种西格玛-德尔塔模数转换器,其中输入端、加法器、积分器、比较器和触发电路被串连,所述触发电路的输出信号连接到输出端,并通过一数模转换器反馈到所述加法器,以输出对应于给定输入信号的脉冲密度信号,该西格码-德尔塔模数转换器包括用于隔离所述比较器的输出与所述触发电路的输入的第一隔离电路、以及用于隔离触发电路的输出与所述数模转换器的输入的第二隔离电路。
2.如权利要求1所述的西格玛-德尔塔模数转换器,其中一个变压器或一些光耦合器用作所述第一隔离电路和所述第二隔离电路。
3.如权利要求1所述的西格码-德尔塔模数转换器,其中在输入端和比较器之间串连有一个以上的积分器。
4.如权利要求1所述的西格码-德尔塔模数转换器,其中所述数模转换器通过保持电路接收所述触发电路的输出。
5.如权利要求1所述的西格码-德尔塔模数转换器,
其中,所述第一隔离电路从所述比较器的输出信号抽取微分信号,以电隔离方式传送所述微分信号,根据传送的微分信号解调所述比较器的输出信号,并向所述触发电路输入解调的信号;
其中,所述第二隔离电路从所述触发电路的输出信号抽取微分信号,以电隔离方式传送该微分信号,根据传送的微分信号解调所述触发电路的输出信号,并向所述数模转换器输入解调的信号;以及
所述西格码-德尔塔模数转换器还包括:
第一启动电路,用于如果所述比较器的输出信号与所述第二隔离电路的输出信号极性不一致,则产生极性与所述比较器输出信号反向的脉冲信号,从而向所述第一隔离电路输出通过对脉冲信号与所述比较器的输出信号求和获得的合成信号;和
用于检验在特定的时间长度所述比较器的输出没有变化的第二启动电路,从而向所述第一隔离电路发出输出反向命令。
6.如权利要求5所述的西格码-德尔塔模数转换器,其中所述第一隔离电路包括:
微分电容器,其中所述输入端连接到微分电容器的一端;
隔离变压器,其中隔离变压器的初级线圈连接在所述微分电容器另一端和初级公共电位线之间;
用于检测上行边的晶体管,其中所述隔离变压器的次级线圈一端连接到晶体管的基极,供电电压通过一电阻器施加到晶体管的集电极,且晶体管的发射极连接到次极公共电位线;
用于检测下行边的晶体管,其中所述隔离变压器的次级线圈另一端连接到晶体管的基极,供电电压通过一电阻器施加到晶体管的集电极,且晶体管的发射极连接到次级公共电位线;以及
具有反向输入的置位复位触发电路,用于借助于从外部输入的反向命令使置位复位触发电路的输出反向,所述用于检测上行边的晶体管的集电极电压通过反相器施加到所述置位复位触发电路的置位端,且所述用于检测下行边的晶体管的集电极电压通过反相器施加到所述置位复位触发电路的复位端。
7.如权利要求5所述的西格玛-德尔塔模数转换器,其中所述第一隔离电路包括:
用于检测上行边的电容器,其中所述输入端连接到电容器的一端;
用于检测上行边的光耦合器,其中光耦合器的光发射装置连接在用于检测上行边的所述电容器另一端和初级公共电位线之间,且光耦合器的光电检测器连接在向其施加供电电压的电阻器和次级公共电位线之间;
用于检测下行边的电容器,其中所述输入端通过一反相器连接到电容器的一端;
用于检测下行边的光耦合器,其中光耦合器的光发射装置连接在用于检测下行边的所述电容器另一端和初级公共电位线之间,且光耦合器的光电检测器连接在向其施加供电电压的电阻器和次级公共电位线之间;以及
具有反向输入的置位复位触发电路,用于借助于从外部输入的反向命令使电路的输出反向,其中在所述用于检测上行边的光耦合器的光电检测器与所述电阻器之间的连接点通过反相器连接到置位复位触发电路的置位端,且在所述用于检测下行边的光耦合器的光电检测器与所述电阻器之间的连接点通过反相器连接到置位复位触发电路的复位端。
8.如权利要求7所述的西格码-德尔塔模数转换器,其中所述第一隔离电路包括:
微分电容器,其中所述输入端连接到微分电容器的一端;
隔离变压器,其中隔离变压器的初级线圈连接在所述微分电容器另一端和初级公共电位线之间;
用于检测上行边的晶体管,其中所述隔离变压器的次级线圈一端连接到晶体管的基极,供电电压通过一电阻器施加到晶体管的集电极,且晶体管的发射极连接到次级公共电位线;
用于检测下行边的晶体管,其中所述隔离变压器的次级线圈另一端连接到晶体管的基极,供电电压通过一电阻器施加到晶体管的集电极,且晶体管的发射极连接到次级公共电位线;以及
置位复位触发电路,其中用于检测上行边的所述晶体管集电极电压通过反相器施加到所述置位复位触发电路的置位端,且所述用于检测下行边的晶体管的集电极电压通过反相器施加到所述置位复位触发电路的复位端。
9.如权利要求5所述的西格码-德尔塔模数转换器,其中所述第二隔离电路包括:
用于检测上行边的电容器,其中所述输入端连接到电容器的一端;
用于检测上行边的光耦合器,其中光耦合器的光发射装置连接在用于检测上行边的所述电容器另一端和初级公共电位线之间,且光耦合器的光电检测器连接在向其施加供电电压的电阻器和次级公共电位线之间;
用于检测下行边的电容器,其中所述输入端通过一反相器连接到电容器的一端;
用于检测下行边的光耦合器,其中光耦合器的光发射装置连接在用于检测下行边的所述电容器另一端和初级公共电位线之间,且光耦合器的光电检测器连接在向其施加供电电压的电阻器和次级公共电位线之间;以及
置位复位触发电路,其中所述用于检测上行边的所述光耦合器的光电检测器与所述电阻器之间的连接点通过反相器连接到置位复位触发电路的置位端,且所述用于检测下行边的光耦合器的光电检测器与所述电阻器之间的连接点通过反相器连接到置位复位触发电路的复位端。
10.如权利要求5所述的西格码-德尔塔模数转换器,其中所述第一启动电路包括:
第一错误检测器(ERR-S),其中所述比较器的输出和所述第二隔离电路中装设的置位复位触发电路的置位端被连接到第一错误检测器(ERR-S);
第二错误检测器(ERR-R),其中所述比较器的输出和所述第二隔离电路中装设的置位复位触发电路的复位端被连接到第二错误检测器(ERR-R);以及
用于对所述第一错误检测器(ERR-S)和第二错误检测器(ERR-R)和所述比较器的输出求和以便向所述第一隔离电路输出已求和的信号的加法器。
11.如权利要求5所述的西格码-德尔塔模数转换器,其中所述第一启动电路包括:
第一或非电路,其中所述比较器的输出连接到第一或非电路的一个输入端,且所述第二隔离电路的置位复位触发电路的置位端连接到第一或非电路的另一个输入端;以及
第二或非电路,其中所述第一或非电路的输出连接到第二或非电路的一个输入端,且所述第二隔离电路的置位复位触发电路的复位端连接到第二或非电路的另一个输入端。
12.如权利要求5所述的西格码-德尔塔模数转换器,其中所述第二启动电路包括用于输入所述触发电路的输出信号的边缘检测器,和用于向所述置位复位触发电路的复位端输入所述边缘检测器的输出的计数器电路,计数器电路的输出连接到具有反向端的所述置位复位触发电路的反向端。
13.如权利要求12所述的西格码-德尔塔模数转换器,其中当输入到所述复位端的信号变为高电平时所述计数器电路把计数复位为零,当输出到所述复位端的信号回到低电平状态时开始计数,并当计数达到预定极限时输出脉冲信号。
14.如权利要求12所述的西格码-德尔塔模数转换器,其中在电源接通的同时,所述计数器电路使计数复位为零并同时开始计数,并当计数达到预定极限时输出脉冲信号。
15.如权利要求5所述的西格码-德尔塔模数转换器,其中在输入端和比较器之间串连有多于一个的积分器。
16.如权利要求5所述的西格码-德尔塔模数转换器,其中所述隔离装置被设计为通过保持电路接收所述触发电路的输出。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26812998A JP3593691B2 (ja) | 1998-09-22 | 1998-09-22 | Σδad変換器 |
JP268129/1998 | 1998-09-22 | ||
JP03961899A JP3475837B2 (ja) | 1999-02-18 | 1999-02-18 | Σδad変換器 |
JP39618/1999 | 1999-02-18 | ||
JP69893/1999 | 1999-03-16 | ||
JP06989399A JP3552027B2 (ja) | 1999-03-16 | 1999-03-16 | Σδad変換器及びこれを用いた流量流速測定装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1249422A CN1249422A (zh) | 2000-04-05 |
CN1210870C true CN1210870C (zh) | 2005-07-13 |
Family
ID=27290198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB991203593A Expired - Lifetime CN1210870C (zh) | 1998-09-22 | 1999-09-22 | 西格码-德尔塔模数转换器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6232902B1 (zh) |
EP (1) | EP0989678B1 (zh) |
CN (1) | CN1210870C (zh) |
DE (1) | DE69928881T2 (zh) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002061950A2 (de) * | 2001-01-29 | 2002-08-08 | Siemens Aktiengesellschaft | Sigma-delta-modulator zur digitalisierung von analogen hochfrequenzsignalen |
DE10148799C2 (de) * | 2001-10-02 | 2003-10-16 | Michael Gude | Delta-Sigma Analog-/Digital-Wandler |
ATE374457T1 (de) * | 2001-10-02 | 2007-10-15 | Gude Michael Dr | Delta-sigma analog/digital-wandler |
AU2002364572A1 (en) * | 2001-12-18 | 2003-07-09 | Globespan Virata Incorporated | System and method for rate enhanced shdsl |
KR100794862B1 (ko) * | 2002-05-13 | 2008-01-14 | 오스트리아마이크로시스템즈 아게 | 집적 테스트 회로를 포함하는 디지털-아날로그 컨버터 |
US6696999B2 (en) * | 2002-07-16 | 2004-02-24 | Raytheon Company | Sigma delta modulator |
US6907374B1 (en) * | 2003-03-19 | 2005-06-14 | Zilog, Inc. | Self-calibrating sigma-delta analog-to-digital converter |
AT500434B8 (de) * | 2003-04-02 | 2007-02-15 | Lunatone Ind Elektronik Gmbh | Vorrichtung zur potentialgetrennten ankoppelung an ein zweidraht-feldbussystem |
ATE369659T1 (de) * | 2003-09-22 | 2007-08-15 | Tc Electronic As | Selbstoszillierender a/d-umsetzer |
US7902627B2 (en) | 2004-06-03 | 2011-03-08 | Silicon Laboratories Inc. | Capacitive isolation circuitry with improved common mode detector |
US7738568B2 (en) | 2004-06-03 | 2010-06-15 | Silicon Laboratories Inc. | Multiplexed RF isolator |
US8198951B2 (en) * | 2004-06-03 | 2012-06-12 | Silicon Laboratories Inc. | Capacitive isolation circuitry |
US8169108B2 (en) * | 2004-06-03 | 2012-05-01 | Silicon Laboratories Inc. | Capacitive isolator |
US8049573B2 (en) * | 2004-06-03 | 2011-11-01 | Silicon Laboratories Inc. | Bidirectional multiplexed RF isolator |
US8441325B2 (en) | 2004-06-03 | 2013-05-14 | Silicon Laboratories Inc. | Isolator with complementary configurable memory |
US7821428B2 (en) | 2004-06-03 | 2010-10-26 | Silicon Laboratories Inc. | MCU with integrated voltage isolator and integrated galvanically isolated asynchronous serial data link |
US7447492B2 (en) * | 2004-06-03 | 2008-11-04 | Silicon Laboratories Inc. | On chip transformer isolator |
US7737871B2 (en) | 2004-06-03 | 2010-06-15 | Silicon Laboratories Inc. | MCU with integrated voltage isolator to provide a galvanic isolation between input and output |
US7302247B2 (en) | 2004-06-03 | 2007-11-27 | Silicon Laboratories Inc. | Spread spectrum isolator |
US7376212B2 (en) | 2004-06-03 | 2008-05-20 | Silicon Laboratories Inc. | RF isolator with differential input/output |
US7421028B2 (en) | 2004-06-03 | 2008-09-02 | Silicon Laboratories Inc. | Transformer isolator for digital power supply |
JP3992287B2 (ja) | 2005-06-15 | 2007-10-17 | 株式会社半導体理工学研究センター | 複素バンドパスフィルタ、複素バンドパスδσad変調器、ad変換回路及びデジタル無線受信機 |
JP4048208B2 (ja) * | 2005-07-22 | 2008-02-20 | 株式会社半導体理工学研究センター | バンドパスδσad変調器及びデジタル無線受信機 |
GB0804555D0 (en) * | 2008-03-12 | 2008-04-16 | Ateeda Ltd | Circuit testing |
KR101633283B1 (ko) * | 2009-09-18 | 2016-06-24 | 삼성전자주식회사 | 상관 이중 샘플링 회로, 이를 포함하는 이미지 센서, 및 상기 이미지 센서를 포함하는 이미지 처리 시스템 |
DE102010029693A1 (de) * | 2010-06-04 | 2011-12-08 | Robert Bosch Gmbh | Schaltungsanordnung zum Erkennen eines Fehlers eines Wandlers |
US8451032B2 (en) | 2010-12-22 | 2013-05-28 | Silicon Laboratories Inc. | Capacitive isolator with schmitt trigger |
US8836525B2 (en) * | 2011-06-06 | 2014-09-16 | Lear Corporation | Isolated resistive current sensor |
CN103124247B (zh) * | 2011-11-21 | 2016-06-22 | 国民技术股份有限公司 | 一种信号解调系统、接收器以及解调滤波方法 |
EP3293888B1 (en) | 2016-09-13 | 2020-08-26 | Allegro MicroSystems, LLC | Signal isolator having bidirectional communication between die |
BR112020018336A2 (pt) * | 2018-03-27 | 2020-12-29 | Micro Motion, Inc. | Eletrônica incluindo um isolamento elétrico, e, método de isolar eletricamente uma parte de uma eletrônica |
US11115244B2 (en) | 2019-09-17 | 2021-09-07 | Allegro Microsystems, Llc | Signal isolator with three state data transmission |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3896399A (en) * | 1973-07-19 | 1975-07-22 | Motorola Inc | Loop filter for delta modulator |
DE3876979D1 (de) * | 1988-03-31 | 1993-02-04 | Itt Ind Gmbh Deutsche | Schaltungsanordnung zur mittelwertbildung bei der pulsdichte-d/a- oder -a/d-umsetzung. |
US5372046A (en) * | 1992-09-30 | 1994-12-13 | Rosemount Inc. | Vortex flowmeter electronics |
US5870046A (en) * | 1997-04-22 | 1999-02-09 | Silicon Laboratories Inc. | Analog isolation system with digital communication across a capacitive barrier |
-
1999
- 1999-09-15 US US09/396,930 patent/US6232902B1/en not_active Expired - Lifetime
- 1999-09-21 EP EP99118606A patent/EP0989678B1/en not_active Expired - Lifetime
- 1999-09-21 DE DE69928881T patent/DE69928881T2/de not_active Expired - Lifetime
- 1999-09-22 CN CNB991203593A patent/CN1210870C/zh not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0989678A3 (en) | 2003-10-08 |
EP0989678A2 (en) | 2000-03-29 |
DE69928881D1 (de) | 2006-01-19 |
DE69928881T2 (de) | 2006-08-24 |
US6232902B1 (en) | 2001-05-15 |
EP0989678B1 (en) | 2005-12-14 |
CN1249422A (zh) | 2000-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1210870C (zh) | 西格码-德尔塔模数转换器 | |
CN1825743A (zh) | Llc串联谐振变换器与其同步整流功率开关驱动方法 | |
CN1661897A (zh) | 开关电源和图像形成装置及其控制方法 | |
CN1262820C (zh) | 超声波流速计 | |
CN1120565C (zh) | 用于维持谐振逆变器的谐振电路中的振荡的方法和电路 | |
CN1929312A (zh) | 具有最小系统开销数字误差校正的管线式模拟数字转换器 | |
CN1822506A (zh) | 一种积分式a/d转换方法及其模数转换装置 | |
CN101079588A (zh) | 脉动检测装置 | |
JP2011160096A (ja) | 光送信回路、光受信回路及び光結合型絶縁回路 | |
CN1925295A (zh) | 输出电压检测电路、绝缘型开关电源及半导体器件 | |
CN1815945A (zh) | 时钟提取电路 | |
CN111381107B (zh) | 一种无线充电高精度q值检测方法和电路 | |
CN1153980C (zh) | 测量绝缘电阻的方法和设备 | |
CN1339111A (zh) | 对自动测试设备内参数测量单元监测和控制的结构 | |
CN1783680A (zh) | 一种切换式控制装置 | |
CN114759852A (zh) | 一种高频方波驱动的旋转变压器解码装置及方法 | |
CN1096604C (zh) | 用于调节电磁流量检测器的线圈电流的方法 | |
CN1447527A (zh) | 模/数转换器 | |
CN100344397C (zh) | 电火花加工机床 | |
CN1777008A (zh) | 功率转换器的控制器 | |
CN100336085C (zh) | 一种基于压频变换和光电隔离的模数转换方法及系统 | |
CN1638265A (zh) | 具有振幅衰减功能的调谐电路和用于广播通信设备的集成电路 | |
CN1241319C (zh) | 转换装置 | |
CN1870847A (zh) | 高强度放电灯泡的控制设备和控制高强度放电灯泡的方法 | |
CN1930775A (zh) | 导频信号检测电路与配备该电路的半导体集成电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20050713 |
|
CX01 | Expiry of patent term |