CN1202992A - 具有三路字节交错纠错码的位交错16/17比率调制码 - Google Patents

具有三路字节交错纠错码的位交错16/17比率调制码 Download PDF

Info

Publication number
CN1202992A
CN1202992A CN96196504A CN96196504A CN1202992A CN 1202992 A CN1202992 A CN 1202992A CN 96196504 A CN96196504 A CN 96196504A CN 96196504 A CN96196504 A CN 96196504A CN 1202992 A CN1202992 A CN 1202992A
Authority
CN
China
Prior art keywords
byte
inword
code
staggered
modulation code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN96196504A
Other languages
English (en)
Inventor
凯文·D·费希尔
帕布罗·A·泽泊奥维赤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quantum Corp
Original Assignee
Quantum Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quantum Corp filed Critical Quantum Corp
Publication of CN1202992A publication Critical patent/CN1202992A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1866—Error detection or correction; Testing, e.g. of drop-outs by interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G11B2020/1434—8 to 9 modulation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G11B2020/1446—16 to 17 modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)

Abstract

一种用于生成通过数据传递通道传递有三路ECC交错的用户数字数据字节的16/17比率调制码的方法,其步骤包括:混洗(112,114)用户数据字节,以便按预定的方法对字节重新排序并产生出AiBi字节对,将AiBi字节对中的Ai字节的八位根据预定的8/9比率调制码进行编码(116)以产生九位码a0－a8,并且按照预定的逐位交错模式将每一个Ai字节的九位码a0－a8同每一个Bi字节的八个未编码位交错(130)以产生16/17比率调制码。另外还描述了用于调制方法的优选代码和电路。

Description

具有三路字节交错纠错码的 位交错16/17比率调制码
本发明涉及通道调制码及方法。尤其是，本发明涉及一种与低附加开销的三路交错纠错码兼容的16/17比率的通道码。
为了在考虑到需要编码和记录的具体用户信息的数据模式的情况下，能在数据道中获得更为平均分布的磁通转换，在磁记录通道中使用调制码。尤其是，游程长度受限(RLL)调制码已经用于部分响应信号传输方式、最大似然检测(PRML)数据记录及重放通道、判定反馈均衡(DFE)通道、以及固定时延树形搜索通道中。
同磁性数据存储设备使用有关的部分响应通道包括(1-D)双码通道、PR4(1-D2)通道和EPR4(1+D-D2-D3)通道。在这些系统中维特比(Viterbi)检测器经常用于从记录介质中获得重放的用户数据的最大似然性检测。选择一种用于PRML数据记录和重放通道的调制编码是为了使编码效率与同步/增益循环的可靠性和维特比检测器的路径存储器均衡。
同时，使用了纠错码(ECC)技术来检测、定位和纠正自磁记录通道做为重放而接收的数据流中的差错猝发。为了执行ECC，在编码、预编码和记录之前，一编码进程把ECC剩余字节附加到未编码的数据流上。在后编码之后的重放及调制译码过程中对每一个ECC交错中的剩余字节都进行误码检验。如果判定存在一个或若干个猝发差错，则由ECC进程使用剩余字节来定位和纠正差错猝发。ECC剩余字节数是交错数、扇区或块长度、以及ECC进程在定位和纠正多猝发差错(跨复合数据交错的误码)中的健壮性的函数。有兴趣的读者可以参考Peterson和Weldon著的Error-Correcting Codes(纠错码)一书(第二版，MIT Press，Cambridge，Massachusetts，1972)，也可参考共同转让给Peterson等人的美国专利No.5,241,546，名称为“On-The-Fly Error Correction with EmbeddedDigital Controller(飞行差错的嵌入数字控制器纠正法)”，在此引用此专利公开文献作为参考。此专利解释了将用户数据块，例如512字节，划分为3个ECC交错段的，其中交错段1和2中各包含171字节的数据，交错段3包含例如170字节数据。ECC交错段1包括例如字节[1]、[4]、[7]、[10]...，交错段2包括例如字节[2]、[5]、[8]、[11]...，而交错段3包括例如[3]、[6]、[9]、[12]...等等。结果，每一个交错段都变为其自己的包括其剩余字节的误码纠正通道。通过在ECC程序中采用交错段，ECC符号长度缩短了(例如512字节缩短为171或170字节)，这反过来又减少了纠正误码的复杂性，简化了硬件/固件的使用，加速了纠错的执行，并可适应达三个字节长度的单个猝发差错。
例如，图1，显示了一个常规的包括了ECC的PRML磁记录通道。输进的用户数据字节数据流12准备在ECC编码器14中编码，编码器14将每一交错段的剩余字节添加到每一数据块的末尾。交叉校验字节也可由ECC编码器14添加，其目的在1995年6月6日发出的共同转让的美国专利No.5,422,895中做了解释，该专利名称为“Cross-Checking for On-The-Fly Reed Solomon Error Correction Code(Reed Solomon飞行纠错码的交叉校验，在此引用此专利公开文献作为参考。然后，每一数据块按照所要求的调制码，比如8/9比率码，由编码器16进行编码。然后，预编码器18对数据进行预编码以便使其符合预定的频谱，比如部分响应、类IV(PR4)。然后已完成编码和预编码的字块通过数字饱和记录方法记录在一个磁存储介质20上。
在重放时，通过一个模拟到数字的转换进程22，模拟数据被低通滤波并取样，并通过模拟和/或数字交错滤波24使之与PR4频谱均衡。由于PR4的存在，数据基本上实现交错，并且选数器26交替地将平衡取样送往两个维特比检测器28A和28B中。维特比检测器执行交错取样序列的最大似然检测，并且下游选数器30将经过检测的二进位值重编为码字，然后由后编码器32对码字进行后续编码并由解码器34解码，然后在ECC解码器36中检查是否存在差错猝发。如果不存在，经过解码的数据字节38就传递给请求进程。如果检测到有一个或多个差错猝发，ECC进程36就启动一个与本发明并不直接相关的纠错进程共同转让的美国专利No.5,341,249，名称为“Disk Drive Using PRML Sampling Data Detection with Digital AdaptiveEqualization(采用自适应平衡的PRML采样数据检测磁盘驱动器)”中提供了一个磁记录和重放通道方面现有技术的例子，在此引用此专利公开文献作为参考。
相关技术文献提供了8/9比率(d＝0，G＝4/I＝4)调制码的例子，参见例如美国专利No.4,707,681以及共同转让的美国专利No.5,260,703。这些专利描述了8/9比率调制码在磁记录领域中的功用和优点。当码比率接近1时，认为其效率更高，因为给用户数据值编码所需的编码字符相对更少。因此，8/9比率码比2/3比率码更有效。与此类似，16/17比率码比8/9比率码更有效。例如，16/17(＝.94)比率调制码比标准的8/9比率调制码在记录密度上大约提高6％。
尽管16/17比率调制码比8/9比率调制码更有效，某些16/17比率调制码有一定的缺点。例如，读者可参考共同转让的待批准美国专利申请号为No.08/497,182、申请日期为，1995年6月30日、标题为A RateModulation Code(16/17(d＝0，G＝6/I＝7)比率的调制码)，目的是描述改进的16/17比率调制码(在此引用此专利申请作为参考)。尽管现有的方法很成功，但与8/9(0，4/4)比率码的三路ECC交错方式相比，它需要四通道ECC交错。因为需要额外的ECC剩余字节，而这大约增加通道额外耗费1％，所以四通道ECC交错方式的要求在某种程度上抵消了改进的16/17比率调制码效率所带来的好处。另外，四通道ECC交错增加了ECC电路，从而增加了应用开销。
由于维特比检测器28A和28B每个都包括一个预定长度的路径存储器，每一个差错事件都可以破坏一个以上的位。采用标准的PR4预编码和一个PR4维特比检测器28A或28B时，一个误码事件将破坏两个为未破坏的位区所分开的位。因此，当一个位被破坏，例如在维特比检测器28A或28B中被误检测时，整个码字就被破坏了，并且如果遇到一个位差错跨越一个码字边界，就会有两个码字被破坏。
如果使用了一个16/17比率的块码，如图2例示的，一个单个位差错可以破坏四个位。所以，如果有个码字有四个被破坏的字节位，而且这四个字节位的码字跨在两个ECC交错上，此ECC纠错进程36就考虑单个差错误码事件以及它在维特比检测器中引发的一个双重猝发差错的后果，而这比定位和纠正单个的猝发差错更难。因此，在选择一个恰当的16/17比率调制码时，就没有理由接受这样的后果，即一个单个位被破坏将导致一连串跨越差错纠正交错的字节也被破坏。
图3示出了一个已知的16/17比率调制码，其8/9(0，4/4)比率码字节同未编码字节交错。这个编码的一个实际缺点是它的特征为(0，12/8)，这意味着当每一个交错是8位位长时，最大零游程长度是12位(时钟单元或位置)，这是一个过份长的游程长度并可以导致丢失定时同步和由控制从磁介质恢复的信号中取样的取样循环造成的相位锁定。例如，在图3中，如果一个未编码的数据字节碰巧都是零，并且它的前导码字的后两个位也都是零，而且它的尾随码字也都是零(两个状态条件都在8/9(0，4/4)比率的编码约束规定之内)，则最大连续零串也可能等于12。
因此，迄今为止有待解决的问题是需要一种有合理的零游程长度属性的16/17的比率调制码。而这一点导致使用三路交错ECC。
本发明总的目的是提供一种新的可以克服现有技术的局限和缺点的16/17(d＝0，G＝7/I＝11)比率调制码。
本发明更具体的目的是提供一种采用码字逐位交错以及字节重新排序的16/17比率调制码，从而在仅需要三路交错ECC的同时，就能获得合理的游程长度属性和克服现有技术的局限和缺点。
本发明的另一个目的是提供一种能够将单个位差错限定在常规8/9(0，4/4)比率调制码对单个位差错中所产生的结果的范围之内的16/17比率调制码。
本发明还有一个目的是提供一种包括无交错约束、与未编码字节位交错的8/9RLL(0，3)比率调制码字的16/17比率调制码。
根据本发明的原理，生成通过数据传递通道传递有三路ECC交错的用户数字数据字节的16/17比率调制码的方法包括下面的步骤：
混洗用户数据字节，以便按预定的方法重新整理字节的顺序并产生出AiBi字节对，
将AiBi字节对中的Ai字节的八位根据预定的8/9比率调制码进行编码，产生九位码a0-a8，并且
按照预定的逐位交错模式将每一个Ai字节的九位码a0-a8同每一个Bi字节的八个未编码位交错以产生16/17比率调制码。
结合给出的附图，在下面最佳实施例的详细描述的基础上，本发明的这些目的以及其它的目的，优点和特别之处会得到更充分的认识。
图中：
图1是常规PRML磁记录和重放通道的简化框图。
图2是表示单个差错事件已经成为跨越多码字和ECC交错，因此给ECC进程提供了出现多猝发差错条件的示意图。
图3是现有16/17(0，12/8)比率调制码的示意图，其零游程长度属性比所要求的小。
图4是一组图，显示根据本发明的原理的16/17比率调制码的实现。
图5是采用了本发明原理的磁记录通道编码进程框图。
图6是在图5的编码进程中采用了本发明的原理进行逐位交错进程的框图。
图7是将本发明的原理用在图5所示的磁记录通道的解码进程上的框图。
为了理解本发明，图1中的维特比检测器28A和28B实际上最好是两个独立的通道。从而，如果某一个维特比检测器28出错，它只影响一个通道，而不是全部两个通道。如果，例如，所有的偶数位在一个通道内；而所有的奇数位在另一个通道内，当一个通道内的偶数位字串出现一个差错时，即使是跨在码字边界的位置上，数据被破坏的仅仅是一个通道中的偶数位，而不会影响另一个通道。
为了实现具有合理的零游程长度属性并能够利用三路交错ECC的所希望的16/17比率调制码，需要执行三个基本的步骤。首先，码字要在逐位的基础上交错。第二，待交错的码字必须符合所要求的属性。第三，要进行字节重排。
一旦打算逐位编码，必须选择码字。一个选择是在逐位的基础上按照在共同转让的美国专利系列号No.5,260,703中所描述的8/9 RLL(0，4/4)比率调制码将码字与未编码的码字(例如字节)交错，而生成一个新的16/17比率调制码。
在(0，4/4)码中，零说明在连续的1之间(具有转换的单元)中零的最小数目(定时单元或无转换的单元)，第一个4说明连续1的最大数目，而第二个4说明在一个交错中的单元的最大数目。如果A代表位8/9(0，4/4)比率码字(九位)的一位并且U代表一个位的未编码码字(八位)的一位，则图4中的A图显示按照新的16/17比率调制码进行的三个逐位交错码字。
对掌握现有技术的熟练技术人员来说，在图4的A图所显示的新码中只有原始码(0，4/4)的全局游程长度约束有重要意义。因此，采用RLL(0，3)码有一定优点。由于交错约束已经取消，(0，3)码得益于更紧的全局游程长度约束。同样地，(0，3)编码/解码比在上面所引述的美国专利No.5,260,703中所描述的(0，4/4)编码/解码结构简单，并且这种简洁性将有助于对由新的交错/解交错电路所造成的复杂性的有限的增加做出补偿。
可以假设最坏的情况是当未编码字总为零时，出现零游程，也即U＝0。由于最大零游程长度为3，在已编码的码字(A位)中至多仅有3个连续位可以为零，因此对新码而言，零的最大全局游程长度是7。当四个未编码的零与三个已编码的零交错时，这种情况会出现，如图4的B图所示。在码的每次交错时，最大的零游程是11，这种情况可以出现在当8个未编码的零同三个已编码的零在同一交错内链接起来的时候，也就是图4的B图所显示的情况。这样，新的16/17比率调制码就具备了所要求的属性(d＝0，G＝7/I＝11)。
逐位交错之所以有效是因为差错通常并不同时出现在奇数位和偶数位交错里，这是由于部分响应，类IV(PR4)利用了图1所显示的两个交错的维特比检测器28A和28B。因此，奇数和偶数位流相对独立。一个误码既跨在一个码字边界又同时在两个交错中出现的情况是不太可能出现的。在两个交错中出现的一个不太可能的跨界事件中，将有四个字节被破坏。
为了使带有新16/17RLL(0，7/11)比率调制码的三路交错ECC正常发挥作用，需要执行下列步骤以便交替进行偶数字节和奇数字节的编码(比率8/9)并在其后逐位的位交错产生码字：
1.将输入的未编码的用户字节U0 U1 U2 U3 U4 U5 U6 U7等等被混洗为：
U0 U1 U2 U3 U4 U5 U6等等
(这个混洗模式用于三路ECC交错；四通道ECC交错采用不同的混洗模式。)
2.然后有选择性地对混洗字节进行如下编码：
A0 B0|A1 B1|||A2 B2|A3 B3|||...，其中Ai代表8/9RLL(0，3)比率已编码字节，而Bi代表未编码字节。
3.然后将已经选择编码的AiBi码字逐位交错成为下列序列：
ababababababababa|ababababababababa|ababababababababa|a...等等。
可以理解，U0，U1等等是来自控制器102的用户字节序列；A0，A1等等是来自8/9编码器116的8/9 RLL(0，3)比率的已编码字节；而B1，B2等等是未编码的用户字节，Ai，Bi字节对在逐位交错进程130中变为逐位交错的，下面结合图5进行描述。
PW50/T＜2.2(大约)并且由PR4检测器导致的典型的字节差错序列是B0A1，A0B1，A0B1A2，B1A2，以及A1B2A3。图4的C图中显示了在码字A0B0，A0B1，A1B1和A2B2中的一个差错序列。因此，在C图中，如果在A0B0码字中的最后一位的位置发生差错，并且B1字节全部是零，差错就可能在A1B1码字上传播，破坏A2B2码字的第一位，即在图4c中的两个箭头所示的位置。通过检查每一种情况中的形成解码的Ui的序列，就可以知道这些差错序列破坏每个ECC交错中的字节数不会大于1。一个有意思的差错情况是AiBi+1Ai+2，其中ECC交错0和2随差错Ai和Bi+1一起被破坏，并且交错1随差错Ai+2一起被破坏。然而，在不太可能的两个交错(维特比通道)同时都受到破坏的情况中，最坏的情况是四个字节被破坏。在大多数的情况中，仅有三个字节受影响。
图5和7分别显示在PRML磁记录通道中与一个编码路径和一个解码路径有关的部分。尽管显示的是磁盘通道的情况，但是磁带通道也已在本发明的考虑之中。用户数据字节从一个信号源接收而进入控制器102中，比如是一个联接有可操作的磁记录通道的数字计算机(未示出)。在编码操作期间，一个或多个用户数据字节块要记录到一个磁存储介质上，例如旋转磁盘132，控制器102把用户的字节经过ECC编码器传递，编码器把剩余字节附加在三个ECC交错中的每一个之上，并将每一个数据块以及附加于其上的作为例如4位半字节的一个字符流的ECC剩余字节，并且在一个串行至并行转换器104中累积成为例如16位字。累积的字在转换器104中由经过路径106而插入的接口字时钟定时。然后，数据随机处理器108按已知的样式一一对应的映射方式随机选择用户字节以去掉重复的用户数据模式并为后续编码进程提供一个更为平均的随机序列。数据随机处理器108能够由插入到路径110中的WRITE-ENABLE控制所启动。
从数据随机处理器108输出的16位字分成两个字节宽的路径，每一个作为输入提供给两个多路复用器112和114，如上面所说明的，它们共同将字节从U0 U1 U2 U3等等混洗为U0 U1 U3 U2等等。混洗后的字节由多路复用器112选出后通过一个将每8位字节编码为9位的8/9 RLL(0，3)编码器116作为9个高序编码位[8：17]向路径118输出。由多路复用器114选出的混洗后的字节作为8个低序未编码位向路径118输出。在路径120上对多路复用器112和114的字节混洗进行控制。字节混洗是由逻辑阵列控制，它包含两个D触发器122和124，以及一个如图5所示那样连接的反馈反相器126。在路径128上，寄存器122和124由一个字时钟信号定时，并在路径110上由一个写入信号清除。
然后，混洗后的17位字加到其功能如图6所示的逐位交错电路130上。逐位交错电路130将进入的17位字的位交错而变为如图4中的A图所示的逐位交错的码字。然后，一个并行至串行转换器将每一个逐位交错的码字转换为一个串行的位流，经过合适的写预补偿/驱动器/磁头选择电路131，通过传统的电流饱和记录技术，提供给记录单元134并由其写到磁存储介质上，例如磁盘132。
再看图7，在重放时，磁性传感器单元134(可以包括一个磁阻读单元)读取代表记录位流的通量模式图。前置放大器136对模拟信号做前置放大。然后，取样器，例如模拟数字转换器138，同时从模拟信号取样以便产生一个离散样本序列。均衡处理，例如，相对PR4频谱，或发生在取样器的上游，或发生在取样器的下游(或发生在两处都有，如转让的美国专利No.5,341,249所述的，其名称为“Disk Drive Using PRML Sampling DataDetection with Digital Adaptive Equalization(采用数字自适应均衡的PRML取样数据检测的磁盘驱动器)”，在此引用此专利公开文献作为参考。数字均衡器140，例如FIR滤波器，如图7所示。维特比检测器142包括两个内部维特比检测器，例如如图1所示的检测器28A和28B。
在维特比检测和将两个维特比交错归并之后，串行至并行转换器144将归并的数据流转换为17位码字。然后，如同逐位交错进程130的逆进程，接着进行逐位解反交错进程146。得到的数据字符包括AiBi字节，其中用8/9比率编码的Ai字节通过8/9比率解码器150，而未编码的Bi不用解码。然后，对得到的16位Ui和Ui+1字节在字节解混洗器152中完成解混洗，其操作如同字节混洗器111的逆进程，而且然后，它们在数据解随机处理器154中解随机处理，其操作如同数据随机处理器108的逆进程，以便提供经过非杂乱的用户字节。在并行至串行转换器150中，用户字节再转换为比如4位半字节并送回到控制器102中，控制器包括一个ECC解码器用于恢复和检验附加在三个ECC交错中每一个上面的ECC剩余字节。如果没有发现差错，这些字节就传送至请求进程。
下面是利用Verilog编程语言对应用8/9(0，3)比率编码器116的逻辑方程所做的描述(其中所得到的块码不包括下列字：111111111，101010101，010101010，001001001，010010010，并且&＝AND；″|″＝OR；″^″＝XOR；和″！″＝NOT逻辑运算)：
input[7：0]inword；
output[8：0]outword；
wire bad，b0，b1，b2，b3，b4，d0，d1，e0，e1；
wire m1，m2，m3，m4，m5；
assign b0＝！(inword[0]|inword[1]|inword[2]|inword[3])；
assign b1＝！(inword[1]|inword[2]|inword[3]|inword[4])；
assign b2＝！(inword[2]|inword[3]|inword[4]|inword[5])；
assign b3＝！(inword[3]|inword[4]|inword[5]|inword[6])；
assign b4＝！(inword[4]|inword[5]|inword[6]|inword[7])；
assign bad＝b0|b1|b2|b3|b4；
assign e0＝inword[7]&bad；
assign e1＝！inword[7]&bad；
assign d0＝inword[0]|inword[1]；
assign d1＝！inword[0]&！inword[1]&！inword[2]&inword[3]；
assign m1＝inword[0]&inword[1]&inword[2]&inword[3]&inword[4]

           &inword[5]&inword[6]&inword[7]；
assign m2＝inword[0]&！inword[1]&inword[2]&！inword[3]

           &inword[4]&！inword[5]&inword[6]&！inword[7]；
assign m3＝！inword[0]&！inword[1]&！inword[2]&！inword[3]

           &！inword[4]&！inword[5]&！inword[6]&inword[7]；
assign m4＝！inword[0]&！inword[1]&inword[2]&！inword[3]

           &！inword[4]&inword[5]&！inword[6]&！inword[7]；
assign m5＝！inword[0]&inword[1]&！inword[2]&！inword[3]

           &！inword[4]&！inword[5]&！inword[6]&！inword[7]；
assign outword[0]＝(inword[0]|(！inword[1]&inword[2]&bad))^

           (m3|m4|m5)；
assign outword[1]＝(inword[1]|b0|(！inword[0]&！inword[1]&

           ！inword[2]&inword[3]&bad))^(m2|m4)；
assign outword[2]＝((b0&inword[5])|(inword[2]&(inward[0]|

           (inword[1]&！bad)|(inword[1]&bad&！inword[5])))|

           (！inword[0]&！inword[1]&(inword[2]|(inword[3]

           &！bad))))^(m3|m4)；
assign outword[3]＝((d0&(inword[3]|e0))|(！inword[0]&！inword[1]

           &inword[3]&(inword[2]|bad|(！bad&inword[7])))|

           (b0&inword[7]))^(m2|m3|m4)；
				
				<dp n="d10"/>
assign outword[4]＝((inword[4]&amp;(！bad|b0))|(e1&amp;(inword[0]|

           inword[1]))|(d1 &amp;bad))^(m3|m4)；
assign outword[5]＝((inword[5]&amp;(！bad|inword[0]))|b0|

           (！inword[0]&amp;！inword[1]&amp;inword[2]&amp;

           ！inword[7]&amp;bad))^(m2|m5)；
assign outword[6]＝((inword[6]&amp;(！bad|inword[0]|inword[1]|b0))|

           (！inword[0]&amp;！inword[1]&amp;bad&amp;(inword[2]&amp;inword[7]|

　　       ！inword[2]&amp;inword[3])))^(m2|m3|m4|m5)；
assign outword[7]＝(inword[7]|d1|bad)^(m2|m4)；
assign outword[8]＝(！bad&amp;！d1)^(m1|m2|m4).
下面是采用Verilog编程语言对应用8/9(0，3)比率块码解码器150的逻辑方程的所做的描述：
　　input[8：0]inword；
　　output[7：0]outword；

　　wire c1，n，n1，n2，n3，n4，n5；

　　assign c1＝！inword[1]&amp;inword[2]&amp;！inword[4]&amp;inword[5]；

　　assign n＝inword[0]&amp;inword[1]&amp;inword[4]&amp;inword[5]&amp;

　　           inword[7]&amp;！inword[8]；

　　assign n1＝n&amp;inword[2]&amp;inword[3]&amp;inword[6]；

　　assign n2＝n&amp;！inword[6]；

　　assign n3＝n&amp;inword[2]&amp;！inword[3]；

　　assign n4＝n&amp;！inword[2]&amp;inword[3]；

　　assign n5＝n&amp;！inword[2]&amp;！inword[3]；

　　assign outword[0]＝((inword[0]&amp;(inword[8]|！(！inword[1]&amp;

　　           inword[2]&amp;(inword[5]|inword[6]))))&amp;！n)|n1|n2；

　　assign outword[1]＝((inword[1]&amp;(inword[8]|inword[0]|

　　           (！inword[5]&amp;！(inword[4]&amp;inword[3]&amp;inword[6]))))

　　           &amp;！n)|n1|n5；

　　assign outword[2]＝((inword[2]&amp;(inword[8]|inword[0]|

　　           (inword[1]&amp;！inword[5])))&amp;！n)|n1|n2|n4；

　　assign outword[3]＝(((inword[3]&amp;(inword[8]|(inword[0]&amp;

　　           (inword[4]|inword[2]&amp;(inword[5]|inword[6]))))))|

　　           (！inword[0]&amp;！inword[8]&amp;(！inword[1]&amp;inword[2]|

　　           inword[1]&amp;！inword[5]&amp;inword[3]&amp;inword[4])))&amp;！n)|n1；
				
				<dp n="d11"/>
assign outword[4]＝((inword[4]&amp;(inword[8]|(！inword[0]&amp;

　　       ((！inword[1]&amp;inword[2]))|(inword[1]&amp;inword[5])))))

　　       &amp;！n)|n1|n2；
assign outword[5]＝((inword[5]&amp;(inword[8]|(！inword[0]&amp;！inword[1]

　　       &amp;inword[2])|(inword[0]&amp;！c1|(！inword[0]&amp;inword[1]

　　       &amp;inword[2])))&amp;！n)|n1|n4；
assign outword[6]＝((inword[6]&amp;(inword[8]|(！inword[0]&amp;！inword[1]

　　       &amp;inword[2])|(inword[0]&amp;！(！inword[1]&amp;inword[2]))|

　　       (！inword[0]&amp;inword[1]&amp;！(！inword[5]&amp;inword[4]

　　       &amp;inword[3]))))&amp;！n)|n1|n2；
assign outword[7]＝(((inword[7]&amp;(inword[8]|(inword[3]&amp;

　　       ！inword[0]&amp;((inword[1]&amp;inword[5])|(！inword[1]&amp;

　　       inword[2])))))|(！inword[8]&amp;！inword[4]&amp;((！inword[0]

　　       &amp;inword[1]&amp;！inword[5])|(inword[0]&amp;！(inword[2]&amp;

　　       inword[5])))))&amp;！n)|n1|n3.
在对本发明的实施例做了上述描述之后，本发明的目的已经充分实现，并且该技术领域中那些熟练的技术人员很清楚，在不背离本发明的精神实质和范围的情况下，可以将本发明的实施例和应用做出许多改变。这里的公开和描述纯粹是说明性的，而没有任何约束之意。

Claims (16)

1.一种用于生成通过数据传递通道传递有三路ECC交错的用户数字数据字节的16/17比率调制码的方法，包括下面的步骤：
混洗用户数据字节，以便按预定的方法对字节重新排序并产生出AiBi字节对，
将AiBi字节对中的Ai字节的八位根据预定的8/9比率调制码进行编码，产生九位码a0-a8，并且
按照预定的逐位交错模式将每一个Ai字节的九位码a0-a8同每一个Bi字节的八个未编码位交错以产生16/17比率调制码。
2.上述权利要求1的方法，还包括进一步的步骤：把已生成的16/17比率调制码转化为一个串行位流并将串行位流记录在磁数据存储介质上。
3.上述权利要求1的方法，还包括进一步的步骤，在混洗步骤之前，用一种已知的方法随机选取用户数据字节位。
4.上述权利要求1的方法，其中编码步骤包括将Ai字节利用没有包括交错约束的8/9 RLL(0，3)比率调制码编码的步骤。
5.上述权利要求2的方法，包括下列附加步骤：
从磁数据存储介质中重放所记录的串行位流以恢复所记录的信息，
将记录的信息均衡化为预定的部分响应频谱，
同时从所记录的信息中取样，生成同步样本，
将同步样本通过两个交错维特比检测器传送以便提供所记录的信息的最大似然性估算并将最大似然性估算归并而恢复为码字，
将已恢复的码字按照逐位交错相反的步骤逐位解交错而产生AiBi恢复字节对，
将每一个字节对的已恢复的Ai字节按照8/9比率调制码的逆码解码以提供解码的Ai字节，
根据以预定方法对字节重新排序的逆步骤对AiBi已解码的字节对进行解混洗操作以提供已恢复的字节。
6.上述权利要求5的方法，还包括进一步的步骤，将已恢复的字节通过一个三路交错ECC，恢复和检验所添加的ECC剩余字节以确定在已恢复的字节中是否有差错存在。
7.上述权利要求3的方法，包括进一步的步骤：
从磁数据存储介质中重放已恢复的串行位流以恢复所记录的信息，
将记录的信息均衡化为预定的部分响应频谱，
同时从记录的信息中取样，生成同步样本，
将同步样本通过两个交错维特比检测器传送以便提供所记录的信息的最大似然性估算并将最大似然性估算归并而恢复为码字，
将已恢复的码字按照逐位交错相反的步骤逐位解交错而产生AiBi恢复字节对，
将每一个字节对的已恢复的Ai字节按照8/9比率调制码的逆码解码以提供解码的Ai字节，
根据以预定方法对字节重新排序的逆步骤对AiBi已解码的字节对进行解混洗，以及
按照与已知随机处理方式相反的步骤对解混洗和解码的AiBi字节对进行解随机处理以提供恢复的字节。
8.上述权利要求7的方法，还包括进一步的步骤，将已恢复的字节通过一个三路交错ECC传送以便恢复和检验添加的ECC剩余字节，确定在已恢复的字节中是否有差错存在。
9.一种用于磁记录通道的16/17(d＝0，G＝7/I＝12)比率调制码，包括逐位交错序列：
ababababababababa|ababababababababa|ababababa...，其中的“a”代表在比率为8/9(d＝0，k＝3)、从一个数据字节Ai编码而得到的码字游程长度限制为九位的编码中的一个位的位置。“b”代表在一个未编码的8位数据字节Bi中的一个位的位置，并且其中的数据字节Ai和Bi是由一个原始的输入字节次序被重新排序。
10.一种调制码编码器，用来生成16/17比率调制码，以便借助数据传送通道传递有三路ECC交错的用户数字数据字节，包括：
混洗器，用于将用户的数据字节混洗，以便按照预定的方法对字节重新排序并输出AiBi字节对，
字节编码器，用于将AiBi字节对的八位Ai字节按照预定的8/9比率调制码编码以产生九个码位a0-a8，以及
交错电路，用于将每一个Ai字节的九个码位a0-a8同每一个Bi字节的八个未编码位，按照预定的逐位交错模式进行交错，生成16/17比率调制码。
11.上述权利要求10的调制编码器，还包括：
并行至串行转换器，用于将生成的16/17比率调制码转换为一个串行位流，以及记录通道，用于将串行位流记录在磁数据存储介质上。
12.上述权利要求10的调制编码器，还进一步包括数据随机处理器，用于将用户数据字节的位在混洗器之前进行随机处理以便将用户数据字节的数据模式按照已知的方法进行随机处理。
13.上述权利要求10的调制编码器，其中的字节编码器根据8/9 RLL(0，3)比率调制码将Ai字节编码。
14.上述权利要求10的调制编码器，还进一步包括调制解码器，它连接到用于从磁数据存储介质上重放所记录的串行位流的记录通道，以便恢复所记录的信息，
均衡化电路，用于使记录的信息均衡化为预定的部分响应频谱，
同步取样器，用于同时从记录的信息中取样，生成同步样本，
两个交错维特比检测器，通过它们传送同步样本，以便提供记录信息的最大似然性估算并将最大似然性估算归合并恢复为码字，
解交错电路，用于将恢复的码字逐位解反交错，其作用与交错器完成的逐位交错相反，产生AiBi恢复字节对，
解码器，用于将每一个字节对中恢复的Ai字节按照8/9比率调制码的逆码解码，以产生经过解码的Ai字节，
解混洗器，用于将AiBi解码的字节对按照以预定方法重新排序字节的步骤的逆过程，进行解混洗以产生恢复字节。
15.上述权利要求13的电路，还进一步包括三路交错ECC，通过它传送恢复的字节，以便恢复并检验添加的ECC剩余字节，以便确定是否在恢复的字节中有差错存在。
16.上述权利要求10中的电路，其中的混洗电路将输入的用户字节U0 U1U2 U3 U4 U5 U6 U7等等混洗为：U0 U1 U3 U2 U4 U5 U7 U6等等，其中，编码器有选择地将混洗的字节编码为下列码字：A0 B0|A1 B1|||A2 B2|A3 B3|||...，其中Ai代表的是九位8/9 RLL(d＝0，k＝3)比率的已编码符号，而其中Bi代表的是未编码字节，并且其中交错电路将码字逐位交错而成为下面的序列：
ababababababababa|ababababababababa|ababababababababa|a....，其中的“a”代表一个已编码的九位符号Ai中的一个位的位置，而这里的“b”代表一个未编码的八位数据字节Bi中的一个位的位置。
CN96196504A 1995-08-24 1996-08-08 具有三路字节交错纠错码的位交错16/17比率调制码 Pending CN1202992A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/518,945 US5757822A (en) 1995-08-24 1995-08-24 Bit-interleaved rate 16/17 modulation code with three-way byte-interleaved ECC
US08/518,945 1995-08-24

Publications (1)

Publication Number Publication Date
CN1202992A true CN1202992A (zh) 1998-12-23

Family

ID=24066147

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96196504A Pending CN1202992A (zh) 1995-08-24 1996-08-08 具有三路字节交错纠错码的位交错16/17比率调制码

Country Status (9)

Country Link
US (1) US5757822A (zh)
EP (1) EP0846374B1 (zh)
JP (1) JPH11511610A (zh)
KR (1) KR19990044116A (zh)
CN (1) CN1202992A (zh)
AU (1) AU7321498A (zh)
CA (1) CA2230132A1 (zh)
DE (1) DE69612293T2 (zh)
WO (1) WO1997008836A1 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5717395A (en) * 1996-07-29 1998-02-10 Cirrus Logic, Inc. Rate 16/17 ENDEC with independent high/low byte decoding
KR100408532B1 (ko) * 1996-10-31 2004-01-24 삼성전자주식회사 데이타저장기기의prml코드생성방법
US5784010A (en) * 1997-02-03 1998-07-21 International Business Machines Corporation Method and apparatus for implementing a set rate code for data channels with alternate 9-bit code words and 8-bit code words
US6035435A (en) * 1997-09-30 2000-03-07 Datapath Systems, Inc. Method and apparatus for encoding a binary signal
EP0913762A1 (en) * 1997-10-31 1999-05-06 Hewlett-Packard Company Data encoding scheme
US6097320A (en) * 1998-01-20 2000-08-01 Silicon Systems, Inc. Encoder/decoder system with suppressed error propagation
US6184806B1 (en) * 1998-03-13 2001-02-06 Quantum Corporation Rate 32/33 (D=0, K=6) run length limited modulation code having optimized error propagation
US6081210A (en) * 1998-05-13 2000-06-27 Texas Instruments Incorporated Sliding block (rate 8/9) trellis code for magnetic recording
EP1017175B1 (en) * 1998-05-27 2007-07-18 Ntt Mobile Communications Network Inc. method and device for interleaving of a first bit sequence into a second sequence
US6198582B1 (en) * 1998-06-24 2001-03-06 Seagate Technology Llc Efficient run length limited code with short interleaved constraint
US6201485B1 (en) * 1999-07-09 2001-03-13 Quantum Corp. High rate runlength limited codes for 8-bit ECC symbols
US6259384B1 (en) 1999-07-09 2001-07-10 Quantum Corporation High rate runlength limited codes for 10-bit ECC symbols
US6651129B1 (en) * 1999-07-21 2003-11-18 National Semiconductor Corporation Apparatus and method for establishing a data communication interface to control and configure an electronic system with analog and digital circuits
EP1089439A1 (en) * 1999-09-28 2001-04-04 TELEFONAKTIEBOLAGET L M ERICSSON (publ) Interleaver and method for interleaving an input data bit sequence using a coded storing of symbol and additional information
US6329935B1 (en) * 1999-12-22 2001-12-11 International Business Machines Corporation Temporally separating and re-organizing data using two-stage interleaving and de-interleaving
JP4256559B2 (ja) * 2000-03-13 2009-04-22 富士通株式会社 データ再生方法及び装置
JP2001266500A (ja) * 2000-03-23 2001-09-28 Sony Corp データ記録装置及びデータ記録方法、データ再生装置及びデータ再生方法、並びに、データ記録再生装置及びデータ記録再生方法
US6456208B1 (en) * 2000-06-30 2002-09-24 Marvell International, Ltd. Technique to construct 32/33 and other RLL codes
US6661356B1 (en) 2001-03-05 2003-12-09 Marvell International, Ltd. Method and apparatus for DC-level constrained coding
US7286065B1 (en) 2001-03-05 2007-10-23 Marvell International Ltd. Method and apparatus for DC-level constrained coding
US6809894B2 (en) * 2001-06-29 2004-10-26 Infineon Technologies Ag Method and apparatus for handling end of data processing in a data storage device
US6476737B1 (en) * 2001-11-16 2002-11-05 Lsi Logic Corporation Rate 64/65 (d=0, G=11/I=10) run length limited modulation code
US6985320B2 (en) * 2002-01-02 2006-01-10 International Business Machines Corporation Method and apparatus for encoding data to guarantee isolated transitions in a magnetic recording system
US7116736B2 (en) 2002-01-02 2006-10-03 International Business Machines Corporation Method, system, and program for synchronization and resynchronization of a data stream
WO2003079557A1 (en) * 2002-03-04 2003-09-25 Seagate Technology Llc Error correction coding utilizing numerical base conversion for modulation coding
US6759974B1 (en) * 2003-05-20 2004-07-06 Northrop Grumman Corporation Encoder and decoder for data transfer in superconductor circuits
WO2005020440A1 (en) * 2003-08-13 2005-03-03 Seagate Technology Llc Dc-free code design with increased distance between code words
US7030789B1 (en) 2004-12-01 2006-04-18 Hitachi Global Storage Technologies Netherlands B.V. Techniques for applying modulation constraints to data using periodically changing symbol mappings
US8139628B1 (en) 2005-01-10 2012-03-20 Marvell International Ltd. Method and device to compensate for baseline wander
US7071851B1 (en) 2005-01-31 2006-07-04 Hitachi Global Storage Technologies Netherlands B.V. Techniques for implementing non-uniform constraints in modulation encoded data
US7064687B1 (en) 2005-01-31 2006-06-20 Hitachi Global Storage Technologies Netherlands B.V. Techniques for modulating data using short block encoders
US7142134B2 (en) * 2005-02-01 2006-11-28 Hitachi Global Storage Technologies Netherlands B.V. Techniques for generating modulation codes using running substitutions
US7126502B2 (en) * 2005-02-01 2006-10-24 Hitachi Global Storage Technologies Netherlands B.V. Techniques for using interleaved encoders to obtain modulation constraints
KR101355633B1 (ko) * 2007-11-06 2014-01-29 삼성전자주식회사 인코더 및 인코딩 방법
KR20120098105A (ko) * 2011-02-28 2012-09-05 에스케이하이닉스 주식회사 데이터 전송 회로 및 이를 포함하는 메모리 장치
US10026464B2 (en) * 2016-09-06 2018-07-17 Smart IOPS, Inc. Devices, systems, and methods for increasing the usable life of a storage system by optimizing the energy of stored data

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8203110A (nl) * 1982-08-05 1984-03-01 Philips Nv Vierde-orde digitaal multiplex systeem voor transmissie van een aantal digitale signalen met een nominale bitsnelheid van 44 736 kbit/s.
US4802152A (en) * 1986-04-07 1989-01-31 U.S. Philips Corporation Compact disc drive apparatus having an interface for transferring data and commands to and from a host controller
US4707681A (en) * 1986-04-24 1987-11-17 International Business Machines Corporation Method and apparatus for implementing optimum PRML codes
US5109385A (en) * 1989-04-27 1992-04-28 International Business Machines Corporation Enhanced data formats and machine operations for enabling error correction
US5241546A (en) * 1991-02-01 1993-08-31 Quantum Corporation On-the-fly error correction with embedded digital controller
EP0480115A1 (en) * 1990-10-09 1992-04-15 International Business Machines Corporation Improved data compression/coding method and device for implementing said method
US5422895A (en) * 1992-01-09 1995-06-06 Quantum Corporation Cross-checking for on-the-fly Reed Solomon error correction code
US5392299A (en) * 1992-01-15 1995-02-21 E-Systems, Inc. Triple orthogonally interleaed error correction system
US5341249A (en) * 1992-08-27 1994-08-23 Quantum Corporation Disk drive using PRML class IV sampling data detection with digital adaptive equalization
US5260703A (en) * 1992-08-27 1993-11-09 Quantum Corporation Data encoding and decoding within PRML class IV sampling data detection channel of disk drive
JPH0778418A (ja) * 1993-09-10 1995-03-20 Matsushita Electric Ind Co Ltd 光ディスク及び光学的記録再生装置
US5537112A (en) * 1994-01-12 1996-07-16 Seagate Technology, Inc. Method and apparatus for implementing run length limited codes in partial response channels
US5576707A (en) * 1994-06-10 1996-11-19 Cirrus Logic, Inc. Method and apparatus for detecting and decoding data in a PRML class-IV digital communication channel
US5635933A (en) * 1995-06-30 1997-06-03 Quantum Corporation Rate 16/17 (d=0,G=6/I=7) modulation code for a magnetic recording channel

Also Published As

Publication number Publication date
EP0846374A1 (en) 1998-06-10
JPH11511610A (ja) 1999-10-05
KR19990044116A (ko) 1999-06-25
EP0846374B1 (en) 2001-03-28
AU7321498A (en) 1998-06-29
WO1997008836A1 (en) 1997-03-06
EP0846374A4 (en) 1998-11-11
DE69612293D1 (de) 2001-05-03
DE69612293T2 (de) 2001-10-18
CA2230132A1 (en) 1997-03-06
US5757822A (en) 1998-05-26

Similar Documents

Publication Publication Date Title
CN1202992A (zh) 具有三路字节交错纠错码的位交错16/17比率调制码
US5757294A (en) Rate 24/25 modulation code for PRML recording channels
US5691993A (en) Rate 4/5 trellis code for PR4 channels with improved error propagation
US7530003B2 (en) Permuting MTR code with ECC without need for second MTR code
CN1020808C (zh) 实现纠错的增强型数据格式与机器操作
JP3280335B2 (ja) データ記録媒体及びデータ記録エンコーダ
JP2547299B2 (ja) ２値符号記録媒体
JPH0927171A (ja) １６ビットのディジタルデータ語のシーケンスを１７ビットの符号語のシーケンスに符号化する方法
JP2920065B2 (ja) データ記録方法、記録装置、再生装置及び再生方法
US5881071A (en) Digital write-and-read method and signal processing apparatus
KR20010072116A (ko) 채널 코드 제한에 정합된 격자 순차 검출기 및 신호샘플들과 에러 신드롬을 사용하여 검출 이진수 순차에서에러들을 정정하기 위한 포스트 프로세서를 사용하는샘플링 진폭 판독 채널
US6476737B1 (en) Rate 64/65 (d=0, G=11/I=10) run length limited modulation code
JP4065357B2 (ja) 高密度データの記録／再生のための符号化／復号化方法
WO1995024037A1 (fr) Procede et appareil de codage de signaux numeriques, support d&#39;enregistrement de signaux numeriques et procede et appareil de decodage de signaux numeriques
JP4159169B2 (ja) 符号化方法、コード発生方法および変調エンコーダ
JP4032329B2 (ja) 変調装置および方法、並びに記録媒体
EP1792405A1 (en) Method of converting a user bitstream into coded bitstream, method for detecting a synchronization pattern in a signal, a record carrier, a signal, a recording device and a playback device
US7138931B2 (en) Recording and reproducing apparatus
US6259384B1 (en) High rate runlength limited codes for 10-bit ECC symbols
JP4031136B2 (ja) 符号化・復号化装置及びディスク記憶装置
JP2000134114A (ja) 軟判定ｍｌ復号器、誤り訂正回路及びそれを用いたディジタル磁気記録再生装置
JP3653315B2 (ja) エラー訂正方法及びエラー訂正装置
JP2619983B2 (ja) エラー訂正方法及び装置
JP3871171B2 (ja) 復調装置および復調方法
JPS6224716A (ja) 誤り訂正方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C01 Deemed withdrawal of patent application (patent law 1993)
WD01 Invention patent application deemed withdrawn after publication