JP2619983B2

JP2619983B2 - エラー訂正方法及び装置

Info

Publication number: JP2619983B2
Application number: JP2515873A
Authority: JP
Inventors: ズーク，クリストフアー・ピー
Original assignee: エクサバイト・コーポレーシヨン
Priority date: 1989-11-09
Filing date: 1990-11-06
Publication date: 1997-06-11
Anticipated expiration: 2012-06-11
Also published as: JPH05500581A

Description

【発明の詳細な説明】背景 1.発明の分野本発明は、記憶又は送信されたデータのエラー訂正の
ための方法と装置に関し、そして詳細には、記憶媒体に
記録された全情報ブロック又は複数の情報ブロックの損
失によって発生したエラーを訂正するための方法と装置
に関する。

2.先行技術及び他の考察何十年もの間、デジタル情報は、磁気テープと磁気デ
ィスクを含む磁気媒体に記録されてきた。不幸にも、媒
体におけるデータ記憶又は媒体からのデータの読み出し
において発生する雑音は、エラーを生ずる。この問題を
緩和するために、種々の符号化技術が、エラー訂正能力
を与えるために送信又は記憶データを特別に符号化する
ために開発されている。

一般に、デジタル情報は、物理データブロックの形式
において記憶され、各ブロックは複数のビットから成
る。先行技術のエラー符号化技術により、情報又はメッ
セージビットの各ブロックセット内に、符号語を形成す
るために検査ビットが付与される。符号語に対する検査
ビットは、リードソロモン符号の如く、所定符号を使用
して情報ビットのセットに作用する符号器によって導出
される。符号器は、所望の特性を符号語に伝え、その結
果、ブロックの続く読み出しにより、符号語は、エラー
が識別可能かつ訂正可能であるような方式で復号され
る。復号器の例は、「ロケータ多項式の係数を決定する
ための方法と装置」と題するChristoper P.Zookへの米
国特許第４、845、713号において設けられ、ここで参照
されている。ブロックに作用することにより、２つ以上
の符号が組み合わされ、より強力な符号を生成し、ブロ
ックに対するエラー訂正の本質的な第２レベルを設けて
いる。そのような符号の組み合わせは、「２次元符号」
又は「積符号」として文献において公知である。積符号
により動作するエラー訂正システムの例が、「積符号の
ための多重パスエラー訂正プロセス及び装置」と題する
Christoper P.Zookの米国特許第４、845、714号におい
て設けられる。

現在のエラー訂正機構は、一般に、記録情報のブロッ
ク内に発生するエラーを訂正するために十分である。さ
らに、全ブロックが読み出し可能でない場合がある。さ
らに悪いことには、複数のブロックが読み出し可能でな
いこともある。エラー訂正ビットがブロックに埋め込ま
れたブロックレベルにおけるエラー訂正は、一つ以上の
全ブロックが損失される時全く役にたたない。

ブロック損失の問題の一つの例は、ら旋走査記録の環
境において発生する。ら旋走査配置において、移動する
磁気テープは、回転ドラムの回りに部分的に巻付けら
れ、その結果、ドラムに位置付けられたヘッドは、ドラ
ムが回転する時ドラムに隣接する。ドラムにおける書き
込みヘッドは、テープ移動の方向に関してある角度で指
向された一連の離散ストリップにおいてテープにデータ
を物理的に記録する。データは、一般に、ストリップ当
たり複数の物理ブロックにフォーマット化される。ら旋
走査記録システムの例は、米国特許第４、843、495号、
米国特許第４、835、638号、及び米国特許第４、845、5
77号において設けられる。

ら旋走査技術において、テープに関して２つの動作が
ある。第１動作は、ストリップにおいてブロックを書き
込む及び／又は読み出すために、テープ上の対角ストリ
ップに従うヘッドの移動である。第２動作は、リールか
らリールへのテープ案内上のテープの直線動作である。

従って、ら旋走査技術において、２つの動作の結果と
して発生する２形式のエラーがある。第１形式のエラー
は、ストリップにおいて多重ブロックを破壊する。第２
形式のエラーは、連続ストリップにおいて同一位置にあ
るブロック（すなわち、テープ移動の方向において整列
したブロック）を破壊する。現エラー訂正符号技術は、
複数のブロックの破壊を扱わない。

従って、記憶媒体における情報の記録又は読み出しに
係わるエラーを訂正するための方法と装置を設けること
が、本発明の目的である。

本発明の利点は、記憶媒体に記憶された又は記憶媒体
から読み出される全データブロックの損失に係わるエラ
ーの訂正を容易にする方法と装置の準備である。

本発明のさらに他の利点は、記憶媒体への記憶中又は
記憶媒体からの読み出し中損失されたデータブロックの
全ストリップ又は行の再形成を容易にする方法と装置の
準備である。

要約記憶媒体への送信される情報データを符号化及び復号
する方法において、記憶媒体に書き込まれた物理ブロッ
クのグループＧが、使用者データ情報ブロックと補助エ
ラー訂正ブロックの両方を含む。グループＧに含まれた
各ブロック（B_r,c）は、ｒ行、ｃ列に属する。情報デー
タは、使用者データ情報ブロックの予選択されたビット
位置にフォーマット化される。補助エラー訂正ブロック
におけるビット位置の値は、戦略的に選択された使用者
データブロックのサブグループにおける対応するビット
位置の値に排他的OR演算を施すことにより生成される。
サブグループに含まれる使用者データブロックを戦略的
に選択することにより、方法は、全ブロック、及びブロ
ックの偶数行又は列の回復を容易にする。発明の好まし
いモードにおいて、各グループＧの列は、各々、ら旋走
査記録システムにより磁気テープにら旋ストリップとし
て書き込まれ、情報データブロックは、補助エラー訂正
ブロックを含むストリップに先行するストリップにおい
て記録される。各ストリップは、ｋ数のブロックを具備
する。各グループＧは、ｎ数のストリップを具備する。

また、発明の好ましい形態により、ｍ数のエラー訂正
ブロックE_iが、ブロックB_r,cのグループに包含されるよ
うに生成される。この点において、ｉは、０〜ｍ−１の
範囲を取り、ｍ＝qxkであり、ｑは整数定数である。各
補助エラー訂正ブロックE_iに含まれた各ビット位置の値
は、すべてのブロックB_r,cにおいて対応するビット位置
を有するビットの合計から導出される。各補助エラー訂
正ブロックは、ブロックが補助エラー訂正ブロックであ
ることを指示するビットを記憶している。補助訂正ブロ
ックのストリップに従うストリップにおいて記録された
ブロックは、ブロックが補助訂正ブロックでないことを
指示するビットを記憶している。

従来のエラー訂正技術を使用して、エラー訂正ビット
は、使用者データブロックと他のビット位置における補
助エラー訂正ブロックに挿入される。

図面の簡単な説明発明の前述と他の目的、特徴及び利点は、添付の図面
に示された好ましい実施態様の次の詳細な説明から明ら
かである。この場合参照文字は、いろいろな図面を通じ
て同一部分を参照する。図面は、必ずしも等尺ではな
く、発明の原理を示すことに重きが置かれている。

第１図は、発明の実施態様のら旋走査システムのドラ
ムにおけるヘッド配置の略図である。

第２図は、磁気テープにおけるストリップを記録す
る、第１図の実施態様のら旋走査システムの略図であ
る。

第３図は、第１図の実施態様のら旋走査システムに含
まれたAUXECCジェネレータの略図である。

第４図は、第１図の実施態様によるドラムにおけるヘ
ッド配置を容易にする、ら旋走査システムの略図であ
る。

第５図は、第１図の実施態様のら旋走査システムによ
り記録された又は読み出される磁気テープのフォーマッ
トを描く略図である。

第６図は、第１図の実施態様のら旋走査システムによ
る磁気テープに記録された複数のストリップの略図であ
り、さらに、第１図の実施態様のら旋走査システムのド
ラムに設けられたヘッドの移動経路を示す。

第7A〜7C図は、第１図の実施態様のら旋走査システム
により記録された又は読み出される磁気テープのトラッ
ク１とトラック２のフォーマットを描く略図である。

第８図は、第１図の実施態様のら旋走査システムによ
り記録された又は読み出される磁気テープのストリップ
に含まれた物理データブロックのフォーマットを描く略
図である。

第９図は、第１図の実施態様のら旋走査システムによ
り記録された又は読み出される磁気テープのストリップ
に含まれた物理データブロックの物理ブロックヘッダー
のフォーマットを描く略図である。

第10図は、第１図の実施態様のら旋走査システムによ
り磁気テープに記録されたAUXECCストリップを含むスト
リップのグループを描く略図である。

第11図は、第１図の実施態様のら旋走査システムによ
って磁気テープに記録されたAUXECCストリップを含む複
数のストリップのグループを描く略図である。

第12図は、AUXECCブロックを生成する代替的な方法を
描く略図である。図面の詳細な説明第１図は、磁気テープ32においてデジタル情報を記録
するためのら旋走査システム30のドラム及び搬送部分を
示す。ら旋走査システム30は、テープ搬送機構34と回転
ドラム36を含む。

テープ搬送機構34は、キャプスタン42と２つのテープ
案内44を含む。従来の方法において、キャプスタン42
は、矢印46により示されたテープ移動の方向においてテ
ープ32を移動させるために、不図示のキャプスタン駆動
モーターによって回転される。図示された実施態様にお
いて、キャプスタン42は、毎秒約半インチの大きさの速
度においてテープ32を搬送するために回転する。

ドラム及びヘッド構造ドラム36は、ドラム軸50の回りで回転する。ドラム
は、不図示のドラムモーターによって約1800rpmの速度
で回転される。不図示のタコメーターは、ドラムモータ
ーシャフトと、こうしてドラムの回転数を検出し、そし
てDRUM SYNC信号を生成する。第２図に示された如く、
ドラム軸50と、こうしてドラム36は、テープ32の縁と移
動方向に関して角度を為して指向される。ドラム36は、
ドラム上面52とドラム下面54を有し、両面は平面であ
る。ドラム軸50は、ドラム上面52とドラム下面54の両方
に直交する。ドラム36はまた、ドラム36の周囲を取り巻
く周囲面56を有する。

ドラム36の周囲面56には、２セットのヘッドを取り付
けてあり、特に、第１セットのヘッドは、書き込みヘッ
ドW1とW2を含み、第２セットのヘッドは、読み出しヘッ
ドR1とR2を含む。さらに、ドラム36の周囲面56には、サ
ーボヘッドＳが取り付けてある。

ヘッドW1、W2、R1とR2は、第６図に示された方法にお
いて磁気テープ32においてら旋ストリップを生成するよ
うに取り付けてある。ヘッドW1とW2は、本来、テープ32
において、それぞれ、データの第１及び第２トラック、
すなわち、トラックT1とT2を同時に書き込む。ヘッドR1
とR2は、トラックT1とT2が書き込まれた後に180度し
て、それぞれトラックT1とT2を読み出すように位置付け
られる。この点で、第６図は、トラックに関するヘッド
配置を描くために、トラックT1とT2上を移動する書き込
みヘッドW1、W2と読み出しヘッドR1、R2を示すが、読み
出しヘッドR1、R2と書き込みヘッドW1、W2は、第６図に
描かれた方法において同時にトラック上にはないことが
理解される。同様に、第６図は、サーボヘッドＳの包含
により、トラックT1とT2に関して、そして読み出しヘッ
ドR1、R2又は書き込みヘッドR1、R2に関係なく、サーボ
ヘッドＳの位置を単に示すものである。

上記の点において、ヘッドに関する４つの幾何因子
は、すなわち、ドラム周囲面56の回りのヘッドの角度分
離、互いに関するヘッドの軸方向位置、ヘッド幅、及び
ヘッドのアジマス方位は、ヘッドW1とW2による同時書き
込みと、対応するヘッドR1とR2による続くそれぞれの読
み出しを可能にする戦略である。これらの幾何因子は、
「二重チャネルら旋走査記録器」と題する米国特許出願
07/433、961号においてさらに説明され、ここで参照さ
れている。

第６図は、ら旋走査システム30による磁気テープ32に
記録された複数のら旋ストリップと、ヘッドW1、W2、R1
とR2の究極的な移動経路と、ら旋ストリップ上のサーボ
ヘッドＳとを示す。ヘッドの移動方向は、第６図におい
て矢印78によって描かれている。

こうして、二重チャネルら旋走査システム20が設けら
れ、第１チャネルはヘッドW1とR1を含み、第２チャネル
はヘッドW1とR2を含む。２つのチャネルの使用は、２倍
のトラック数がドラム36の回転毎にテープに書き込まれ
るために、データ転送速度を有効に２倍にする。検査目
的のために、ヘッドR1とR2は、トラックが書き込まれた
後にほぼ180度して、２つの同時に書き込まれたトラッ
クを読み返す。書き込み及び読み出し機能は、排他的に
行われ、これによりクロストーク問題を除去する。

システム構造第４図は、読み出しヘッドR1、R2、書き込みヘッドW
1、W2、及びサーボヘッドＳを含む、全ら旋走査システ
ム30を示す。ら旋走査システム30は、さらに、メールボ
ックス102と主に通信する制御マイクロプロセッサー100
と、SCSIインターフェース104と、データバッファーマ
ネージャー106と、符号器／フォーマッタ108と、復号器
／デフォーマッタ110と、AUXECCブロックジェネレータ1
11とを含む。

データバッファーマネージャー106は、１メガバイト
のDRAMを含むデータバッファーを具備し、９ビット幅、
デュアルポート、循環メモリとして編成される。データ
バッファーマネージャー106及びSCSIインターフェース1
04、符号器／フォーマッタ108、復号器／デフォーマッ
タ110、及びAUXECCブロックジェネレータ111の間のデー
タ転送は、非同期又は同期に行われる。論理使用者デー
タブロックは、テープ記録用データバッファー106にお
いて物理ブロックにフォーマット化される。

AUXECCブロックジェネレータ111は、テープ32におけ
るエラー訂正ストリップを読み出すために補助エラー訂
正ブロックを生成する。AUXECCブロックジェネレータの
構造と動作は、さらにここで記載される。

符号器／フォーマッタ108は、データバッファーマネ
ージャー106とAUXECCブロックジェネレータ111からデー
タブロックを受信する。符号器／フォーマッタ108は、
エラー訂正符号（ECC）情報の付与、同期マーカーの挿
入、サーチフィールドの挿入、及びサーボフィールドの
挿入を含む多様な機能を果し、そしてバイトのインター
リーブ順序付けを行う。符号器／フォーマッタ108は、
データブロックと付与情報をRLL変調器112に送信し、各
８ビットバイトを10ビットワードに変換することにより
データストリームの実行長符号化を行う。10ビットワー
ドは、ビットシリアライザー114に送信される。ビット
シリアライザー114は、FIFOレジスター118を通して（書
き込みヘッドW1用の）書き込み駆動回路116と、（書き
込みヘッドW2用の）書き込み駆動回路120に連結してあ
る。FIFOレジスター118の機能は、ら旋走査システム30
の書き込み動作の説明に関連して後述される。

読み出しヘッドR1とR2は、読み出し信号を増幅するた
めに、それぞれ、前置増幅器130と132に連結してある。
前置増幅器130と132は、それぞれ、信号調整回路134と1
36に連結してある。信号調整回路134と136は、振幅検
知、等化、及びデータ刻時と検出のための回路を含む。

信号調整回路134は、FIFOレジスター138に連結してあ
り、FIFOレジスターは、シリアル対パラレルコンバータ
140に連結してある。信号調整回路136は、シリアル対パ
ラレルコンバータ140に直接に連結してある。

シリアル対パラレルコンバータ140は、RLL復調器142
とパターン検出回路143に連結してある。RLL読み出し変
調器は、基本的に、対応するRLL書き込み変調器112の逆
動作を行う。

パターン検出器143は、同期化フィールドを認識する
ために、入りデータストリームを監視する。パターン検
出器143が所定間隔の同期化フィールドを所定数認識し
た時、パターン検出器143は、BKRDY信号を生成する。さ
らに、パターン検出器143は、コンバータ140の動作に必
要な同期信号をシリアル対パラレルコンバータ140に供
給する。

RLL復調器142は、復号器／デフォーマッタ110に連結
してある。復号器／デフォーマッタ110は、データブロ
ックを組み立て、そしてエラー訂正を行う。

マイクロプロセッサー100は、メールボックス102を通
してサーボマイクロプロセッサー150と動作制御システ
ム152と通信する。動作制御システム152は、ドラムサー
ボ156、キャプスタンサーボ158、リール制御回路160、
及び機械的コントローラ162と通信するための専用マイ
クロプロセッサーを含む。さらに、パターン検出器143
により生成されたBKRDY信号の受信により、動作制御シ
ステム152は、ここでHEAD SYNCジェネレータ164と呼ば
れるHEAD SYNC信号を発生させるための回路を含む。HEA
D SYNCジェネレータ164は、「タイミング信号を同期化
するための方法と装置」と題する米国特許出願第07/43
4、008号において記載され、ここで参照されている。HE
AD SYNC信号は、読み出しヘッドR1とR2がトラック１と
トラック２のら旋ストリップ上にある時、高である。HE
AD SYNC信号は、書き込みヘッドW1とW2がトラック１と
トラック２のストリップ上にある時、低である。

動作制御システム152はまた、ドラムタコメーター、
キャプスタンタコメーター、リールタコメーター、テー
プ終端（EOT）検出器、及びテープ始端（BOT）検出器を
含む不図示の多様な要素のためのセンサーインターフェ
ース回路と通信する。第４図に示された如く、テープ搬
送システム34は、ドラムサーボ156、キャプスタンサー
ボ158、リール制御160、及び機械的コントローラ162に
連結してある。

サーボヘッドＳは、その出力信号を前置増幅器172に
連結してある。サーボ前置増幅器172の出力は、増幅信
号をろ波し、テープに記録されたサーボ信号を検出する
フィルター及び検出回路174に印加される。フィルター
および検出回路174は、動作制御システム152に含まれた
サーボトラッキング回路175に連結してある。サーボト
ラッキング回路175の詳細は、「ら旋走査記録器のため
のサーボトラッキング」と題する米国特許出願第07/43
3、977号において示され、ここで参照されている。

テープフォーマット第５図は、ら旋走査システム30のための磁気テープ32
のフォーマットを描く。テープ32は、半透明なリーダー
材料を磁気媒体に付着した点に位置する物理的テープ始
端（PBOT）300を有する。（矢印78により示されたテー
プ搬送方向において）PBOT300の下流に、磁気テープ媒
体に形成した多重のら旋ストリップがある。もちろん、
ら旋ストリップは、書き込みヘッドW1とW2とによって書
き込まれ、読み出しヘッドR1とR2によって読み出される
情報を含む。ら旋ストリップのフォーマットは、第６図
と第７図に関連して続いて議論される。テープ32の終端
において、物理的テープ終端（PEOT）302がある。

ら旋走査システム30は二重アジマスシステムであるた
めに、書き込みモードにおいて、奇数番号のら旋ストリ
ップが、書き込みヘッドW1によって第１アジマス角A1に
おいて書き込まれ、そして偶数番号のら旋ストリップ
が、第２アジマス角A2において書き込まれる。読み出し
及び読み返しモードにおいて、奇数番号のら旋ストリッ
プが、書き込みヘッドW1によって第１アジマス角A1にお
いて読み出され、そして偶数番号のら旋ストリップが、
第２アジマス角A2によって読み出される。前述から識別
される如く、第１アジマス角A1は、＋20度である。第２
アジマス角A2は、−10度である。以後に使用される如
く、書き込みヘッドW1によって書き込まれ又は読み出し
ヘッドR1によって読み出されたら旋ストリップは、「ト
ラック１」として参照される。同様に、書き込みヘッド
W2によって書き込まれ又は読み出しヘッドR2によって読
み出されたら旋ストリップは、「トラック２」として参
照される。

本発明の目的のために、トラック１とトラック２の両
方は、物理的データブロックとして知られる複数のデー
タブロック317を含む。図示された実施態様において、
トラック１とトラック２の両方は、８つのデータブロッ
ク317を含む。トラック１とトラック２のフォーマット
の他の見地は、「二重チャネルら旋走査記録器」と題す
る米国特許出願第07/433、961号を参照して理解され、
ここで参照されている。

第８図は、トラック１とトラック２に設けられたデー
タブロック317のフォーマットを示す。データブロック3
17のフォーマットは、データブロック317がトラック１
又はトラック２のいずれに書き込まれるかに拘わらず、
同一である。第８図に示された如く、各データブロック
317（「物理データブロック」として公知）は、物理ブ
ロックヘッダー350（14バイト）、データ領域352（1024
バイト）、エラー訂正符号（「ECC」）領域354（400バ
イト）、及び巡回冗長検査（「CRC」）領域356（２バイ
ト）を含む。

第９図は、各物理データブロック317の物理ブロック
ヘッダー350のフォーマットを描く。第９図は、物理ブ
ロックヘッダー350に対する16進法体系を示す。ヘッダ
ー350は、ブロック317に含まれた情報の形式、例えば、
ブロック形式、及び情報が記憶される方式を決定するた
めに使用される。上記の如く、ヘッダー350は、14バイ
トである。ヘッダー350のバイト０の下位４ビットは、
ブロック317の形式を指示する値（識別子BLOCK TYPE）
を含む。次の16進数値は、異なるブロック形式に関連し
ている。すなわち、「OH」は使用者データを表現する。
「AH」は、ファイルマークを表現する。「CH」は、再試
行による論理的テープ始端（LBOT）書き込みを表現す
る。「DH」は、再試行なしのLBOT書き込みを表現する。
「EH」は、間げきを表現する。そして「FH」は、データ
終端を表現する。

上記の如く、「OH」のBLOCK TYPE値は、物理ブロック
317が使用者データを含むことを意味する。そのような
ブロック317は、使用者データブロックとして参照され
る。使用者データブロックは、データ領域352において
最大1024バイトの使用者データを含む物理ブロックであ
る。

本発明の関心は、物理ブロックヘッダー350がAUXECC
フィールドとINIECCフィールドを含む事実である。この
点において、AUXECCフィールド（バイト０、ビット７）
は、８連続ブロックのデータ領域に含まれた情報は、先
行する128データブロックのための補助ECCデータを含む
ことを指示する。INIECCフィールド（バイト０、ビット
６）は、８連続ブロックが、テープに書き込まれた８補
助ECCデータの128ブロックのセットの最初の８ブロック
であることを指示する。WRTRTYフィールド（バイト０、
ビット５）は、このブロックが以前に書き込まれたかを
指示する。

構造:AUXECC回路 AUXECC回路111は、磁気テープ32においてAUXECCスト
リップを生成するためのデータを記憶するために使用さ
れたAUXECC RAM702を含む。第10図は、テープ32のセグ
メントと、記録された16のら旋ストリップ704、特にス
トリップ704₀〜705₁₅のグループＧを示す。

ストリップグループＧの構成に関して、ストリップ70
4₀〜704₁₄は、物理データブロック（上述）が使用者情
報データとエラー訂正情報を含むストリップである。ス
トリップ704₁₅は、以下に記載された方法において生成
されたAUXECCストリップであり、エラー訂正能力の付加
層又は次元を設ける。この点において、AUXECCストリッ
プ704₁₅は、復号器／デフォーマッタ110において設けら
れた従来のエラー訂正回路が１つ以上のブロックを復号
することができない時、エラー訂正目的のために使用さ
れる。

第11図は、複数のストリップグループＧ、すなわち、
グループG_nとグループG_n+1を含むテープ32のセグメント
を示す。最後のストリップ、すなわち、各グループＧの
ストリップ704₁₅は、AUXECCストリップであり、そして
例示の目的のために、グループにおける他のストリップ
よりも幾分濃く示される。こうして、多重の連続グルー
プＧがテープ32において設けられることが見られる。

第３図に記載されたAUXECC回路111の構造に戻ると、A
UXECC RAM702は、８つのブロックを収容する大きさであ
る。AUXECC RAM702のほかに、AUXECC回路111は、アドレ
スジェネレータ710、コントローラ712、アドレスマルチ
プレクサー（MUX）714、XORゲート716によって表現され
たXOR回路、及びデータ送信MUX718を含む。８ビットデ
ータのストリームは、第３図においてDATA-INと指定さ
れた線においてAUXECC回路111に入る。AUXECC回路111の
動作に関連して後述される如く、書き込みモードにおい
て、線DATA-INにおけるデータは、バッファーマネージ
ャー106（第４図参照）から受信される。読み出しモー
ドにおいて、線DATA-INにおけるデータは、RLL復調器14
2から受信されたデータのストリームである。

線DATA-INにおける８ビットデータは、MUX718の入力
端子０とXOR回路716に連結してある。それ自体明確に示
されないが、XORゲート716は、８つのXORゲートを表現
し、情報の各ビットに対して１つのゲートが線DATA-IN
において保持される。同様に、MUX718は、８つのマルチ
プレクサーのバンクを表現し、情報の各ビットに対して
１つが線DATA-INにおいて保持される。

XOR回路716の出力端子は、AUXECC RAM702の８つのデ
ータ入力ピンに連結してある。AUXECC RAM702の８つの
出力ピンは、MUX718の入力端子１に連結してある。さら
に、AUXECC RAM702の８つの出力ピンは、ANDゲート726
によって表現された８つのそれぞれのANDゲートの入力
端子に連結してあり、その出力端子は、XOR回路716にお
けるそれぞれのXORゲートに連結してある。

アドレスジェネレータ710は、アドレスMUX714を介し
てAUXECC RAM702への印加のためのアドレスを生成す
る。アドレスジェネレータ710は、バイトカウンター73
0、ORゲート731、ブロックカウンター732、ストリップ
カウンター734、及び加算器736を含む。

AUXECC回路111は、新バイトが線DATA-INにおいて印加
される時、線BYTE CLOCKを介して通知される。この点に
おいて、線DATA-INで伝達されるビットの各送信に対し
て線BYTE CLOCKをパルスにするための回路が設けられ
る。

BYTE CLOCK信号は、バイトカウンター730のカウント
イネーブルピンに印加される。バイトカウンター730の
データ出力ピンは、アドレスMUX714の端子０に連結して
ある。理解される如く、アドレスMUX714は、アドレスに
おけるビット数に対応する複数のマルチプレクサーを実
際に表現する。バイトカウンター730のキャリ出力は、O
Rゲート731を通してブロックカウンター732のカウント
イネーブルピンに連結してある。ブロックカウンター73
2は、３つのデータ出力ピンを加算器736の第１ポートに
連結している。ブロックカウンター732のキャリ出力ピ
ンは、ストリップカウンター734のイネーブルカウント
ピンに連結してある。ストリップカウンター734は、３
つの最低位データ出力ピンを加算器736の第２ポートと
論理コントローラ712に連結している。

加算器の３つの最低位出力ピンは、アドレスMUX714の
端子０の３つの最高位入力ピンに線437によって連結し
てある。

第３図はまた、ブロック内エラー訂正回路740を示
し、復号器／デフォーマッタ110に適正に包含される
が、便宜のために第３図に示される。エラー訂正回路
（ECC）74は、MUX714の選択ピンと論理コントローラ712
に信号を印加するように連結してある。ECC回路740はま
た、データブロックを復号できない時は常に、線741に
おけるBLOCK COUNT INCREMENTパルスをORゲート731に印
加するように連結してある。ECC回路40はまた、エラー
ブロックのアドレスをMUX714の端子１に印加するため
に、MUX714に連結してある。さらに、ECC回路740は、線
743においてBAD BLOCK ADDRESS値を受信するように連結
してある。

データ送信MUX718の選択ピンは、論理コントローラ71
2の出力に線742によって連結してある。論理コントロー
ラ712は、端子０又は１の一方においてデータを受け取
るようにMUX718に通知する。論理コントローラ712はま
た、出力端子をANDゲート回路726の第２端子に線724に
よって連結している。

動作:AUXECC符号化前述の如く、ら旋走査技術において、２つの形式の動
作から生ずる２つの形式のエラーがある。第１形式のエ
ラーは、ストリップにおいて多重ブロックを破壊する。
第２形式のエラーは、連続ストリップにおいて同一位置
にあるブロック（すなわち、テープ移動の方向において
整列したブロック）を破壊する。

第10図と第11図を参照して上述された如く、損失ブロ
ックと損失ストリップ及びブロックの行の問題を克服す
るために、本発明のAUXECCブロックジェネレータ111
は、すべてのグループＧのストリップに対してAUXECCブ
ロックのストリップ704₁₅を生成する。AUXECCストリッ
プ704₁₅は、物理的に、グループにおける最後のストリ
ップである。

AUXECCストリップ704₁₅に含まれたAUXECCブロックE_i
は、グループＧのサブグループｉにおける他のブロック
と排他的又は（"XOR"）演算を行うことにより獲得され
る。各AUXECCブロックE_iは、サブグループｉのメンバで
あり、サブグループｉの他のメンバは、全ストリップ及
び行の回復を許容するために、以下に記載された方法で
特別に選ばれる。

サブグループの他のブロックとの排他的又は（XOR）
演算の実行を説明すると、サブグループにおけるブロッ
クの各ビットは、サブグループにおける他のブロックに
おける対応するビットとXORをとられるということであ
る。

第10図は、８つのブロックに分割された各ストリップ
704を示す。各ブロックは、一般に、B_r,cとして表現さ
れる。各ブロックは、（矢印46によって指示されたテー
プ移動の方向に平行に走行している）行「ｒ」と列又は
ストリップ「ｃ」に属する。例えば、第10図に示された
ブロックB_2,0は、行２、ストリップ０におけるブロック
であり、一般ブロック名称B_2,0と同一添字r,cを有する
ブロックC_2,0として実際に示される。

図示の実施態様のら旋走査システム30に対するサブグ
ループ定式化と配置が、第10図に示される。一般ブロッ
ク名称の代わりに、各ブロックは、それが属するサブグ
ループを指示する英字Ａ、Ｐ、Ｃ、Ｄ、Ｕ、Ｆ、Ｇ又は
Ｈの一つを有するとして示される（文字ＰとＵが一般識
別子との混同を避けるために使用される）。サブグルー
プ英字は、ブロックがグループＧに物理的に位置する行
及びストリップ番号を指示するために添字を付けられ
る。

第10図の編成により、サブグループｉ＝Ａは、ブロッ
クA_0,0、A_7,1、A_6,2、A_5,3、A_4,4、A_3,5、A_2,6、A_1,7、
A_0,8、A_7,9、A_6,10、A_5,11、A_4,12、A_3,13、A_2,14及びA
_1,15から成る。別の例として、サブグループｉ＝Ｕは、
U_4,0、U_3,1、U_2,2、U_1,3、U_0,4、U_7,5、U_6,6、U_5,7、U
_4,8、U_3,9、U_2,10、U_1,11、U_0,12、U_7,13、U_6,14及びU
_5,15から成る。

こうして、図示の実施態様のら旋走査システム30に対
するサブグループ定式化と配置は、ブロックB_r,cのシフ
ト選択によって獲得される。シフト選択は、以下にさら
に説明される如く、AUXECC回路111に含まれたアドレス
ジェネレータ710によって特別に実現される。サブグル
ープにおいて包含されるブロックのシフト選択は、全行
及び列の回復を可能にする。

サブグループ定式化関係の一般説明を行う。各グルー
プＧが「ｎ」数のストリップ又は列と「ｋ」数の行から
成るとする。さらに、「ｍ」数のAUXECCブロックＥがグ
ループＧに対して生成されるとする。この場合ｍ＝qxk
（すなわち、ｑにｋを掛ける）であり、ｑは整数であ
る。使用者データブロックにおける使用者データに対応
するエラーブロックE_iにおけるビットb_xの各々は、サブ
グループｉに含まれた使用者データブロックの対応する
ビットと論理的XORを取られる。上記の定式化関係のた
めに、各ブロックE_iに含まれた各ビット位置b_xの値は、
すべてのブロックB_r,cにおいてビット位置b_xを有するビ
ットの論理的XORから導出される。ここで［式１］ｉ＝（ｒ＋ｋ（c mod q）＋INT（c/q））mod
m この場合INT（c/q）は、c/qを超えない最大整数であ
る。こうして、所与のブロックB_r,cに対してｉの式１を
解くと、そのブロックに対するサブグループ分類ｉを生
ずる。

一般式１は、ｋ（ストリップ毎の行数）＝８、ｎ（グ
ループＧ毎のストリップ数）＝16、及びｍ（AUXECCブロ
ックの数）＝８を使用して、図示の実施態様のAUXECC回
路111によって実現される。アドレスジェネレータ710
は、式１と第10図に示されたブロックシフト機構を特別
に実現する。

記録動作中、符号化されテープにおいて記録されるデ
ータは、データバッファーマネージャー106から線DATA-
INにおいてAUXECC回路111に供給される。各バイトが線D
ATA-INにおいて印加される時、BYTE CLOCK信号は、パル
スにされ、その結果、バイトカウンター730は、バイト
数をカウントする。バイトカウンター730は、ブロック
における最大バイト数（1048）までカウントする。カウ
ンター730のカウントは、アドレスの最低位10ビットと
してアドレスMUX714の端子０に印加される。

バイトカウンター730が、ブロックのすべてのバイト
がカウントされる時発生する如く、最大カウント容量を
超過する時、バイトカウンター730のキャリ信号が、ブ
ロックカウンター732を増分するために使用される。ブ
ロックカウンター732のカウントは、加算器736に印加さ
れる。ブロックカウンター732が８の最大カウント（ス
トリップにおけるブロック数）に達する時、ブロックカ
ウンターキャリ信号が、ストリップカウンター734に印
加される。

ブロックカウンターからのキャリ信号を使用して、ス
トリップカウンター734は、グループＧに対してAUXECC
回路111を通過するデータのストリップ数をカウントす
る。ストリップカウンター734の内容は、加算器736と論
理コントローラ712に印加される。

加算器736は、ブロックカウンター732とストリップカ
ウンター734における値によって表現された２数を加算
し、かつこれらの２数に関して「モジューロ８」演算を
実行するために機能する。合計の最低位３ビットを取る
ことにより、モジューロ８演算が実行される。加算器73
6によって獲得された合計の最低位３ビットは、アドレ
スの最高位ビットとしてアドレスマルチプレクサー714
の端子０に印加される。

各グループＧ（線DATA-INにおける）に対する入りデ
ータの最初の15ストリップに対して、論理コントローラ
712は、データ送信MUX718に使用者データを符号器／フ
ォーマッタ108に伝達させ、ここで、特に、ブロックヘ
ッダー情報が加算される。これらの最初の15ストリップ
に対して、各入りバイトはまた、同一サブグループｉに
おける他のブロックに対する対応する他バイト（すなわ
ち、同一バイト位置を有するバイト）とXORを取られ
る。

ストリップカウンター734の内容へのアクセスを有す
る制御論理712は、線742におけるMUX718端子０を代表す
る信号を印加することにより、MUX718にグループＧの最
初の15ストリップの使用者データを符号器／フォーマッ
タ108に送信させる。

上記の如く、使用者データの各入りバイトは、対応す
る他のバイトとXORを取られる。XOR演算は、XOR回路716
を使用して達成される。使用者データの入りバイトのビ
ットは、同一サブグループｉにおける対応するビットと
合計され、合計は、AUXECC RAM702に記憶される。合計
は、一入力としてAUXECC RAM702における適切なバイト
合計の内容を有し、第２入力として入りデータバイトを
有するXOR回路716を使用して達成される。「１」又は
「０」値のいずれかを有するデジタルビットの１ビット
合計は、それらのビットに関して実行された論理的XOR
演算と同一であることが当業者には理解される。

アドレスジェネレータ710は、発明のサブブロック選
択配置を実現するために、入りデータバイトがAUXECC R
AM702におけるどのバイトと合計されるかを判定する。
アドレスジェネレータ710は、ブロックカウンター732と
ストリップカウンター734におけるカウントに関して加
算器736においてモジューロ８演算を実行することによ
りこれを行う。アドレスジェネレータ710は、本質的
に、式１により、入りデータが合計されるAUXECCストリ
ップにおけるバイトアドレスを選択する。アドレスジェ
ネレータ710の演算は、第10図に示されたサブグループ
分類を生ずる。

入りデータの15ストリップが受信された後、論理コン
トローラ712は、データ送信MUX718にAUXECC RAM720の内
容を符号器／フォーマッタ108に送信することを指示す
るために線742において信号を送信する。この点におい
て、AUXECC RAM702の内容は、AUXECCストリップ704₁₅で
ある。AUXECC RAM702の内容が送信された後、符号器／
フォーマッタ108は、符号器／フォーマッタ118によって
同様に処理された使用者データブロックの各々に対して
為された如く、AUXECCストリップ704₁₅に含まれた各AUX
ECCブロックに対してヘッダー350とエラー訂正領域354
（第８図参照）を準備する。

AUXECCブロックのヘッダー317を準備するために、論
理コントローラは、符号器／フォーマッタ118における
記録ヘッダージェネレータに信号を送信し、符号器／フ
ォーマッタ118がAUXECCビットをヘッダー350にセットす
ることを可能にする。第９図に示された如く、AUXECCビ
ットは、AUXECC記録ヘッダー350のバイト０、ビット７
において発生する。

AUXECCブロックを含む、各ブロックのECCフィールド3
54に対して符号器／フォーマッタ108によって生成され
たエラー訂正情報は、ら旋走査システムが演算する特定
のブロック内エラー訂正多項式による。例示のブロック
内ECC技術が記載されたが、ブロック内ECC技術の選択
は、本発明のブロック内エラー訂正に影響しないことを
理解するべきである。

ストリップの新グループＧの符号化が始まる時は常
に、グループの第１ストリップ（すなわち、ストリップ
「０」）に対して、論理コントローラ712は、符号器／
フォーマッタ108におけるブロックヘッダージェネレー
タに、そのストリップのブロックがAUXECCストリップに
続く第１ストリップにあることを通知する。この点にお
いて、論理コントローラ712は、INIECCビットをブロッ
クヘッダー350にセットするために、ヘッダージェネレ
ータによって使用された信号を線744において発生させ
る。INIECCビット（バイト０、ビット６）は、第９図に
示される。

さらに、論理コントローラ712からの線744における信
号は、グループＧにおける第１ストリップに対してAUXE
CC RAM702の内容をリセットするためにANDゲート726に
よって使用される。線744における信号が、第１ストリ
ップに対してANDゲート726をオフにする時、線DATA-IN
におけるデータは、AUXECC RAM702に直接に行かない。

不良ブロックをテープに再書き込みする能力を有する
システムに対して、上記のAUXECCブロック生成要素は、
再書き込みされる不良ブロックがDATA-IN線において送
信される時、抑制されなければならないことは明らかで
ある。書き込みモードの上記の議論は、アドレスMUX714
が、アドレスジェネレータ710によって生成されたアド
レスをAUXECC RAM702に送信することを仮定している。
そうでないならば以下に記載された読み出しモードにお
いてのみと、ブロック内ECC回路740がブロックを復号す
ることができない時である。

動作：復号読み出し又は復号モード中、入りデータは、究極的
に、データバッファーマネージャー106以外の読み出し
回路から獲得される。読み出しモード中のすべての入り
データは、最初に、ブロック内ECC回路740に印加され、
例えば、従来のエラー訂正符号又は積符号を使用して、
各ブロックを復号する。それから入りデータは、AUXECC
回路111への印加のために線DATA-INにおいて印加され
る。

入りデータが線DATA-INにおいてAUXECC回路111に入る
時、各サブグループｉに対して、ビットb_xがAUXECC RAM
702において合計される。合計及びアドレス指定動作
は、AUXECCストリップ704₁₅を含むグループＧのすべて
の16のストリップにおけるバイトの対応するビットが合
計されるという事実を除いて、書き込み動作中行われる
ものと本質的に同一である。読み出しエラーが発生しな
いと仮定すると、グループの16番目のストリップの最後
において、すなわち、グループのAUXECCストリップ704
₁₅の読み出し後、AUXECC RAM702の内容は、すべてゼロ
であり、エラーのない読み出しを反映する。

ブロック内ECC回路740がエラーブロックを復号するこ
とができない時、不良ブロックのアドレスが、ECC回路7
40によって決定される。この点において、不良ブロック
のアドレスは、アドレスジェネレータ710によって行わ
れる如く、ECC回路740によってモジューロ８演算を行
い、これにより、不良ブロックを発明のサブブロック配
置と関連して使用可能にする。この不良ブロックアドレ
スは、アドレスMUX714の端子１に印加される。同時に、
ECC回路740は線741をパルスにし、アドレスの計算にお
いて、DATA-INからの不良ブロックの省略を補償するた
めにブロックカウンター732を増分する。

全グループＧの復号を試行した後、ECC回路740は、ER
ROR DETECT信号をアドレスMUX714に送信する。さらに、
ECC回路740は、上記の如く準備された不良ブロックアド
レスをアドレスMUX714に送信する。

アドレスMUX714の選択ピンに印加されたERROR DETECT
信号は、AUXECC回路111の正常動作を先取りする。この
先取りと関連して、不良ブロックのアドレスは、MUX714
を介してAUXECC RAM702に印加される。不良ブロックア
ドレスを使用して、MUXは、不良ブロックが属するサブ
グループｉに対応するAUXECC RAM702におけるブロック
を選択する。この時点において、AUXECC RAM702におけ
る選択ブロックの内容は、不良ブロックを除いて、不良
ブロックが属するサブグループｉにおける残りのブロッ
クの合計である。その合計は、不良ブロックであり、選
択ブロックアドレスに対するAUXECC RAM702の内容が訂
正不良ブロックであることを意味する。

先行する議論により、グループＧにおいてちょうど一
つのブロックの訂正が示されたが、本発明のAUXECC回路
111は複数のブロックを再構成するために使用できるこ
とが理解されるべきである。この点において、ブロック
内ECC回路740が復号することができない任意のグループ
Ｇに対して、グループにおける各ブロックの復号試行の
後、前述のステップが、ECC回路740によって訂正不能と
見いだされた各ブロックに関して行われる。すなわち、
ECC回路は、入力データストリームの動作が一時的に先
取りされる間、各不良ブロックに対して不良ブロックア
ドレスをアドレスMUX714に供給する。

こうして、複数の全ブロックが、本発明によって再現
される。このために、関連サブグループへのブロックの
戦略的分類とサブグループにおけるブロックに対する対
応するビットのXORにより、記録ブロック又は行におけ
るｍ隣接ブロックの全ストリップの再構成が許容され
る。

本発明のサブグループ分類の一つの特定実施例が記載
されたが、分類に対する他の応用が、他の実施態様にお
いて可能である。例えば、第12図は、実施例を示し、こ
の場合ｍ＝18、ｎ＝20、及びｋ＝６である。第12図にお
いて、AUXECCブロックがストリップ17、18と19において
設けられる。

発明が好ましい実施態様を参照して詳細に示され記載
されたが、形式と詳細における多様な変形は、発明の精
神と範囲に反することなく行われることが当業者には理
解されるであろう。

Claims

(57)【特許請求の範囲】

【請求項１】記憶媒体へ送信される情報データを符号化
する方法であって、該方法は、該情報データをブロック
B_r,cのグループの少なくとも幾つかにフォーマット化す
るステップであって、各ブロックB_r,cは行ｒ及び列ｃに
属し、ｒの範囲は０からｋ−１であり、ｃの範囲は０か
らｎ−１であり、各ブロックB_r,cはビット位置b_xを含ん
でいる、ステップと、ブロックB_r,cの該グループに含まれるｍ個のエラー訂正
ブロックE_iを生成するステップであって、ｉの範囲は０
からｍ−１であり、ｍ＝ｑ×ｋであり、ｑは整数定数で
あり、該エラー訂正ブロックE_iの各々もまたビット位置
b_xを含んでおり、各ブロックE_iに含まれる各ビット位置
b_xの値は、行ｒ及び列ｃが、以下の条件ｉ＝（ｒ＋ｋ（c mod q）＋INT（c/q）） mod m （但し、INT（c/q）は（c/q）を超えない最大整数であ
ることを示す）を満たすすべてのブロックB_r,cにおける
対応するビット位置b_xを有するビットの合計から導出さ
れる、ステップと、を含む方法。
【請求項２】記憶媒体へ送信される情報データを符号化
する方法であって、該方法は、該情報データをブロック
B_r,cのグループの少なくとも幾つかにフォーマット化す
るステップであって、各ブロックB_r,cは行ｒ及び列ｃに
属し、ｒの範囲は０からｋ−１であり、ｃの範囲は０か
らｎ−１であり、各ブロックB_r,cはビット位置b_xを含ん
でいる、ステップと、該ブロックB_r,cをサブグループに編成するステップと、ブロックB_r,cの該グループに含まれるｍ個のエラー訂正
ブロックE_iを生成するステップであって、各ブロックE_i
は該サブグループの一つに含まれ、各サブグループは該
エラー訂正ブロックE_iの一つを含み、ｉの範囲は０から
ｍ−１であり、ｍ＝ｑ×ｋであり、ｑは整数定数であ
り、該エラー訂正ブロックE_iの各々もまたビット位置b_x
を含んでおり、各ブロックE_iに含まれる各ビット位置b_x
の値は、同じサブグループに含まれるすべてのブロック
B_r,cに対してビット位置b_xを有するビットの値に排他的
OR演算を行うことにより導出される、ステップと、同一列を有するすべてのブロックB_r,cが同じ螺旋ストリ
ップに記録されるように、該ブロックB_r,cを該記憶媒体
上に記録するステップと、引き続いて、該エラー訂正ブロックE_iをm/q個の螺旋ス
トリップに記録するステップと、を含む方法。
【請求項３】前記ｍ個のエラー訂正ブロックE_iは、前記
記憶媒体に記録される前記ブロックB_r,cの前記グループ
における最後のｍ個のブロックである請求の範囲１又は
２に記載の方法。
【請求項４】前記記憶媒体は磁気テープであり、前記ブ
ロックB_r,cを該記憶媒体に記録するステップをさらに含
んでおり、該記録ステップは、同一列を有するすべてのブロックB_r,cが同じ螺旋ストリ
ップに記録されるように、該ブロックB_r,cを該記憶媒体
上に記録するステップと、引き続いて、該エラー訂正ブロックE_iをm/q個の螺旋ス
トリップに記録するステップと、を含む請求の範囲３に記載の方法。
【請求項５】前記ブロックがエラー訂正ブロックである
ことを示す指示を該エラー訂正ブロックE₁に設けるステ
ップをさらに含む請求の範囲４に記載の方法。
【請求項６】前記ブロックB_r,cの付加ビット位置におい
て包含されるエラー訂正ビットを獲得するために、ビッ
ト位置b_xに作用する符号語を使用するステップをさらに
含む請求の範囲１又は２に記載の方法。
【請求項７】前記サブグループは、同じ列に属するブロ
ックが同一のサブグループに含まれないように編成さ
れ、かつ、同じ行に属するｍ個の隣接ブロックのシーケ
ンスが同一のサブグループに含まれないように編成され
る請求の範囲２に記載の方法。
【請求項８】記憶媒体へ送信される情報データを符号化
する装置であって、該装置は、該情報データをブロック
B_r,cのグループの少なくとも幾つかにフォーマット化す
る手段であって、各ブロックB_r,cは行ｒ及び列ｃに属
し、ｒの範囲は０からｋ−１であり、ｃの範囲は０から
ｎ−１であり、各ブロックB_r,cはビット位置b_xを含んで
いる、手段と、ブロックB_r,cの該グループに含まれるｍ個のエラー訂正
ブロックE_iを生成する手段であって、ｉの範囲は０から
ｍ−１であり、ｍ＝ｑ×ｋであり、ｑは整数定数であ
り、該エラー訂正ブロックE_iの各々もまたビット位置b_x
を含んでおり、各ブロックE_iに含まれる各ビット位置b_x
の値は、行ｒ及び列ｃが、以下の条件ｉ＝（ｒ＋ｋ（c mod q）＋INT（c/q）） mod m （但し、INT（c/q）は（c/q）を超えない最大整数であ
ることを示す）を満たすすべてのブロックB_r,cにおける
対応するビット位置b_xを有するビットの合計から導出さ
れる、手段とを含む装置。
【請求項９】記憶媒体へ送信される情報データを符号化
する装置であって、該方装置は、該情報データをブロッ
クB_r,cのグループの少なくとも幾つかにフォーマット化
する手段であって、各ブロックB_r,cは行ｒ及び列ｃに属
し、ｒの範囲は０からｋ−１であり、ｃの範囲は０から
ｎ−１であり、各ブロックB_r,cはビット位置b_xを含んで
いる、手段と、該ブロックB_r,cをサブグループに編成する手段と、ブロックB_r,cの該グループに含まれるｍ個のエラー訂正
ブロックE_iを生成する手段であって、各ブロックE_iは該
サブグループの一つに含まれ、各サブグループは該エラ
ー訂正ブロックE_iの一つを含み、ｉの範囲は０からｍ−
１であり、ｍ＝qxkであり、ｑは整数定数であり、該エ
ラー訂正ブロックE_iの各々もまたビット位置b_xを含んで
おり、各ブロックE_iに含まれる各ビット位置b_xの値は、
同じサブグループに含まれるすべてのブロックB_r,cに対
して、ビット位置b_xを有するビットの値に排他的OR演算
を行うことにより導出される、手段と、同一列を有するすべてのブロックB_r,cが同じ螺旋ストリ
ップに記録されるように、該ブロックB_r,cを該記憶媒体
上に記録する手段と、引き続いて、該エラー訂正ブロックE_iをm/q個の螺旋ス
トリップに記録する手段と、を含む装置。
【請求項１０】前記ブロックB_r,cを前記記憶媒体に記録
する手段をさらに含み、前記ｍ個のエラー訂正ブロック
E_iは、前記記憶媒体に記録される前記ブロックB_r,cの前
記グループにおける最後のｍ個のブロックである請求の
範囲８又は９に記載の装置。
【請求項１１】前記ブロックB_r,cの付加ビット位置にお
いて包含されるエラー訂正ビットを獲得するために、ビ
ット位置b_xに作用する符号語を使用する装置をさらに含
む請求の範囲８又は９に記載の装置。
【請求項１２】前記サブグループは、同じ列に属するブ
ロックが同一のサブグループに含まれないように編成さ
れ、かつ、同じ行に属するｍ個の隣接ブロックのシーケ
ンスが同一のサブグループに含まれないように編成され
る請求の範囲９に記載の装置。
【請求項１３】磁気テープへ送信される情報データを符
号化する装置であって、該装置は、該情報データをブロックB_r,cのグループの少なくとも幾
つかにフォーマット化する手段であって、各ブロックB
_r,cは行ｒ及び列ｃに属し、ｒの範囲は０からｋ−１で
あり、ｃの範囲は０からｎ−１であり、各ブロックB_r,c
はビット位置b_xを含んでいる、手段と、ブロックB_r,cの該グループに含まれるｍ個のエラー訂正
ブロックE_iを生成する手段であって、ｉの範囲は０から
ｍ−１であり、ｍ＝ｑ×ｋであり、ｑは整数定数であ
り、該エラー訂正ブロックE_iの各々もまたビット位置b_x
を含んでおり、各ブロックE_iに含まれる各ビット位置b_x
の値は、行ｒ及び列ｃが、以下の条件ｉ＝（ｒ＋ｋ（c mod q）＋INT（c/q）） mod m （但し、INT（c/q）は（c/q）を超えない最大整数であ
ることを示す）を満たすすべてのブロックB_r,cにおける
対応するビット位置b_xを有するビットの合計から導出さ
れる、手段と、同一列に属するすべてのブロックB_r,cが磁気テープ上の
同じ螺旋ストリップに記録され、該エラー訂正ブロック
E_iがｎ個の螺旋ストリップのうちの最後のm/q個の螺旋
ストリップとして記録されるように、すべてのブロック
B_r,cを該磁気テープ上のｋ個の螺旋ストリップに記録す
る手段と、を含む装置。
【請求項１４】記憶媒体から獲得される情報データを復
号する方法であって、該方法は、グループＧに属する複
数のブロックB_r,cを該記憶媒体から獲得するステップで
あって、各ブロックB_r,cは、行ｒ及び列ｃに属し、ｒの
範囲は０からｋ−１であり、ｃの範囲は０からｎ−１で
あり、各ブロックB_r,cは、ビット位置b_xを含んでいる、
ステップと、該記憶媒体から正しく読み出されるブロックB_r,cと複数
ｍ−１個のサブグループｉの各々とに対して、各サブグ
ループｉに属するブロックB_r,cのビット位置b_xを合計
し、これによりビット位置b_xの各々の合計を獲得するス
テップであって、ｉの範囲は０からｍ−１であり、ｍ＝
ｑ×ｋであり、ｑは整数定数であり、サブグループｉに
属するブロックB_r,cは、その行ｒ及び列ｃが、以下の条
件ｉ＝（ｒ＋ｋ（c mod q）＋INT（c/q） mod m （但し、INT（c/q）は（c/q）を超えない最大整数であ
ることを示す）を満たしている、ステップと、該サブグループｉに対して該合計を使用して、該サブグ
ループｉに含まれており該記憶媒体から読み出し可能で
ないブロックB_r,cのビット位置b_xを導出するステップ
と、を含む方法。
【請求項１５】記憶媒体から獲得される情報データを復
号する方法であって、該方法は、グループＧに属する複
数のブロックB_r,cを該記憶媒体から獲得するステップで
あって、各ブロックB_r,cは行ｒ及び列ｃに属し、ｒの範
囲は０からｋ−１であり、ｃの範囲は０からｎ−１であ
り、各ブロックB_r,cは、ビット位置b_xを含んでいる、ス
テップと、該記憶媒体から正しく読み出されるブロックB_r,cと複数
ｍ−１個のサブグループｉの各々とに対して、各サブグ
ループｉに属するブロックB_r,cのビット位置b_xを合計
し、これによりビット位置b_xの各々の合計を獲得するス
テップであって、該合計は、同一サブグループｉに含ま
れるすべてのブロックB_r,cに対してビット位置b_xを有す
るビットの値に排他的OR演算を行うことにより獲得さ
れ、ｉの範囲は０からｍ−１であり、ｍ＝ｑ×ｋであ
り、ｑは整数定数であり、各サブグループｉに含まれる
ブロックB_r,cは所定の編成に従っている、ステップと、該サブグループｉに対して該合計を使用して、該サブグ
ループｉに含まれており該記憶媒体から読み出し可能で
ないブロックB_r,cのビット位置b_xを導出するステップ
と、を含む方法。
【請求項１６】記憶媒体から獲得される情報データを復
号する装置であって、該装置は、グループＧに属する複
数のブロックB_r,cを該記憶媒体から獲得する装置であっ
て、各ブロックB_r,cは行ｒ及び列ｃに属し、ｒの範囲は
０からｋ−１であり、ｃの範囲は０からｎ−１であり、
各ブロックB_r,cはビット位置b_xを含んでいる、手段と、該記憶媒体から正しく読み出されるブロックB_r,cと複数
ｍ−１個のサブグループｉの各々とに対して、各サブグ
ループｉに属するブロックB_r,cのビット位置b_xを合計
し、これによりビット位置b_xの各々の合計を獲得する装
置であって、ｉの範囲は０からｍ−１であり、ｍ＝ｑ×
ｋであり、ｑは整数定数であり、各サブグループｉに属
するブロックB_r,cは、その行ｒ及び列ｃが、以下の条件ｉ＝（ｒ＋ｋ（c mod q）＋INT（c/q）） mod m （但し、INT（c/q）は（c/q）を超えない最大整数であ
ることを示す）を満たしている、手段と、該サブグループｉに対して該合計を使用して、該サブグ
ループｉに含まれており該記憶媒体から読み出し可能で
ないブロックB_r,cのビット位置b_xを導出する手段と、を含む装置。
【請求項１７】記憶媒体から獲得される情報データを復
号する装置であって、該装置は、グループＧに属する複
数のブロックB_r,cを該記憶媒体から獲得する手段であっ
て、各ブロックB_r,cは行ｒ及び列ｃに属し、ｒの範囲は
０からｋ−１であり、ｃの範囲は０からｎ−１であり、
各ブロックB_r,cはビット位置b_xを含んでいる、手段と、該記憶媒体から正しく読み出されるブロックB_r,cと複数
ｍ−１個のサブグループｉの各々とに対して、各サブグ
ループｉに属するブロックB_r,cのビット位置b_xを合計
し、これによりビット位置b_xの各々の合計を獲得する手
段であって、該合計は、同一サブグループｉに含まれる
すべてのブロックB_r,cに対してビット位置b_xを有するビ
ットの値に排他的OR演算を行うことにより獲得され、ｉ
の範囲は０からｍ−１であり、ｍ＝ｑ×ｋであり、ｑは
整数定数であり、各サブグループｉに含まれるブロック
B_r,cは所定の編成に従っている、手段と、該サブグループｉに対して該合計を使用して、該サブグ
ループｉに含まれており該記憶媒体から読み出し可能で
ないブロックB_r,cのビット位置b_xを導出する手段と、を含む装置。