CN1198277A

CN1198277A - 频率发生电路

Info

Publication number: CN1198277A
Application number: CN97190918A
Authority: CN
Inventors: P·S·马斯顿; E·D·范维尔会什
Original assignee: Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1996-05-23
Filing date: 1997-04-01
Publication date: 1998-11-04
Also published as: DE69708025T2; JPH11510031A; DE69708025D1; GB9610801D0; EP0840965B1; WO1997044930A1; EP0840965A1; IN191644B; US6167097A; KR19990035792A

Abstract

接收机包括一种频率发生电路,该电路在第一个实施例中包括一个低价格的晶体振荡器,这个振荡器的频率比所需的频率高,该电路在第二个实施例中包括一个低价格振荡器,这个振荡器的频率可能比所需的频率高或低。通过从低价格振荡器的输出上减去脉冲(第一个实施例中)或通过在低价格振荡器的输出上加/减脉冲(第二个实施例中)的方法,生成一个时钟频率,该频率稳定在一个特定的容限范围内。更特别的是,接收机包括接收所发射信号的装置(10、12)、从接收到的信号中获得一个重复参考信号的装置(14、16)、产生具有大致相应于预期频率的频率的时钟信号的时钟信号发生装置(22、24、32)和确定在连续的参考信号间的各自时间周期内产生的时钟频率是否相对于一个随机设置值变化的装置,上述装置提供一个控制信号,该信号被用作调整产生的时钟信号的频率。

Description

频率发生电路

本发明涉及一种频率发生电路并涉及一种包括这种频率发生器电路的接收机。接收机的一个例子是数字寻呼接收机。

在本发明的规范中，术语“接收机”应该理解为至少包括无线电收发机的接收部分，这种无线电收发机可以包括回答寻呼设备或一个无绳和/或蜂窝电话。

现在公开了许多不同类型的频率发射电路。例如已经公开了温度控制晶体振荡器并且这种电路通常要求一个高容限的晶体提供频率稳定性。对晶体切割的精度越高，价格越贵。为稳定它们的频率，将晶体放入受温度控制的恒温箱中的方法是已经公开的。在无线电仪器中使用一个恒温箱，特别是在一个移动无线电设备中，使用一个恒温箱的缺点是：空间和能源消耗是个问题。

DE 44031241A1公开了一种无线电时钟电路，在这种电路中，专用的无线电时间信号在时钟电路中同步一个晶体振荡器。

频率合成电路也已经被公开了，并一般要求一个高稳定性的参考振荡器，通过分频操作，从中获得预期的频率。

本发明的目标是提供一个精度可以接受的频率发生装置，这种装置使用低价格的晶体振荡器。

根据本发明的一个方面，提供了一种频率发生电路，这种电路包括获得一个由位于频率发生电路外部的一个源产生的重复的参考信号的装置；该电路还包括产生具有频率大致对应于预期频率的时钟信号的装置；还包括用于确定在连续的参考信号间的各自的时间周期内产生的时钟频率是否相对于一个随机设置值变化装置，上述装置提供一个控制信号，该信号被用作调整产生的时钟信号的频率。

根据本发明的另外方面，提供了一种接收机，它包括接收发射信号的装置；还包括从接收到的发射信号中得到一个重复的参考信号的装置；还包括用于生成具有大体对应于预期频率的时钟信号的时钟信号生成装置；还包括确定在连续参考信号间的各自周期内生成的时钟频率是否相对于一个随机设置值变化的装置。上述装置提供一个用于调整所产生的时钟信号频率的一个控制信号。

本发明基于以下认识：象在蜂窝和无绳电话和数字寻呼这样的应用中，信号时基常常精确到百万分之五(ppm)，因此可以作为参考信号。既然在连续同步码字之间的时间周期大体上是恒定的，那么对于所有实际目的，连续的时间周期的持续时间大体上是恒定的，并且独立于发射天线的传播时间，因而不管到发射天线的距离的大小，维持了精确度。

现在通过实施例子参考附图说明本发明，其中：

图1示出了在接收到的寻呼信号中出现连续同步码字的时间图，

图2本发明的一个实施例的框图，

图3本发明的第二个实施例的框图，

图4未校正的和一个已被校正的时钟脉冲波形的波形图，

图5本发明的一个实施例的硬件部分的框图，其中其它部分包括软件，

图6与图5所示的实施例相关的操作的流图。

图中相同的参考数字被用于显示相对应的特征。

参照图1，图1说明了在具有一个同步信令协议的寻呼系统中，在精确定时的区间上出现同步码字的情况。在所介绍的实施例中，协议包括一个具有6.8秒持续时间的循环。将每个循环分为三段B1、B2、B3，每段的持续时间为2.2667s。每段包括若干帧(没有显示)，这些帧包括可能是地址/数据码字的编码。在寻呼接收机中提供的解码器具有一个装置，该装置在每一个同步码字的结尾出现时产生时间脉冲。

图2中，由天线10接收到的一个输入信号被施加到接收机级12。从接收机级12解调后的信号施加到解码器14，解码器14包括同步(Sync)码字探测器16。探测器16具有一个装置，该装置提供一个在输出18上已经探测到一个同步码字的指示。表示已经探测到一个同步码字的指示在一个同步码字结束时产生，这样比在开始时产生具有更精确的时间参考。探测器14具有一个由频率发生电路提供时钟信号的输入。

频率发生电路包括一个低价格的晶体振荡器22，它具有高容限的晶体，其容限可达200ppm。晶体振荡器标称输出频率大于提供给探测器14的时钟输入20的时钟信号的频率。晶体振荡器22的输出首先施加到一个可调整的累加器，在所说的实施例中这个累加器包括一个计数器24，向计数器24的输入26、28施加了分别上或下调整计数器模的信号。计数器24具有一个溢出输出30。计数器24基于以下内容工作：当计数器中的数目等于现在的模时，那么在输出30上提供一个溢出脉冲。

连接一种脉冲吸收电路的一个输入，用来接收晶体振荡器22的输出。减法输入34被连接到计数器24的输出30。这种脉冲吸收电路可以是参考英国专利GB-A-2062315的图1和图2所说明的类型。在脉冲吸收电路32工作时，在输入34上出现一个溢出脉冲，这时晶体振荡器频率的一个循环被“吸收”或减小。它的网络效果是降低晶体振荡器22的标称频率到一个值，该值近似于探测器14所要求的时钟频率值。

为控制时钟信号的频率，提供了一个自由运行的计数器36，它的输入38用于从脉冲吸收电路32取得时钟信号。计数器的复位输入40连接到同步码字探测器16的输出18。一旦计数器被复位，它在时间周期内累加时钟频率信号，直到一个复位信号施加到输入40。计数器36的模是这样的：如果已校正的振荡器频率在预期频率上，那么在连续的参考脉冲间，它循环一个整数次数。然而，如果当同步码字出现时，时钟频率高，那么计数器的最高有效位是“0”(因为由于溢出，它产生零)，但如果时钟频率低，那么最高有效位是“1”(因为它已经达到它的最大值)。

提供了两个AND门42、46。AND门42的输入被连接到同步码字探测器16的输出18，并连接到计数器36的输出48。计数器的输出具有最高有效位(msb)。输出18被连接到AND门46的一个输入。反相器44被连接到AND门46的第二个输入，反相器44的输入被连接到计数器36的输出48。AND门42被连接到计数器24的上输入26，AND门46的输出被连接到计数器24的下输入28。

在频率发生电路工作时，象上面所说的一样吸收晶体振荡频率的循环，并且得出的时钟频率被施加到解码器14的时钟输入20，并施加到计数器36的输入38。如果在施加到输入40的连续的复位脉冲间，时钟频率足够高，以致于在输出48上的最高有效位是0，那么AND门的输出为高，并且一个信号被施加到计数器24的下输入28。它的效果是模降低1，以致于更多的晶体振荡器循环被吸收，从而降低产生的时钟频率。相反的，如果最高有效位输出48是“1”，显示频率低，那么由AND门42提供一个输出到计数器24的上输入26，计数器24增加它的模，以致于吸收较少的脉冲，将导致提高时钟频率。

所介绍的和说明的电路特别适合于使用某种晶体的情况，这种晶体被切割成标准的容限带±100ppm(百万分之一)。然而，必须容纳其他的容限，当实现电路时。一些典型的容限如下：

晶体切割度 ±100ppm

温度 -67ppm

老化(5年) ±7ppm

振荡器元件和寄生 ±8ppm

发射位率 ±5ppm

全部容限+120到-187ppm，或者307ppm范围。

如果用示例方法，需要一个76800Hz预期频率，标称的晶体频率应至少为187ppm高于76800Hz。因为未被校正的晶体振荡器频率接近所需频率，所以在脉冲吸收电路32激励间的振荡器循环的数目变得非常大。因而应对模n限制，以降低计数器的大小，即

n = \frac{f_{OSC}}{f_{OSC} - f_{MAIN}}

其中f_OSC是未被校正的振荡器频率，并且F_MAIN是所需要的主时钟频率(76800Hz)。

计数器的分辨率r在给定的值上通过以下公式给出：

r = (\frac{1}{n} - \frac{1}{n + 1}) \times 10^{6} = \frac{10^{6}}{n^{2}} ppm

当涉及一段(B1、B2或B3)时，一个时钟周期的分辨率：

\frac{10^{6}}{76800 \times 2.2667} ppm = 5.7 ppm

假设计数器的分辨率应近似于一段的周期2.2667s内的一个时钟周期的一半所给出的解析度。即r＝2.85ppm，然后n≈(10⁶/r)^1/2＝592。

如果n＝592是n的最小值，并且相应于最高的振荡器频率f_CRYSTAL+120ppm；那么n的最小值、典型值和最大值可以如下表所示：

	n_MIN	n_TYP	n_MAX
	n_MIN	n_TYP	n_MAX	n	592	637	731
r(ppm)	2.85	2.46	1.87	n	592	637	731
r(ppm)	2.85	2.46	1.87	f_OSC(Hz)	76390	76920	76905

因而，当n是它的典型值时，实际的晶体频率标称值是f_OSC的值。

f_CRYSTAL＝76920Hz，该值是76800Hz的标准频率+1570ppm。

使用图1中给出的循环时间，即6.8秒，当76800Hz时，完整的时钟周期数目是522240。

但是为考虑最大期望的时钟偏移，计数器的模必须足够大。一旦为克服由于例如晶体切割造成的固定容限，已经设置了补偿电路，那么可能出现的可变容限永不会大于67+7+5＝79ppm。实际上，如果出现这样一个偏移并且在工作期间保持不被补偿，那么将从不会恢复在接近一段的结尾时出现的数据。

将注意到522240是255×211，所以在6.8s的周期内11位的计数器将循环255次。在522240中，±79ppm等于±41个时钟。这是一个最大值，时钟循环的计数器24可以不同于在一个6.8s周期内预期的数目。因而，一个模±64的7位计数器将很容易的适合于全部振荡器的偏移范围。较好的，计数器的模应足够大，以致于不可能有一个幅度值大约为模的错误，因为否则将存在在错误方向上校正的危险。如果在输出48上的msb为1，那么稍后探测到相对于前一个同步码字的同步码字，因而相对于发射的数据，补偿时钟运行快。在这个例子中，计数器24的模减小(这样n≤n-1)，将导致每个6.8s周期将吸收更多的时钟周期。区间时钟速率将减小2到3ppm。

相反地，如果msb为0，那么值n增加，以提高内部时钟速率。

在低噪声水平上连续数据接收的情况下，内部时钟将维持在接收数据速率的6ppm内。将对每6.8s周期温度变化超过3ppm的情况进行精确跟踪。

当数据对于解码器14不适用时，例如因为传输过程中故意中断、衰弱或假设一个载波丢失模式，那么由于没有探测到同步码字，所以补偿值将保持恒定。

图3公开了本发明的一个实施例，如果未校正的时钟频率在比已校正的频率高或低的范围内变化，那么它能校正频率。在频率变得较低的情况中，必须增加脉冲。

所介绍的接收机包括一个具有天线10的接收部分12。接收部分12提供一个数据信号，该信号在解码器14中解码，解码器14包括一个同步码字探测器16。一个微控制器50被耦合到解码器16，并根据存储在只读存储器52中的程序软件工作。探测器14具有一个时钟输入20，用于从时钟频率发生电路得到一个已校正的时钟信号。下面将对时钟频率发生电路进行说明。

时钟信号发生电路包括一个低价格的晶体振荡器22，该电路产生一个输出频率，该频率相对于校正的时钟频率变化，例如76.8KHz，它提供给解码器的输入20。未校正的时钟信号被提供给区间计数器54的一个时钟输入，在所介绍的实施例中这个区间计数器54是16级自由运行的下计数器。装进计数器54的最高有效7位从接下来将要说明的区间寄存器58的输出上获得，并且最低有效9位包括被重新加载的二进制“1”。计数器54的全“0”的输出60分别被耦合到计数器54的一个负载输入82和2输入AND门64、66的输入。AND门64、66分别提供“加”或“减”信号，它们被施加到D型触发器68、70的D输入。未被校正的时钟信号被施加到触发器68的时钟输入C，并施加到一个反相器72和一个二输入AND门74的一个输入，从触发器70的Q-输出获得AND门的第二个输入。反相器72的输出被施加到触发器70的时钟输入C，并施加到延迟级76和三输入AND门78的一个输入。触发器68的一个Q输出耦合到AND门78的第二个输入。延迟级76的输出耦合到一个反相器40和二输入AND门82的一个输入。AND门82的第二个输入从AND门74的输出获得。延迟级78典型地具有约为1/4被校正时钟周期的延迟。反相器80的一个输出耦合到AND门78的第三个输入。AND门78、82的输出分别连接到OR门84的输入。从OR门的输出得到被校正的时钟频率。

被校正的时钟信号被提供给解码器的输入20和测量计数器36的时钟输入，测量计数器具有一复位输入40，与复位输入40连接的是同步码字测量器16的一个输出。计数器36具有来自它的msb级的输出48。提供了一个逻辑级88，它具有一个用于同步码字探测器16输出的输入、来自msb级86输出的输入、用于间隔寄存器58的一个全“1”输出的输入和来自触发器90的Q输出的输入。由微控制器50加载7位区间寄存器。

逻辑级88提供增/减输出，它们被耦合到间隔寄存器58的输入Incr和Decr，还提供了一个触发输出，被连接到触发器90的触发输入T。

微控制器50提供一个负载信号，该信号耦合到输入寄存器58的负载输入L和2输入AND门92、94的输入上。微控制器50提供与加载到区间寄存器58的7位并行的第八位。这第八位被施加到AND门92的第二个输入并施加到反相器96，反相器的输入施加到AND门94的第二个输入。AND门92、94的输出被分别施加到触发器90的置位S和复位R输入。触发器Q和Q-的输出被分别施加到AND门64、66的第二个输入。

区间寄存器58提供7位并行输出，它们被施加到区间计数器54的msb位置并提供给微控制器50。

实施例工作基于的基本思想是：通过数字方式加或减在常规区间上的时钟脉冲，补偿振荡器22的误差。为确定是否应该加或减一个时钟脉冲并确定是否应该增加或减小区间，测量在两个接收到的同步码字间的时间。假设被发射的位率精确到±5ppm之内。

对于这一测量，自由运行的7位上计数器36的时钟由施加到它的输入38上的已校正的时钟信号提供时钟信号。在一定数量的时钟脉冲等于任何27的倍数之后，这个计数器总是具有同一位置。

当输入40上出现同步码字后，记录在输出48上最有效位(msb)的值并复位计数器36。

当msb等于“0”时，这个测量计数器36被认为运行太快了，因此必须减小在删除一个时钟脉冲间的区间，或者必须增加在增加一个时钟脉冲间的区间。当msb为“1”时，测量计数器36被认为运行速度太慢，因此必须增加在删除时间脉冲间的区间或必须减小在增加时钟脉冲间的区间。由触发器90确定加或减。

区间由区间计数器54产生，这个区间计数器54由从振荡器22获得的未被校正的时钟信号提供时钟信号，当这个下计数器54达到0时，加或减一个时钟脉冲。使用一个确定下一个区间长度的值可对之重新加载。

区间值由区间寄存器58给出，它可以被增或减。区间的增或减由以上所说的测量计数器36的msb确定，如果区间寄存器58已经达到它的最大值(包括全“1”)并且msb表示应作一增量时，那么不会增加，因为不存在溢出，但代替的是，逻辑88生成一导致触发器90触发的输出。

当系统复位时，由微控制器50加载区间寄存器58和触发器90。加载值可能从在制造时建立的并存储在EEPROM中的振荡器频率偏移中获得，替换的，它可以全为“1”，所以将出现自动调整。

为了加或减一个脉冲，来自振荡器22的未被校正的时钟信号在反相器72中反相，并经延迟级76延迟，借助于AND门74、78和82和反相器80，在输入的方波的上升沿或下降沿上生成脉冲。标称的脉冲持续时间应该为76.8kHz信号的1/4周期，即3.26μs。然而，依赖于振荡器输出的负载周期，容限可能相当大。

通常在方波的上升沿上生成一个时钟脉冲。当必须删除一个脉冲时，在方波的下降沿时设置D型触发器70，该方波禁止在下一个上升沿上的脉冲。当必须增加一个脉冲时，在方波的上升沿上设置D型触发器68，并在下一个下降沿上使能一个脉冲。加或减脉冲的操作可以通过真值表的结构确认。

图4中，上图显示振荡器22生成的未被校正的方波，下图显示校正的时钟信号，其中在A处加一脉冲，在D处减去一个脉冲。

为了确定是否必须增加或减小区间寄存器58，将参考接收到的同步码字测量被校正的时钟脉冲的速率。7位测量计数器36涉及被校正的时钟脉冲。当正确地接收到一个同步码字时，计数器msb和触发器的状态一起增加或降低区间寄存器58。同时复位计数器38。

当被校正的时钟频率慢时，测量计数器38将不会达到零状态，当下一个同步码字到达时，因此msb将为“1”。相反的，当时钟快时，计数器36值将大于零，而msb将为“0”。当时钟频率正确时，计数器将完全为零，但是这种情况被认为“快”，所以区间寄存器58将总是被增加或减小。区间增或减的比率将导致近似于正确频率76.8KHz的平均时钟速率，这主要依赖于发射机的精度。

可能适合于7位测量计数器36的最大频率偏移可以如下计算：

测量计数器36可以保持±64的值。当被校正的时钟比连续同步码字间的64个脉冲的差慢或快时，可能看到时钟太慢，而实际上时钟太快反之亦然。

现在将说明触发器90、区间寄存器58和区间计数器54的工作。在初始化时，微控制器50提供一个8位值。8位的7个最低有效位被加载到区间寄存器58，8位的最高有效值被施加到AND门和反相器98。区间寄存器58被用作加载16位区间寄存器54的最高有效7位。最低有效9位被加载为“1”。当区间计数器54向下计数到零(全为“0”)时，加载完毕。然后依赖于触发器90的状态，加或减一个时钟脉冲。

当接收到一个同步码字时，根据测量计数器36的msb和触发器90的状态，增加或减小区间寄存器58。然而当区间寄存器58含有全“1”并且根据msb和触发器，应增加区间寄存器时，不会出现增加，而代替的是触发触发器90。下表说明了增加/减小和触发逻辑。当不存在来自区间寄存器58的全“1”的输出时，前4行涉及正常操作，并且后四行涉及当在区间寄存器58中出现一个0/1情况。例如当启动或当振荡器频率接近于预期频率时将出现这种情况。

输入			输出
输入			输出		测量计数器36msb	触发器90(+＝加，-＝减)	全“1”	区间寄存器58	触发器90
0	-	0	减小	不变	测量计数器36msb	触发器90(+＝加，-＝减)	全“1”	区间寄存器58	触发器90
0	-	0	减小	不变	1	-	0	增加	不变
0	+	0	减小	不变	1	-	0	增加	不变
0	+	0	减小	不变	1	+	0	增加	不变
0	-	1	减小	不变	1	+	0	增加	不变
0	-	1	减小	不变	1	-	1	不变	触发
0	+	1	不变	触发	1	-	1	不变	触发
0	+	1	不变	触发	1	+	1	减小	不变

例如当传输结束时，区间寄存器58和触发器90的内容可以由微控制器50读出。

相关的以ppm方式增或减的校正，当增/减时，对区间寄存器58增1或减1很大程度倚赖于区间寄存器的绝对值。通过依赖于寄存器的实际内容对区间寄存器58增或减的方法，可以缩短稳定时间。实现这一方法之一是当确定区间寄存器58的msb是1时(值64-127)，增加或减小16而不是1。参考图3，一个Incr/Decr16线97(虚线表示)将逻辑级88耦合到区间寄存器58的输入，寄存器58msb级被通过线58(虚线表示)耦合到逻辑级88的输入。

当必须跟踪大的温度变化时，这种缩短稳定时间的方法已经被认为是有效的。

现在将部分地说明在软件中实现校正方法的一个实施例。该软件优点是提供了修改测量和校正区间以适用于特定需求或情况的灵活性。

使用软件实现，增减时钟脉冲的方法可以保持与图3中所示的方法相同。测量计数器由被校正的时钟提供脉冲并连续运行。当处理器读msb时，它将被复位为零。在这种方法中，处理器确定测量持续时间。

msb的状态将确定是否将增加或减小区间。

图5显示用于软件控制的触发器90、区间寄存器58和区间计数器54的布置。

软件设置或复位触发器90以确定是否必须增加或减小脉冲，并使用一定数量的时钟脉冲次数512加载区间寄存器58。当区间计数器54达到全“0”时，增加或删除一个时钟脉冲，并且使用区间寄存器58的最高有效7位重新加载计数器54，而最低有效9位为“1”。

为方便说明，参考POCSAG中的时钟校正说明软件概念，其中当以1200baud工作时，每480ms出现同步码字。在每个同步码字上，给处理器一个中断。每三个中断，读测量计数器36的msb并复位计数器。然后，处理器使用与以上硬件实现的表中显示的同样方法处理区间寄存器58和触发器，考虑以下差别：

触发器90的状态和区间寄存器58的内容存储在内部的RAM位置中。参考上面提到的表，从这个RAM位置中取出输入。这里全“1”意味着如果增加，那么区间寄存器58将溢出。最后，区间寄存器的减与增一定值，这一定值依赖于在下表中所示的区间寄存器的现有内容：

区间寄存器现有内容	区间寄存器的增量或减量	校正步大小(ppm)
区间寄存器现有内容	区间寄存器的增量或减量	校正步大小(ppm)	到15	1	＞2.81
16-31	2	3.7-5.82	到15	1	＞2.81
16-31	2	3.7-5.82	32-47	3	2.5-5.5
48-63	5	2.35-4.15	32-47	3	2.5-5.5
48-63	5	2.35-4.15	64-95	9	1.9-4.2
95-127	19	2.28-3.00	64-95	9	1.9-4.2

平均的校正效果达到每步至少为3ppm。

图6是同步码字中断子程序的时钟校正部分的流程图。

当中断发生时，减小中断数目。当计数为1时，值被确定，随之将修改区间寄存器(根据上表中的第二个)。当中断计数已达到“0”时，更新区间寄存器。它将每3个中断出现一次。根据上表中的第一个完成更新区间寄存器。

RAM位置：中断计数

加、减值

区间值和+/-位

条件： “中断计数”是1-3

特别参考图6，块100涉及减小中断计数。在块102中，为确定计数器是否为零，作一检查。如果回答是N(不)，那么如果计数器是“1”，那么在块104中作一检查。如果不是(N)，那么流程图进行至一个返回块106。然而，如果计数器不等于“1”(Y)，那么在块108中，加/减值被设置为“1”。在块110中，从区间计数器中减去“16”，在块102中作一检查，检查区间值是否为负。如果它是(Y)，那么流程图返回到返回块106。替换的，如果它不是(N)，那么在块114中，加/减值被设置为“2”。在块116中，从区间值中减去“16”，在块118中，检查区间值是否为负。如果为(Y)，那么流程图返回到返回块106。替换的，如果它不是(N)。那么在块120中，加/减值被设为“3”，在块122中，从区间值中减去“16”。在块124中，检查区间值是否为负。如果它是(Y)，那么流程图返回到返回块106。替换的，如果它不是(N)，那么加/减值被设置为“5”。在块128中，从区间值中减去“16”。在块130中，作一检查，看区间值是否为负。如果为(Y)，那么流程图返回到返回块106。替换的，如果不是(N)，那么块132中，加/减值被设置为“9”。在块134中，从区间值减去“32”。在块136中，检查区间值是否为负。检查区间值是否为负。如果是(Y)，那么流程图返回到返回块106。替换的，如果它不是(N)，那么在块138中，加/减值被设置为“19”，流程图返回到返回块106。

如果计数不等于零，返回到块102，那么在块140中，中断计数被设置为“3”。在块142中，读出测量计数器(图3)的msb。在块144中，检查msb是否为“1”。如果回答为是(Y)，那么在块148中，检查加/减位是否等于零。但如果块144中回答为不(N)，那么块148中，检查加/减位是否等于“1”。一个不(N)回答来自块146，一个是(Y)回答来自块148，它们导致在块150中从区间值中减去加/减值。在块152中，在RAM中存入新值并且在块154中，新值被加载进区间寄存器。因而，流程图进行至返回块156。

如果块146的回答为是(Y)，而从块148的回答为不(N)，那么在块158中，加/减值被加到区间值。在块160中，如果区间值计数器已溢出，那么作一检查。如果它不具有(N)，那么在块162中，在RAM中存储新值。在块164中，这个新值被加载到区间寄存器。因而，流程图进行至返回块166。

如果来自块160的回答为是(Y)，那么加/减位在块168中被触发。初始值被加载进区间寄存器、块170，并且流程图进行到返回块172。

所说明的频率发生电路可以适用于其他已知的寻呼系统中，例如ETSI标准，称为“ERMES”，Motorola专有标准称为“FLEX”。特别的，测量计数器36的容量必须可以调整以适合各自的标准。在ERMES中，在两个同步事件间的时间将是一个循环，它等于1秒。当时钟频率为76.8KHZ时，一个循环内时钟脉冲的数目将为4608000。在一个循环的周期期间，可能出现在大约230个时钟脉冲的偏移。为处理这样一个偏移，至少需要9位测量计数器。

在FLEX中，一个循环周期是4秒，一帧的持续时间1.875秒。如果测量计数器工作在一个帧周期内，一个7位测量计数器可能是足够的。然而如果使用4分钟循环周期，那么当76.8KHZ时，可能有18432000时钟脉冲。如果假设50ppm的偏移，那么可能出现超过900时钟脉冲的一个偏移，为了处理这样一个偏移，至少11位的测量计数器。

在任一个例子中，1分钟(ERMES)和4分钟(FLEX〕的测量时间意味着以一个脉冲增加或减小的校正机制将很长，以致于不能收敛。为了克服这种问题，那么最好采用实际测量值，而不是测量计数器36的msb或溢出状态，并通过软件技术确定区间值应该是什么。

获得区间值的一个方法可能是对脉冲的数目计数，数字将超过2¹⁶这个区间计数器的容量。当每次溢出时，将给出一个中断，并通过计算溢出的数目，可以确定时钟脉冲的全部数目。这个数目和一个已校正值比较，并且差总是被转换到以ppm测量的实际偏移。这个实际的偏移值被用作确定用于加或减时钟脉冲的新的区间值。

显然，对于专业技术人员在阅读本文件后将会做其他的修改。这样的修改可能涉及其他特性，在设计、制造和接收机和元件使用中，这些特性是已经公开的，并且这些特性可以用做代替或补充在本文中已说明的特性。尽管在这个应用中权利要求已经正式提出特性的特定组合，但是应该理解在本申请中公开的范围内包括任何革新特性或任何改进的特性组合，这些特性在这里或显示或隐含或概括，不论它是否涉及与在任何权利要求中所要求的相同的发明。并且不论它是否从与在本发明中相同的任何或所有的技术问题。因此本发明给出警告：在本发明实施期间的这种特性或从中推导的任何其它特性的这种特征和/或组合，可以提出新的权利要求。

Claims

1、一种频率发生电路，包括用于获得一个由位于频率发生电路外部的一个源产生的重复的参考信号的装置；该电路还包括产生具有大致对应于预期频率的频率的时钟信号的装置；还包括用于确定在连续的参考信号间的各自的时间周期内产生的时钟频率是否相对于一个随机设置值变化的装置，上述装置提供一个控制信号，该信号被用作调整产生的时钟信号的频率。

2、一种接收机，包括接收发射信号的装置；还包括从接收到的发射信号中得到一个重复的参考信号的装置；还包括用于生成具有大体对应于预期频率的时钟信号的时钟信号生成装置；还包括确定在连续参考信号间的各自周期内生成的时钟频率是否相对于一个随机设置值变化的装置，上述装置提供一个用于调整所产生的时钟信号频率的一个控制信号。

3、根据权利要求2的接收机，在一个在大致相等的区间上发送同步码字的系统中使用，其特征在于，用于获得一个重复参考信号的装置是一个同步码字探测器。

4、根据权利要求3的接收机，其特征在于，同步码字探测器在大致对应于一个同步码字的结尾产生一个时间脉冲。

5、根据权利要求3或4的接收机，其特征在于，产生时钟信号的装置包括一个用于产生频率大于预期频率的晶体振荡器；还包括一个脉冲吸收电路，该电路的一个输入耦合到晶体振荡器，一个输出和一个控制输入耦合到一个可调节累加器的输出，晶体振荡器的输出还被施加到可调节的累加器。

6、根据权利要求5的接收机，其特征在于，可调节累加器包括一个模可调节的计数器，根据来自上述时钟频率确定装置的控制信号可以调节计数器的模。

7、根据权利要求5或6的接收机，其特征在于，时钟频率确定装置是一个自由运行的计数器，该计数器的一个输入耦合到脉冲吸收电路输出，一个复位输入耦合到上述提供一个重复参考信号的装置，一个输出提供最高有效位作为控制信号。

8、根据权利要求2的接收机，其特征在于，生成时钟信号的装置包括一个晶体振荡器，该振荡器包括一个容限大体上大于预期频率的所给定的容限的晶体，某装置相应于晶体振荡器的频率相对于预期频率太高或太低做出反应，在晶体振荡器的输出上增加或减去脉冲，在该区间上做加或减以扩展或缩短该区间。

9、根据权利要求8的接收机，其特征在于，提供一个测量计数器，该计数器用于对在由参考信号确定的一个周期内时钟校正电路所产生的脉冲计数；提供的装置用于检查测量计数器的最高有效位(msb)和确定是否应该在晶体振荡器输出上增加或减去一个脉冲，以提供一个被校正的信号。

10、根据权利要求8或9的接收机，其特征在于，一个区间寄存器，该区间寄存器设置区间寄存器的计数持续时间，该区间寄存器被耦合到晶体振荡器的一个输出；和某装置，该装置对探测到需要相当大的校正作出反应，通过一个值增加或减小区间寄存器，该值大于如果校正的频率处于预期频率的容限范围内校正所需要的值。