CN1195889A

CN1195889A - 自动对准硅化物的制造方法

Info

Publication number: CN1195889A
Application number: CN 97110284
Authority: CN
Inventors: 卢火铁; 林建廷
Original assignee: United Microelectronics Corp
Current assignee: United Microelectronics Corp
Priority date: 1997-04-10
Filing date: 1997-04-10
Publication date: 1998-10-14
Anticipated expiration: 2017-04-10
Also published as: CN1067804C

Abstract

一种半导体电路,包括:一半导体基底;一绝缘层,位于该半导体基底表面上;一多晶硅层,位于该绝缘层表面上,其在半导体基底上形成两侧向的延伸结构;以及一导电层,位于该多晶硅层表面上。本发明还涉及制作半导体元件的方法。本发明可以在越来越窄的栅极及导线提供低电阻的金属硅化物结构。

Description

自动对准硅化物的制造方法

本发明涉及一种半导体元件的制造方法，特别是涉及多晶硅电极上的一自动对准金属硅化物层的制造方法。

随着半导体元件的线宽及几何形状越做越小，金属-氧化物-半导体场效应晶体管(MOSFET)元件的多晶硅电极及半导体的存储体元件尺寸在设计上必须缩小。在多层电极中，多晶硅被一层或多层金属或金属硅化物所覆盖以作为晶体管的电极，其阻值比只以多晶硅作电极的阻值低。金属硅化物电极可包括例如：一较佳厚度约1000～3000埃的多晶硅层，及一厚度约大于100埃的硅化钛覆盖于多晶硅层上。

现有的一种施行多层电极的结构称为自动对准硅化物(salicide)，下面结合图1-4作详细说明。图1-4是剖面示意图，所显示的是一金属-氧化物-半导体场效应晶体管(MOSFET)的早期制作流程。

请参看图1，图示的晶体管单元形成于一P型基底10的用来分隔相邻晶体管单元的场区氧化区12上。其次，以热氧化法在图中的晶体管单元的有源区(active area)表面形成一栅氧化层14，然后在栅氧化层上形成一多晶硅栅极16。多晶硅栅极是先以低压化学气相沉积法(LPCVD)在基底上沉积一未掺杂的多晶硅层，并掺杂以增加导电性，然后以光刻腐蚀技术构图形成多晶硅栅极16。而导线(wiringline)18，是以相同方法，形成于场氧化区12上。

接着，请参看图2，在栅极两侧形成一掺杂的源极/漏极区20，作为存储晶体管的通道区。一轻掺杂注入漏极(LDD)技术经常使用在小尺寸设计的晶体管的存储及逻辑单位元件里；LDD源极/漏极区20形成时包含两个步骤：首先，进行一低浓度离子注入，并自行对准于栅极两侧，如图1所示；其次，以化学气相沉积法在晶片上沉积一氧化层或氮化硅层，然后再各向异性地回蚀刻氧化层或氮化硅层，裸露出源极/漏极区20的基底表面，其在栅极16及导线18的侧壁各形成氧化或氮化物侧壁间隔层22及24。接着，在栅极16旁的氧化物间隔层22形成后，对源极/漏极20作重掺杂注入。

为了缩小线宽，重掺杂注入的多晶硅传统上的目的在于降低电阻电容时间常数(RC time constant)而避免降低MOS电路的性能。为了降低栅极及导线的电阻，更进一步的工艺过程如图2所示，利用自动对准硅化物技术将栅极16及导线18的表面以金属硅化物结构覆盖，虽然已有各种不同的金属硅化物可供利用，在本说明说中仍以使用最普遍的硅化钛说明。

接着，请参看图3，先在晶片上溅射一金属钛层26，然后在700℃下快速热退火(rapid thermal anneal；RTA)10～120秒，使钛与硅反应，之后以H₂O₂/NH₄OH的水溶液，将未反应的金属钛去除在多晶硅栅极16及导线18的表面各形成一金属硅化物层30及32。而源极/漏极区内也形成一金属硅化物层34，提供源极/漏极区20较低的表面电阻值及较佳的接触性，其中硅的消耗量以不改变栅极性能及不在源极/漏极区内造成过度的接面漏电现象(junction leakage)为佳。以湿蚀刻法去除元件上未反应的钛后，还包括一步骤，以提供多晶硅栅极及导线元件合适的自动对准硅化物结构。然而根据上述步骤形成硅化钛层具有高电阻率，故需在温度约超过800℃做第二次快速热退火，以降低硅化钛层的电阻率。该元件再经过后续的工艺过程就可完成存储体元件。

请参照图5，在形成硅化钛的快速退火过程中，若温度过高则硅会沿着金属钛26与底层的界面流动，使得硅化钛在非计划区内形成。例如在图5中，硅沿着栅极16两侧的侧壁间隙22上延伸的金属钛与侧壁层界面流动，而在栅极的金属硅化物层30及源极/漏极区的金属硅化物层34内形成一弦状(stringer)的金属硅化物桥36，此弦状金属硅化物桥不在期望之内，会使得栅极与源极/漏极区发生短路，导致晶体管失效。

为了使元件尺寸更小，栅极和导线变得越来越窄，故提供低电阻率的栅极及导线以形成存储体及逻辑元件更显得重要。而当采用更窄的栅极与导线时，自动对准金属硅化电极结构变得更难形成且不易获得低电阻率。为此，本发明的目的是在越来越窄的栅极及导线提供低电阻的金属硅化物结构的工艺显得更有必要。

为了实现上述目的，本发明的第一个特点是提供一具有导线及一栅极的MOS元件的半导体集成电路；MOS形成于半导体的基底上，每一导线及栅极的较低层都含有一具有侧向延伸的多晶硅层，并在多晶硅层上含有一金属硅化物层。

本发明的另一特点是提供一半导体元件，含有一基底；一在基底上的绝缘层；一位于绝缘层上的多晶硅层，其具有一两侧延伸的结构；一导电层，位于多晶硅层。

本发明的另一特点是提供一半导体元件，含有一基底；一绝缘层，位于基底上；一多晶硅层，位于绝缘层上，其具有一两侧延伸的结构；一导电层，位于多晶硅层；第一轻掺杂注入(LDD)源极/漏极区，位于基底内，且该基底具有一第一轻掺杂注入区及一第一重掺杂注入区，该第一轻掺杂注入区的边界与多晶硅结构的侧壁(sidewall)的较低边缘相邻，而该第一重掺杂注入区的边界则自动对准于导电层的第一边缘。

本发明另一特点是提供一含MOS晶体管的晶体管的制作方法，其步骤如下：在基底上形成一绝缘层，在绝缘层上形成一特定形状的多晶硅电极，其具有一在基底上方水平侧向延伸的突出物(protrusions)结构。该方法还包括以多晶硅电极的突出物作掩模，进行离子注入以形成轻掺杂注入源极/漏极区；以及在特定形状的(shaped)多晶硅电极上形成一金属硅化物层。

根据本发明一个特点的优选实施例，形成一特定形状的多晶硅电极的步骤包括：依次沉积一第一及第二掩模材料层，然后去除部分第一及第二掩模材料层，形成一开口；其中，该开口区域内的第二掩模材料层再进行侧向蚀刻，以得到比第一掩模材料层更宽的开口。接着，在开口内的区域沉积多晶硅，然后去除第一及第二掩模材料层。

本发明的另一特点是提供制作半导体元件的方法，包括：在基底上形成一绝缘层，在绝缘层上形成一特定形状的多晶硅电极，其具有一在基底上方水平侧向延伸的突出物结构；然后，在特定形状的多晶硅层上沉积一金属层，再快速退火，以在特定形状的多晶硅层上制造一金属硅化物层。

为使本发明的上述以及其它的目的、特征和优点更清楚，以下结合附图来详述本发明的优选实施例。附图中：

图1-4是剖面示意图，显示的是现有的一种形成金属硅化物结构的流程；

图5-6是剖面示意图，显示的是在现有的金属硅化物形成过程中，所造成的非期望的金属硅化物结构；

图7-15是根据本发明形成DRAM的制造流程图。

根据本发明的优选实施例，其半导体元件中包括金属硅化物结构，其工艺过程中并不在栅极及导线的多晶硅层的侧面形成氧化物侧壁间隔层(spacer)，而是将多晶硅层构图成在硅基底上水平侧向延伸的突出物或横切面像“T”形一样，使金属硅化物如硅化钛可覆盖于T形多晶硅电极上。源极/漏极区可由一适当的轻掺杂注入形成，而被T形多晶硅电极遮蔽的区域则可以由一特定角度来做轻掺杂注入。其次，以垂直于基底表面的方向作重掺杂注入，并以T形多晶硅电极侧向延伸的突出物作为掩模，完成一轻掺杂注入源极/漏极。以此完成的轻掺杂注入源极/漏极区的过程，不需要氧化物侧壁间隔层；与现有的自动对准硅化物技术做比较，其栅极及导线的品质较好且具有较低的阻值，同时该金属硅化物层的结构所受到的应力也比较小。传统方法中，当所制作的多晶硅线的尺寸小于0.5μm时，要形成可被接受的低电阻率的栅电极与导线，其困难度增加，以现有技术进行第二次的快速热退火来降低金属硅化物层的电阻率并没有效果。

图6所显示的机构可解释为什么很难使线宽窄的金属硅化物层具有低电阻率。图4中显示一构图完成的硅化钛层30，均匀延伸在多晶硅电极16上，但这是在快速热退火(rapid thermal anneal)使多晶硅与其表面的钛反应以形成硅化钛的环境控制良好时，所能形成的理想硅化钛结构，实际上通常都形成如图6所示的金属硅化物结构38，靠近栅极多晶硅的边缘，栅极的氧化或氮化物侧壁间隔层33如同钳住(clamp)硅化钛层38的边缘，限制硅化钛层的生长。在靠近多晶硅电极16中间的区域，硅化钛成长的速率最快，故硅化钛层38在多晶硅中间区域的厚度最大，且中间区域的硅化钛层受到的应力比边缘的小；一旦硅化钛层38的宽度缩到足够小，硅化钛层38中间区域仍会存在一定大小的应力。若该硅化钛层存在的应力太大，则再次快速热退火过程也无法降低硅化钛层38的电阻率。一硅化钛金属结构具有太大的应力，会造成一不期望的电阻率的硅化钛金属结构，并不适合应用于栅极或导线的制作。

为了最小线宽的要求及改善现有技术的缺点，本发明提出一可降低应力的自动对准硅化物的结构，该结构的制作流程，以图7-15详细说明。但是图中所表示的是将本发明应用于MOSFET工艺过程的一优选实施例，本发明的优选实施例也可用在其它半导体元件的栅极及导线的形成。此外，本优选实施例是以NMOS元件的形成来做说明，根据本发明所完成的自动对准硅化物结构也可应用于PMOS元件的工艺过程里，而PMOS栅极的多晶硅层可被掺杂为N型或P型。虽然本优选实施列在此仅说明自动对准硅化物在元件的栅极及导线的应用，相信也可应用于所有的多晶硅线上，以作出高效能的元件。

首先请参看图7，其显示的是金属-氧化物-半导体场效应晶体管(MOSFET)在早期工艺过程的部分剖面示意图。提供一P型基底，再在基底上形成一间隔用的场氧化区12，其次以热氧化沉积法或化学气相沉积法(CVD)在有源区表面形成一衬垫氧化层40，其厚度约界于30～300埃，然后以硼离子或氟化硼离子对NMOS元件作通道临界电压调整离子注入(channel threshold adjust implantation)，或以砷或磷离子对PMOS注入，离子注入的剂量约界于3×10¹¹atoms/cm²～5×10¹⁷atoms/cm²且能量约界于5～50KeV。接着，在场氧化区12及衬垫氧化层40上先沉积一第一氮化硅层42，其次在第一氮化硅层上沉积一氧化硅层44，再其次在氧化硅层44上沉积一第二氮化硅层46，此三层是以现有的化学气相沉积法形成的，每一层的厚度约界于1000～3000埃，而此三层的较佳厚度约为3000埃。

其次，请参看图8，当第一氮化硅层42、氧化硅层44、第二氮化硅层46都形成后，先以现有的光刻腐蚀技术在第二氮化硅层46上形成一光掩模层，再以如SF₆/He等离子蚀刻第二及第一氮化硅层46、42，以如CHF₃/O₂等离子蚀刻氧化硅层44，而在有源区表面构图出一开口48，在场氧化区上构图出一开口50，最后再去除第二氮化硅层46表面上的光掩模层。

然后，请参看图9，将晶片浸渍到稀氢氟酸水溶液(HF∶H₂O＝1∶10)里，侧向蚀刻开口48及50侧壁的氧化硅层44，其浸渍时间约2～7分钟，在第一及第二氮化硅层间形成缺口52、54，而在氢氟酸水溶液里的侧向蚀刻过程中，也会蚀刻衬垫氧化层40及小部分的第一及第二氮化硅层的侧壁。氧化硅层44的缺口的延伸深度决定于计划的多晶硅结构的向两侧延伸的突出物的区域大小，其位置是位于元件的轻掺杂注入源极/漏极区的上方，缺口大小则根据源极/漏极的区域来做调整，本优选实施例中的缺口52、54的较佳深度约界于500～2000埃。

接着，请参看图10，以现有的热氧化法在开口48的裸露的基底10的表面形成一栅氧化层56，其较佳厚度约界于30～300埃，再以CVD法在开口48及50内各形成一足够厚的多晶硅层，使其高于氧化硅层44的延伸平面，其较佳厚度约等于氧化硅层44及第一、第二氮化硅层的厚度总和，随后以含氯/溴等气体回蚀刻该多晶硅层至第二氮化硅层，而形成一T型的多晶硅结构58、60，该多晶硅在沉积过程中或过程后再作离子掺杂，以增加其导电性。

其次，请参看图11，用热磷酸将第二及第一氮化硅层46、42蚀刻去除，以稀氢氟酸溶液去除氧化硅层44，构图出如图所示的T型栅极及导线。

再其次，请参看图12，作离子注入以形成抗冲穿(anti-punchthrough)区64，及作轻掺杂注入以形成一轻掺杂注入源极/漏极区66，其中抗冲穿离子注入及轻掺杂注入的过程是以多晶硅电极58的突出延伸的区域62作为掩模，且离子注入的角度约界于15°～60°；其中轻掺杂注入对PMOS的情况是以硼或氟化硼，而在NMOS的情况是以砷或磷作离子注入，其剂量约界于5×10¹²atoms/cm²～2×10¹⁴atoms/cm²且能量约为5～80KeV。其中抗冲穿离子注入、轻掺杂源/漏极离子注入及重掺杂离子注入的顺序可任意排列。

然后，请参看图13，以多晶硅电极58的突出延伸的区域62作为掩模，垂直于硅基底的方向作重离子掺杂注入，形成一重掺杂注入区，其区域的边缘决定于突出延伸的区域62在基底上所遮蔽的位置，自行对准(self-aligned)向外延伸区域62的边缘。其中，PMOS是以硼或氟化硼，NMOS是以砷、锑或磷作离子掺杂注入，其注入剂量约界于1×10¹⁴atoms/cm²～1×10¹⁶atoms/cm²且能量约界于3～200KeV，并在温度约800℃下扩散驱入60分钟或在温度约1100℃下扩散驱入10分钟，在栅极两侧形成一源极/漏极区68。

接着，请参看图14，在该晶片上形成一金属层70以形成金属硅化物，其中该金属是选自于钛、钴、镍、铂或钯。在本优选实施例中是采用应用最普遍的钛，该金属钛层70是以物理气相沉积法或CVD法形成的，其厚度约界于100～800埃。若利用物理气相沉积法，被多晶硅电极的突出延伸的区域62遮蔽的源极/漏极表面则未被金属钛层覆盖，这种结构在硅化过程中，便不会在栅极及源极/漏极区间产生如图5的标号36所示的弦状金属硅化物结构，避免桥接短路。

最后，请参看图15，将晶片快速热退火，硅与钛产生反应，在栅极58、源极/漏极区68及导线60的多晶硅表面各生成一自动对准硅化钛层74、72及76。为了产生一低电阻率的硅化钛层，可将如图14中的装置，于温度约高于800℃的环境以快速热退火法(RTA)退火约20秒，再以后续的蚀刻技术去除未反应的钛，而得到一低电阻率的硅化钛层；但是，这种方法可能会使硅沿钛层70与底层的界面流动，在非期望的区域内产生一弦状(stringer)的硅化钛结构。所以可将硅化反应分成两步来进行，本优选实施例的第一次退火的条件是在氮气气氛，温度约界于600～750℃，时间约界于10～120秒，其更优选的条件是在温度约700℃退火约20～60秒；而硅化钴的第一次退火温度则约是600℃。第一次退火后，将晶片浸渍于NH₄OH/H₂O₂/H₂O的水溶液(其比例为例如1∶1∶5)，去除退火过程中产生的氮化钛，富含钛的硅化钛、氧化钛以及未反应的钛；在重掺杂注入源极/漏极区68、多晶硅栅电极58及导线的多晶硅层60表面各生成一硅化钛层72、74及76。接着，再进行第二次退火，降低硅化钛层的电阻率，其退火的温度约界于700～900℃，反应的时间约界于10～60秒，更佳的条件是在温度约850℃的环境反应约20秒。

本优选实施例所形成的硅化钛层74及76，受到的应力比以现有工艺过程形成的硅化钛结构小；因本优选实施例的栅极两侧无氧化或氮化物侧壁间隔层(spacer)，故硅化钛层74及76不会受到垂直方向的应力。且因硅化钛层与多晶硅层间组合不匹配(mismatch)而产生的水平应力，在本优选实施例中比现有的硅化钛结构小，故可以第二次快速热退火(RTA)，将硅化钛转变为较佳的低电阻率的晶相。

现有方法的后续过程是沉积一多晶硅层间(interpolysilicon)的或金属层前(pre-metal)的电介质层。以图15所示的结构为例，硅化钛结构形成且经过二次快速热退火后，用常压化学气相沉积法(APCVD)或等离子增强化学气相沉积法(PECVD)在栅极的多晶硅层及导线的多晶硅层上沉积一氧化硅层或硼磷硅玻璃(BPSG)，然后再形成多晶硅或金属接触区窗口及第一金属或第二多晶硅导线及内连线，其余的结构及工艺过程是采用现有的方法，在此不予描述。

值得注意的是，某些栅极、导线及基底的金属硅化物区域的结构还包括额外的导电物质，如在自动对准硅化物结构上形成一耐高温(refractory)金属层或氮化金属层。

虽然已结合一优选实施例公开了本发明，但是其并非用以限定本发明，本领域的技术人员，在不脱离本发明的精神和范围内，可作出一些更动与润饰，因此本发明的保护范围应当由后附的权利要求来限定。

Claims

1.一种半导体电路，包括：

一半导体基底；

一绝缘层，位于该半导体基底表面上；

一多晶硅层，位于该绝缘层表面上，其在半导体基底上形成两侧向的延伸结构；以及

一导电层，位于该多晶硅层表面上。

2.如权利要求1所述的半导体电路，其中该导电层的材料是金属硅化物。

3.如权利要求2所述的半导体电路，其中该金属硅化物的组成包含硅，以及至少一种选自于钛、钴、镍、铂以及钯的金属。

4.一种半导体电路，包括：

一半导体基底；

一绝缘层，位于该半导体基底表面上；

一第一轻掺杂注入源极/漏极区，位于该半导体的基底内，且该基底具有一第一轻掺杂注入区及一第一重掺杂注入区；该第一轻掺杂注入源极/漏极区的边界与该多晶硅结构的侧壁的较低边缘相邻，而该第一重掺杂注入区的边界则自行对准于该导电层的第一边缘。

5.如权利要求4所述的半导体电路，其中该导电层的材料是金属硅化物。

6.如权利要求5所述的半导体电路，其中该金属硅化物的组成包含硅，以及至少一种选自于钛、钴、镍、铂以及钯的金属。

7.如权利要求6所述的半导体电路，其中该金属硅化物是同晶相并具有一比其它晶相金属硅化物低的电阻率。

8.如权利要求5所述的半导体电路，其中导电层的材料是硅化钛。

9.如权利要求5所述的半导体电路，还包括一第二轻掺杂注入源/漏极区，形成于半导体的基底内，且该基底具有一第二轻掺杂注入区及一第二重掺杂注入区；该第二轻掺杂注入区的边界与该多晶硅结构的侧壁的较低边缘相邻，而该第二重掺杂注入区的边界则自行对准于导电层的第二边缘。

10.一种半导体电路，包括：一导线及一包含一栅极的MOS元件，该MOS元件形成于一半导体基底上；该导线及该栅极各具有一自动对准硅化物结构，其中包含：

一含侧壁的多晶硅较低层；以及

一金属硅化物层，位于该多晶硅较低层表面上，并侧向延伸超过每一多晶硅层的较低层的侧壁。

11.如权利要求10所述的半导体电路，其中该金属硅化物层侧向延伸超过该多晶硅层侧壁的宽度至少约500埃。

12.如权利要求11所述的半导体电路，其中该MOS元件还包括一第一及一第二轻掺杂注入源极/漏极区，形成于该半导体基底内的栅极两侧，该第一及第二轻掺杂注入源极/漏极区均含有一轻掺杂注入区及一重掺杂注入区，其中该轻掺杂注入区的边界与多晶硅结构的边墙的较低边缘相邻，而该重掺杂注入区的边界则自动对准于该金属硅化物的边缘。

13.如权利要求12所述的半导体电路，其中该金属硅化物的金属材料包含钛、钴及镍。

14.一种制造半导体元件的方法，其步骤包括：

提供一半导体基底；

在该基底上形成一绝缘层；

在该绝缘层上形成一特定形状的多晶硅电极，该特定形状的多晶硅电极具有侧向突出物，延伸于该半体导基底上；

在该特定形状的多晶硅结构上沉积一金属层；以及

将半导体元件进行退火，以在该特定形状的多晶硅结构表面上形成一金属硅化物层。

15.如权利要求14所述的方法，其中该金属层是以物理气相沉积法沉积的。

16.如权利要求14所述的方法，其中该金属层在该多晶硅结构突出部分及其附近是不连续的。

17.如权利要求14所述的方法，其中在该半导体元件的快速热退火的步骤中，其退火的温度约界于600～750℃。

18.如权利要求14所述的方法，其中快速热退火的温度约是700℃。

19.如权利要求17所述的方法，其中快速热退火时间持续约10～120秒。

20.如权利要求18所述的方法，其中快速热退火的时间约界于20～60秒。

21.如权利要求14所述的方法，半导体元件退火后还包括以NH₄OH/H₂O₂/H₂O的水溶液蚀刻的步骤。

22.如权利要求21所述的方法，还包括一第二次的退火步骤，在温度约850℃下持续退火约20秒。

23.如权利要求14所述的方法，还包括一第二次的退火步骤，在温度大约700℃下持续约10～120秒。

24.一种制造含有一MOS元件的晶体管的方法，其步骤包括：

在该半导体的基底上形成一绝缘层；

在该绝缘层上形成一特定形状的多晶硅电极，该特定形状的多晶硅电极具有延伸于该半导体基底上的侧向突出物；

在该特定形状的多晶硅电极两侧的基底内以离子注入法形成多个轻掺杂注入源极/漏极区，其中该特定形状的多晶硅电极的侧向突出的部分为离子注入时的掩模；以及

在该特定形状的多晶硅电极上形成一金属硅化物层。

25.如权利要求24所述的方法，其中形成该特定形状的多晶硅电极结构的步骤，包括：

在该半导体元件上沉积一第一掩模材料层，再在该第一掩模材料层上沉积一第二掩模材料层；

除去部分该第一及第二掩模材料层，形成一开口；

侧向蚀刻该第二掩模材料层，使得该第二掩模层的开口比第一掩模层的开口宽；

掺杂在该开口内的多晶硅层；

回蚀刻该多晶硅层至该第二掩模材料层；以及

除去该第一及第二掩模材料层。

26.如权利要求25所述的方法，其中在形成该开口前还包括在该第二掩模层上沉积一第三掩模层的步骤。

27.如权利要求26所述的方法，其中该第一及第三掩模材料层是以相同方式形成的。

28.如权利要求27所述的方法，其中该第二掩模层的材料包含二氧化硅。

29.如权利要求26所述的方法，其中该多晶硅层是以化学气相沉积法沉积的，且以离子注入方式掺杂，以提高其导电性。

30.如权利要求24所述的方法，其中形成该金属硅化层的步骤，包括：

在该半导体元件上沉积一金属层；

该半导体元件进行退火，在该特定形状的多晶硅电极上形成一金属硅化物；以及

蚀刻去除该半导体元件上未反应的金属。

31.如权利要求30所述的方法，其中该金属层的材料选自钛、钴、镍、铂及钯。