CN1194386C - 半导体器件的膜厚测定方法 - Google Patents

半导体器件的膜厚测定方法 Download PDF

Info

Publication number
CN1194386C
CN1194386C CNB021201803A CN02120180A CN1194386C CN 1194386 C CN1194386 C CN 1194386C CN B021201803 A CNB021201803 A CN B021201803A CN 02120180 A CN02120180 A CN 02120180A CN 1194386 C CN1194386 C CN 1194386C
Authority
CN
China
Prior art keywords
film
mentioned
reaction vessel
semiconductor device
measuring method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021201803A
Other languages
English (en)
Other versions
CN1378240A (zh
Inventor
见方裕一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1378240A publication Critical patent/CN1378240A/zh
Application granted granted Critical
Publication of CN1194386C publication Critical patent/CN1194386C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32458Vessel
    • H01J37/32477Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24Deposition of silicon only
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种半导体器件的制造方法,对反应容器进行加热,在反应容器内设置半导体晶片,在反应容器内导入成膜气体,在上述反应容器的内壁或者上述半导体晶片上形成膜,测定反应容器的外部温度变化和上述反应容器的内部温度变化,从上述温度变化之比与膜的厚度的关系来求出上述反应容器的内壁或上述半导体晶片上的膜的厚度。

Description

半导体器件的膜厚测定方法
技术领域
本发明涉及把材料气体进行热分解而在半导体衬底上形成预定膜的半导体器件的膜厚测定方法,特别是涉及使用CVD装置进行成膜后的膜厚测定方法。
背景技术
在IC和LSI等半导体器件的制造中,多晶硅膜和W(钨)等导电膜由减压CVD法来形成。作为例子,在图1中表示了形成多晶硅膜的减压CVD装置的简要情况。50至150个半导体晶片(以下称为晶片)11被放置在晶片舟12上。石英管13的内部设置石英内管113。在石英管13外设置加热晶片11的加热器14,产生辐射热。辐射热通过石英管13、石英内管113的壁而到达晶片11,把晶片11加热到600℃。加热器14附近的温度由设置在石英管13外侧的外部热电偶111和设置在石英管13内的内部热电偶112进行测定。
石英管内通过泵15抽气而成为减压状态,成膜气体SiH4从喷嘴16通过质量流控制器17和阀18被导入管内。所导入的气体通过石英内管113的内侧,然后通过石英内管113与石英管13的间隙被排气。石英管13内根据压力计19的指示值通过主阀110的开度调整而保持为0.5torr。晶片11的温度根据设置在石英管13的外侧即加热器14与石英管13之间的外部热电偶111和设置在石英管13内的内部热电偶112所测定的温度进行控制。由此,SiH4在晶片11上进行热分解,在晶片11上淀积多晶硅。在该例中,外部热电偶111设置在三个测定点上,并且,内部热电偶112设置在三个测定点上。此时,石英管13的内壁和晶片11的温度同样上升,在内壁上淀积多晶硅膜。但是,石英管13内壁的温度由于石英相对于来自加热器14的辐射热是半透明的而不能正确测定。因此,不能明确判断出多晶硅膜淀积到什么程度。而且,多晶硅膜在1μm以下的情况下是半透明的而能够透过红外线。这样,当淀积在石英管13的内壁上的多晶硅的膜厚增加时,晶片11受到的辐射热发生变化,随之,晶片11的温度发生变化。在此状态下不能进行均匀的成膜。
在现有技术中,为了避免该现象,用气体或者药液来腐蚀去除淀积在石英管13上的多晶硅,然后,在石英管13的内壁上预先淀积0.3μm以上典型地为0.5μm程度的多晶硅膜,进行用于确认此后的成膜条件是否适当的试验成膜,然后,开始制造过程。因此,在制造过程之前,需要淀积多晶硅的追加工序,器件的工作效率低下。
如上述那样,现有的半导体器件的制造方法,为了确保成膜的稳定性,淀积在石英管13内的多晶硅膜的厚度必须预先实施在石英管13内淀积预定厚度的多晶硅膜的工序以便于在成膜时成为1μm以上,则器件的工作效率低下。
发明内容
根据本发明的第一方案,提供一种半导体器件的膜厚测定方法,用来测定在容纳于反应容器内的半导体晶片上形成的膜的膜厚,对上述反应容器进行加热,在上述反应容器内导入成膜气体,在上述反应容器的内壁或者上述半导体晶片上形成膜,用规定的函数关系测定容纳有上述半导体晶片的上述反应容器的外部温度变化和上述反应容器的内部温度变化,从上述温度变化之比与膜的厚度的关系来求出上述反应容器的内壁或上述半导体晶片上的膜的厚度。
根据本发明的第二方案,提供一种半导体器件的膜厚测定方法,用来测定在容纳于反应容器内的半导体晶片上形成的膜的膜厚,对上述反应容器进行加热,在上述反应容器内导入成膜气体,在上述反应容器的内壁或者上述半导体晶片上形成膜,用规定的函数关系测定容纳有上述半导体晶片的上述反应容器的外部温度变化和上述反应容器的内部温度变化,从上述温度变化之比与膜的厚度的关系来求出上述反应容器的内壁或上述半导体晶片上的膜的厚度,之后通过腐蚀处理除去在上述反应容器的内壁上淀积的淀积膜。
附图说明
图1是本发明及现有技术所使用的减压CVD装置的断面图;
图2是用于说明本发明的减压CVD装置的放大图;
图3是多晶硅膜淀积在石英管上时的红外线透过特性图;
图4A是表示没有多晶硅膜时的石英管外侧温度变化的特性图;
图4B是表示没有多晶硅膜时的石英管内侧温度变化的特性图;
图5A是表示把多晶硅膜淀积1000nm时的外侧温度变化的特性图;
图5B是表示把多晶硅膜淀积1000nm时的内侧温度变化的特性图;
图6表示与石英管外侧的温度变化相对应的内侧温度变化对多晶硅膜厚依赖性的特性图;
图7是表示内侧温度变化率对外侧温度变化率的比例对多晶硅膜厚依赖性的特性图;
图8是说明Ru淀积在石英管上时的红外线透过特性的特性图。
具体实施方式
下面参照附图来说明本发明的实施例。而且,在说明时,由于把使用作为现有技术而说明的图1的减压CVD装置的情况作为实施例,则作为减压CVD装置的说明,部分是重复的。
首先,参照图1至图7来说明第一实施例。
如图1所示的那样,50至150个半导体晶片11被放置在晶片舟12上,并导入到石英管即反应炉13内。石英管13的内部设置石英内管113。在石英管13外设置加热晶片11的加热器14,产生辐射热。辐射热通过石英管13、石英内管113的壁而到达晶片11,把晶片11加热到600℃。加热器14附近的温度由设置在石英管即反应炉13外侧的外部热电偶111和设置在石英管13内的内部热电偶112进行测定。
石英管内通过泵15抽气而成为减压状态,成膜气体SiH4从喷嘴16通过质量流控制器17和阀18被导入管内。所导入的气体通过石英内管113的内侧,然后通过石英内管113与石英管13的间隙被排气。石英管13内根据压力计19的指示值通过主阀110的开度调整而保持为0.5torr。晶片11的温度根据设置在石英管13的外侧即加热器14与石英管13之间的外部热电偶111和设置在石英管13内的内部热电偶112所测定的温度进行控制。由此,SiH4在晶片11上进行热分解,在晶片11上淀积多晶硅。在该例中,外部热电偶111设置在三个测定点上,并且,内部热电偶112设置在三个测定点上。
石英内管113是用于石英管的外侧、内侧的温度考察的减压CVD装置的放大图。为了用简单的模型来说明使用图1的减压CVD装置来实现本实施例的情况,按图2那样仅抽出图1的加热器14与晶片11之间的构成。而且,为了简化引用图2的说明,在图2中省略了石英内管113。
在图2中,从加热器14放出的辐射热通过淀积在石英管壁13与管壁内壁上的多晶硅膜24,来加热晶片11。
此时加热器14附近的温度由外部热电偶111所测定。而且,晶片11附近的温度由内部热电偶112所测定。
从加热器14放出的辐射热在石英管13的表面上被进行若干反射,同时,被淀积在内壁上的多晶硅膜24所吸收,因此,到达晶片11的辐射热减少了。在图3中表示了石英管13的厚度为1cm的情况下,通过多晶硅膜24的厚度来计算光的透过率为多少的结果。
在多晶硅膜24的厚度为100nm之前,透过率急剧降低,由此,当变热时,透过率因干涉而振动并减少。在膜厚为1000nm以上的情况下,透过率变为0.1以下,由多晶硅膜24所反射的部分和所吸收的部分的量变多。实际上,由于多晶硅膜的温度逐渐上升,通过来自其的二次辐射热来使晶片被加热。因此,在多晶硅膜的温度上升而由二次辐射来加热晶片26的过程中,时间的滞后产生,因此,当急剧提高加热器14的温度时,晶片11的温度不会跟随其提高,与加热器14附近的温度变化率(升温速度或降温速度)相比,晶片26附近的温度变化率变小,特别是,在温度变化率较大的情况下,该差变大。在图4中表示了实际上用减压CVD装置进行实验的结果。图4是在图2的构成所示的石英管23的壁上没有淀积多晶硅膜24的情况,但是,表示了以20秒的程度增大加热器14的输入功率,在2秒内恢复原来的输入功率时的外侧热电偶22的指示温度和内侧热电偶25的指示温度。内侧热电偶25的温度变化大致与外侧热电偶22的温度变化相同。
下面,在图5中表示了在石英管23的内壁淀积1000nm多晶硅膜24时的外侧热电偶22的指示温度和内侧热电偶25的指示温度。加热器的输入功率同样是在20秒后在2秒内变大。此时的温度变化率约为100℃/min。因此,外侧热电偶22的温度较大变化,内侧热电偶25的温度变化较小。这由多晶硅膜24所引起的加热器的辐射热的屏蔽效果所产生。在图6中表示了归纳这样的实验结果的情况。石英管23的外侧的温度变化率越大,内侧的温度变化率对多晶硅膜24的膜厚依赖性越大。在图7中针对外侧的温度变化率为100℃/min的情况表示了外侧的温度变化率同内侧的温度变化率的比例与多晶硅膜24的厚度的关系。得到与图3所示的结果相同的结要。若预先求出该结果并使用该关系,在多晶硅膜24的厚度为1000nm以下的情况下,通过测定短时间变动外部温度时内部温度的响应,能够得到多晶硅膜24的厚度。
而且,通过预先分析淀积在石英管23上的多晶硅膜厚与淀积在晶片上的多晶硅膜厚的关系,能够得到淀积在晶片上的多晶硅膜厚。由于知道淀积在晶片上的多晶硅膜厚,可以在制造过程中作为监视器而使用,就不需要追加的成膜工序,能够进行制造过程,因此,减压CVD装置的工作效率提高。
在该实施例中,说明了内部热电偶112处于在石英管13内露出的形态下的情况,但是,也可以是其他形态,例如,不露出,在细的石英管内插入内部热电偶112的形态。在该形态的情况下,内部热电偶112由细的石英管的两壁层即两层的石英层围绕。此时的透过率通过把各个石英层的透过率相乘而求出。而且,在具有石英管13和石英内管113的图1所示的两重管的情况下,与仅由石英管13组成的单层管的情况相比,多晶硅层的厚度变为约3倍。即,在两重管的情况下,多晶硅层不仅淀积在石英管13的内壁上而且淀积在石英内管113的内壁和外壁上,结果,与仅由石英管13组成的单层管的情况相比,多晶硅层的厚度为约3倍。
在图1的构造中,在内部热电偶112的响应变小的情况下,可以在石英管13和石英内管113之间变更内部热电偶112的设置位置。而且,虽然说明了温度为600℃的情况,但是,即使在其他的温度下,其同样成立,因此,如果预先把握石英管13的外侧温度变化率对内侧温度变化率的关系和石英管13内壁上与晶片11上多晶硅膜的膜厚的关系,在所希望的热处理温度下,能够从温度变化率导出多晶硅膜的膜厚。而且,在该实施例中,在成膜中进行温度变化率的测定,但是,即使在成膜后进行同样的测定,也能知道淀积的多晶硅膜厚。
下面参照图1、图2及图7来说明第二实施例。
在上述的第一实施例中,说明了这样的方法:在图2中,预先求出石英管13的外侧温度变化率对内侧温度变化率的比例与多晶硅膜24的膜厚的关系。接着,求出该石英管13上的多晶硅膜24的膜厚与晶片上的多晶硅膜的厚度的关系。说明从这些关系来求出在晶片上成膜的多晶硅膜的膜厚的方法。在该实施例中,对于从多晶硅膜24没有淀积在石英管23上的状态开始成膜的情况进行说明。
石英管23的外侧温度变化率对内侧温度变化率的比例按图7所示的那样振动,在某个比例下多晶硅膜的膜厚不是被唯一地决定。但是,从多晶硅膜24没有淀积的状态开始成膜,定期地测定外侧温度变化率相对内侧温度的变化率,由此,能够把握膜厚在哪种程度下变化。具体地说,多晶硅膜24的成膜速度在一分钟内从约5nm到10nm,因此,在每隔一分钟测定外侧的温度变化率对内侧的温度变化率,由此,如果把握预先求出的石英管13的外侧的温度变化率对内侧的温度变化率的关系和石英管13的内壁上与晶片11上的多晶硅膜的膜厚的关系,就能知道约10nm节距下的膜厚的变化。
把该信息取入工厂的信息系统中,由系统来把握多晶硅膜24的膜厚。由此,膜厚能够唯一地决定,因此,能够由系统来判定到达该工序下的所希望的膜厚。
而且,能够从系统侧来发生使成膜停止的信号,来停止在成膜装置中的成膜。
使用图1来说明程序。首先,为了初始化减压CVD装置,取出以前成膜处理的晶片,把没有放置晶片的晶片舟12导入石英管13内。在石英管13内,在600℃、1Torr的条件下2SLM导入ClF3气体,用气体来腐蚀淀积在石英管13内壁上和晶片舟12上的多晶硅膜。在多晶硅膜消失之后,清洁石英管13内,引入N2并返回到大气压下,取出晶片舟12。然后,把产品晶片放置在晶片舟12上,导入石英管13内,抽气减压,然后进行成膜。从成膜的初始开始,以一分钟的间隔测定外侧的温度变化率对内侧的温度变化率的比例,从减压CVD装置以在线方式把信息导入工厂的计算机系统中并存储。
在系统中,具有预先求出外侧的温度变化率对内侧的温度变化率的比例和石英管13内壁上与晶片11上的多晶硅膜的膜厚的关系的数据库,根据该数据库来计算晶片上的膜厚,系统把握淀积膜厚。在接近于目标膜厚后,系统以几秒的间隔计算是否成为目标膜厚,来决定停止成膜的时刻,在成为预定的时刻后,从系统向装置输出成膜停止信号,装置停止成膜。接着,用ClF3来腐蚀淀积的多晶硅膜,通过重复进行该成膜和清洁的循环,能够始终管理晶片上的多晶硅膜厚来成膜。
下面参照图7来说明第三实施例。
在以前的实施例中,主要对多晶硅膜24的成膜进行了说明。在该实施例中,对在第二实施例所述的多晶硅膜24的腐蚀的应用进行说明。
多晶硅膜24通过腐蚀而变薄,如从图7所看到的那样,在10nm以下的厚度下,从外侧的温度变化率对内侧的温度变化率的比例(纵轴)唯一地知道石英管上的多晶硅膜24的厚度(横轴)。这样,通过ClF3气体来腐蚀石英管壁上的多晶硅膜,在膜厚变薄的过程中,能够把握石英管壁上的多晶硅膜厚。最终能够判定腐蚀是否结束。而且,如第二实施例所示的那样,在工厂系统中,能够把握多晶硅膜24在该装置中膜的淀积到达什么程度,从腐蚀开始时的膜厚,能够唯一地决定腐蚀时的膜厚。在系统中,从判定为腐蚀结束的时刻来取得过腐蚀的时间,然后,向装置发出腐蚀的停止指令。
下面参照图8来说明第四实施例。
在以前的实施例中,作为成膜来处理多晶硅膜,但是,并不仅限于多晶硅膜,如果是半透明膜也可以使用该方法。在该实施例中,考虑Ru的减压CVD。Ru是金属,将其作为DRAM的电容器的电极的讨论正热烈进行。在图8中表示了Ru淀积在石英管内壁上的情况下的红外线透过特性。图8中纵轴表示透过率,横轴表示Ru的淀积厚度。由于Ru是金属,当膜厚为150nm以上时,几乎不会使光通过。这样,在150nm之前,能够从外侧的温度变化率对内侧的温度变化率的比例来知道淀积在石英管上的Ru的膜厚。而且,在Ru的气体腐蚀时,与多晶硅膜相同,由于知道腐蚀的结束时刻,能够作为结束点的监视器来使用而没有问题。
如以上那样,本发明的制造方法具有这样的工序:测定石英管外部的加热器温度的过度变化和石英管内部的温度变化的对应,原位监视淀积在石英管内的膜的厚度,因此,能够省略预先在石英管内淀积多晶硅膜的工序,同时,成膜的稳定性提高。

Claims (26)

1.一种半导体器件的膜厚测定方法,用来测定在容纳于反应容器内的半导体晶片上形成的膜的膜厚,
对上述反应容器进行加热,
在上述反应容器内导入成膜气体,在上述反应容器的内壁或者上述半导体晶片上形成膜,
用规定的函数关系测定容纳有上述半导体晶片的上述反应容器的外部温度变化和上述反应容器的内部温度变化,从上述温度变化之比与膜的厚度的关系来求出上述反应容器的内壁或上述半导体晶片上的膜的厚度。
2.根据权利要求1所述的半导体器件的膜厚测定方法,上述反应容器的外部的温度变化为100℃/分以上。
3.根据权利要求1所述的半导体器件的膜厚测定方法,在上述反应容器内放置半导体晶片是通过把配置半导体晶片的晶片舟导入到上述反应容器内来实现的。
4.根据权利要求1所述的半导体器件的膜厚测定方法,上述膜是半导体膜。
5.根据权利要求1所述的半导体器件的膜厚测定方法,上述膜是由化学汽相淀积所形成的。
6.根据权利要求1所述的半导体器件的膜厚测定方法,上述成膜气体是SiH4
7.根据权利要求1所述的半导体器件的膜厚测定方法,其特征在于,具有根据上述膜的厚度来停止成膜气体向上述反应容器的导入的工序。
8.根据权利要求7所述的半导体器件的膜厚测定方法,在上述反应容器内放置半导体晶片是通过把配置半导体晶片的晶片舟导入到上述反应容器内来实现的。
9.根据权利要求7所述的半导体器件的膜厚测定方法,上述膜是半导体膜。
10.根据权利要求7所述的半导体器件的膜厚测定方法,上述膜是由化学汽相淀积所形成的。
11.根据权利要求7所述的半导体器件的膜厚测定方法,上述成膜气体是SiH4。
12.根据权利要求1所述的半导体器件的膜厚测定方法,其特征在于,具有根据上述膜的厚度来停止上述反应容器的加热的工序。
13.根据权利要求12所述的半导体器件的膜厚测定方法,在上述反应容器内放置半导体晶片是通过把配置半导体晶片的晶片舟导入到上述反应容器内来实现的。
14.根据权利要求12所述的半导体器件的膜厚测定方法,上述膜是半导体膜。
15.根据权利要求12所述的半导体器件的膜厚测定方法,上述膜是由化学汽相淀积所形成的。
16.根据权利要求12所述的半导体器件的膜厚测定方法,上述成膜气体是SiH4
17.根据权利要求1所述的半导体器件的膜厚测定方法,求出上述膜的厚度是这样实现的:通过在线向系统发送上述温度变化,上述系统使用上述温度变化之比与上述膜的厚度的关系来进行运算。
18.一种半导体器件的膜厚测定方法,用来测定在容纳于反应容器内的半导体晶片上形成的膜的膜厚,
对上述反应容器进行加热,
在上述反应容器内导入成膜气体,在上述反应容器的内壁或者上述半导体晶片上形成膜,
用规定的函数关系测定容纳有上述半导体晶片的上述反应容器的外部温度变化和上述反应容器的内部温度变化,从上述温度变化之比与膜的厚度的关系来求出上述反应容器的内壁或上述半导体晶片上的膜的厚度,之后通过腐蚀处理除去在上述反应容器的内壁上淀积的淀积膜。
19.根据权利要求18所述的半导体器件的膜厚测定方法,上述反应容器的外部温度变化为100℃/分以上。
20.根据权利要求18所述的半导体器件的膜厚测定方法,具有根据上述膜的厚度来停止成膜气体向上述反应容器的导入的工序。
21.根据权利要求18所述的半导体器件的膜厚测定方法,具有根据上述膜的厚度来停止上述反应容器的加热的工序。
22.根据权利要求18所述的半导体器件的膜厚测定方法,具有根据上述膜的厚度来除去淀积在上述反应容器的内壁上的膜的工序。
23.根据权利要求18所述的半导体器件的膜厚测定方法,求出上述膜的厚度是这样实现的:通过在线向系统发送上述温度变化,上述系统使用上述温度变化与上述膜的厚度的关系来进行运算。
24.根据权利要求18所述的半导体器件的膜厚测定方法,上述膜是半导体膜。
25.根据权利要求18所述的半导体器件的膜厚测定方法,上述膜是由化学汽相淀积所形成的。
26.根据权利要求18所述的半导体器件的膜厚测定方法,上述成膜气体是SiH4
CNB021201803A 2001-03-28 2002-03-28 半导体器件的膜厚测定方法 Expired - Fee Related CN1194386C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001093787A JP3836329B2 (ja) 2001-03-28 2001-03-28 半導体装置の製造方法
JP093787/2001 2001-03-28

Publications (2)

Publication Number Publication Date
CN1378240A CN1378240A (zh) 2002-11-06
CN1194386C true CN1194386C (zh) 2005-03-23

Family

ID=18948084

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021201803A Expired - Fee Related CN1194386C (zh) 2001-03-28 2002-03-28 半导体器件的膜厚测定方法

Country Status (5)

Country Link
US (1) US6867054B2 (zh)
JP (1) JP3836329B2 (zh)
KR (1) KR100515864B1 (zh)
CN (1) CN1194386C (zh)
TW (1) TW550656B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339242A (ja) * 2005-05-31 2006-12-14 Toshiba Corp 半導体装置の製造方法
CN102095395B (zh) * 2010-11-29 2012-10-03 沈阳工业大学 大块金属玻璃形成厚度预测方法
CN102560681B (zh) * 2010-12-16 2016-05-25 中芯国际集成电路制造(北京)有限公司 测温装置及扩散炉
JP2014185363A (ja) * 2013-03-22 2014-10-02 Hitachi Kokusai Electric Inc 基板処理装置、処理容器および半導体装置の製造方法
CN113614884B (zh) * 2019-03-22 2024-04-12 株式会社国际电气 基板处理装置、半导体装置的制造方法以及存储介质

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166080A (en) * 1991-04-29 1992-11-24 Luxtron Corporation Techniques for measuring the thickness of a film formed on a substrate
JPH04239742A (ja) * 1991-01-23 1992-08-27 Oki Electric Ind Co Ltd 半導体装置製造における膜厚測定方法
JP3140068B2 (ja) * 1991-01-31 2001-03-05 東京エレクトロン株式会社 クリーニング方法
JP3415491B2 (ja) * 1999-06-24 2003-06-09 Necエレクトロニクス株式会社 シリコン窒化膜の成膜方法
US6328221B1 (en) * 2000-02-09 2001-12-11 Moore Epitaxial, Inc. Method for controlling a gas injector in a semiconductor processing reactor

Also Published As

Publication number Publication date
KR20020077124A (ko) 2002-10-11
KR100515864B1 (ko) 2005-09-21
JP3836329B2 (ja) 2006-10-25
JP2002289542A (ja) 2002-10-04
CN1378240A (zh) 2002-11-06
US20020142497A1 (en) 2002-10-03
US6867054B2 (en) 2005-03-15
TW550656B (en) 2003-09-01

Similar Documents

Publication Publication Date Title
US20230162999A1 (en) External substrate system rotation in a semiconductor processing system
KR101408063B1 (ko) 아몰퍼스 카본막을 포함하는 구조를 형성하는 배치 처리 방법 및, 상기 방법을 실행시키는 컴퓨터로 판독 가능한 기록 매체
US5104694A (en) Selective chemical vapor deposition of a metallic film on the silicon surface
KR100688652B1 (ko) 텅스텐막의 형성 방법
JP5632240B2 (ja) 微細パターンの形成方法
KR102650417B1 (ko) 실리콘 산화막을 에칭하는 방법, 장치 및 시스템
CN1194386C (zh) 半导体器件的膜厚测定方法
JP2017228580A (ja) 半導体装置の製造方法及び半導体製造装置
JP2002521838A (ja) Hsgポリシリコン層の形成の終点検出方法及び装置
US20060144336A1 (en) Heater of chemical vapor deposition apparatus for manfuacturing a thin film
KR20010052902A (ko) 스로틀 밸브 위치를 이용한 세척 공정의 종료점 결정
JP7083890B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US20210017644A1 (en) Batch-type substrate processing apparatus and operation method thereof
JP6552552B2 (ja) 膜をエッチングする方法
JP2021523565A (ja) 基板の変形の検出と修正
JP7428528B2 (ja) エッチング方法
JP7386679B2 (ja) 成膜方法および成膜装置
KR20240092587A (ko) 클리닝을 행하는 방법 및 기판의 처리를 행하는 장치
KR950007250Y1 (ko) 투-핫-존(two-hot-zone) 저압 화학기상증착 장치
KR20190060129A (ko) 기판 이송용 트레이 및 그 제조방법
JP2000183050A (ja) 成膜処理システムの液体原料の気化量評価方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050323