CN1188980C - 数据传送方法和系统 - Google Patents
数据传送方法和系统 Download PDFInfo
- Publication number
- CN1188980C CN1188980C CNB011040777A CN01104077A CN1188980C CN 1188980 C CN1188980 C CN 1188980C CN B011040777 A CNB011040777 A CN B011040777A CN 01104077 A CN01104077 A CN 01104077A CN 1188980 C CN1188980 C CN 1188980C
- Authority
- CN
- China
- Prior art keywords
- data
- numbered
- word string
- odd
- data word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part
Abstract
一种提高数据传送速度而不增加信号线的数据传送方法。传送的数据被分为奇数和偶数编号数据,在时钟脉冲的前沿时间和后沿分别顺序读出奇数和偶数编号数据。对奇数和偶数编号数据字串中的一个添加数据传送完成指示符。传送时钟信号包括在与数据传送完成指示符对应的时段内的固定电平脉冲。通过不同的信号线,传送由数据传送完成指示符跟随的奇数和偶数编号数据字串中的一个,奇数和偶数编号数据字串中的另一个及传送时钟信号。
Description
技术领域
本发明涉及数据传送技术,尤其是允许提高数据传送速度而不必增加信号线数量的数据传送方法和系统。
背景技术
在需要具有轻的重量和小的尺寸的装置中,从装配的视点看希望减少大规模集成电路(LSI)的端子数。为了这个目的,在两个LSI之间经常使用一种串行数据接口传递数据。在串行数据接口每一个系统时钟传送一个比特数据是最大的数据传送速度。
通过使用一种串行数据接口,从一个发送LSI向一个接收LSI传递如图8A所示的D0到D7八位数据的情况下,总共需要三根信号线,包括一个数据传输线路,一条用于传递图8B所示的连续的时钟信号的串行的时钟线路,以及用于图8C所示的选通信号的一个选通信号线路。在这种情况下,为了输出八个连续的时钟脉冲和选通信号必需要有一定的时间。这就有一个数据传送速度慢的问题。
发明内容
本发明被用于解决上面的问题。因此,本发明的目的是提供一种数据传送方法和一种数据传送系统,其能够提高在串行传输中的数据传送速度,而不必增加信号线数。
根据本发明的一个方面,用于从一个发送单元向一个接收单元传递数据的方法包括步骤:一种用于从发送单元向接收单元传送数据的方法,包括步骤:a)将数据分成为第一数据和第二数据以存储第一数据和第二数据;b)按顺序在参考时钟信号的每个时钟脉冲的前沿时间读出第一数据以产生第一数据字串;c)按顺序在参考时钟信号的每个时钟脉冲的后沿时间读出第二数据以产生第二数据字串;d)对第一和第二数据字串中的一个附加一个数据传送完成指示符;e)从参考时钟信号中产生一个传送时钟信号,在其中,传送时钟信号包括对应于数据传送完成指示符的一周期的一固定电平脉冲;以及f)通过不同的信号线,传送第一和第二数据字串以及传送时钟信号,其中,所述的第一和第二数据字串中的一个跟随有数据传送完成指示符。
根据本发明的另一个方面,所述的发送单元与两个接收单元共同连接,其中所述的接收单元是所述的两个接收单元中被选定的一个,其中,在步骤d),根据两个接收单元中的哪一个被选择作为数据的目标单元,确定第一和第二数据字串中的一个;该方法还包括下列步骤:在两个接收单元中的每一个,g)接收第一数据字串和第二数据字串以及传送时钟信号,其中,第一数据字串和第二数据字串中的一个跟随有数据传送完成指示符;h)按顺序在传送时钟信号的每个时钟脉冲的后沿时间存储第一数据字串;i)按顺序在传送时钟信号的每个时钟脉冲的前沿时间存储第二数据字串;j)确定数据传送完成指示符是否被添加到第一和第二数据字串中的预先确定的一个中;以及k)当数据传送完成指示符被添加到第一和第二数据字串中的预先确定的一个时,从储存的第一和第二数据字串中再现原始数据。
根据本发明的一实施方案,这种方法还包括:在步骤a),第一数据和第二数据分别是数据的奇数编号数据和偶数编号数据;在步骤b)和c),第一数据字串和第二数据字串分别是奇数编号数据字串和偶数编号数据字串;在步骤f),通过三条信号线中各自的信号线,传送第一和第二数据字串以及传送时钟信号,其中所述的第一和第二数据字串中的一个跟随有数据传送完成指示符。
这种方法还包括步骤:在接收单元,g)接收奇数编号和偶数编号数据字串以及传送时钟信号,其中所述的奇数编号和偶数编号数据字串中的一个跟随有数据传送完成指示符;h)按顺序在传送时钟信号的每个时钟脉冲的后沿的时间在第一存储器中存储奇数编号数据字串;i)按顺序在传送时钟信号的每个时钟脉冲的前沿的时间在第二存储器中存储偶数编号数据字串;j)确定数据传送完成指示符是否在与数据传送完成指示符对应的一时间被添加到奇数编号和偶数编号数据字串中的预先确定的一个中;以及k)在与数据传送完成指示符对应的时间,当数据传送完成指示符被添加到奇数编号和偶数编号数据字串中的预先确定的一个时,同时地锁存在第一存储器中储存的奇数编号数据字串和在第二存储器中储存的偶数编号数据,以再现原始数据。
数据传送完成指示符可以是单极性脉冲。
发送单元同时连接两个接收单元,其中,所述的接收单元是两个接收单元中被选定的一个,以及在步骤d)中,根据两个接收单元中的哪一个接收单元被选择作为数据的目标单元,确定第一和第二数据字串两者中的一个。
根据本发明的另一方面,一种用于通过三条信号线从发送单元向接收单元传送数据的系统,其中,发送单元包括:一存储器,用于存储并行读入的每个数据;第一移位寄存器,其用于存储数据中的奇数编号数据,在参考时钟信号的每个时钟脉冲的后沿时间按顺序读出奇数编号数据,以产生奇数编号数据字串;第二移位寄存器,其用于存储数据中的偶数编号数据,在参考时钟信号的每个时钟脉冲的前沿的时间按顺序读出偶数编号数据,以产生偶数编号数据字串;传送完成指示符发生器,其用于产生数据传送完成指示符以将它添加到奇数编号和偶数编号数据字串中的一个中;传送时钟脉冲发生器,其用于在与数据传送完成指示符对应的时间,产生由一固定电平脉冲跟随的参考时钟信号构成的一传送时钟信号;以及以及一传送电路,其用于通过三条信号线中的各自的信号线,传送奇数编号和偶数编号数据字串以及传送时钟信号,其中所述的奇数编号和偶数编号数据字串中的一个跟随有数据传送完成指示符,以及接收单元包括:一接收机,用于接收奇数编号和偶数编号数据字串以及传送时钟信号,其中所述的奇数编号和偶数编号数据字串中的一个跟随有数据传送完成指示符;第三移位寄存器,其按顺序在传送时钟信号的每个时钟脉冲的后沿的时间在第一存储器中存储奇数编号数据字串;第四移位寄存器,其按顺序在传送时钟信号的每个时钟脉冲的前沿的时间在第二存储器中存储偶数编号数据字串;一确定器,其确定数据传送完成指示符是否在与数据传送完成指示符对应的一时间被添加到奇数编号和偶数编号数据字串中的预先确定的一个中;以及一锁存电路,其用于当确定器确定在与数据传送完成指示符对应的时间数据传送完成指示符被添加到奇数编号和偶数编号数据字串中预先确定的一个时,同时地锁存在第三移位寄存器中储存的奇数编号数据字串和在第四移位寄存器中储存的偶数编号数据,以再现原始数据。
根据本发明另一方面的一种发送单元,用于通过三条信号线从所述发送单元向接收单元传送数据的系统中,其包括:一存储器,用于存储并行读入的每个数据;第一移位寄存器,其用于存储数据中的奇数编号数据,在参考时钟信号的每个时钟脉冲的后沿时间按顺序读出奇数编号数据,以产生奇数编号数据字串;第二移位寄存器,其用于存储数据中的偶数编号数据,在参考时钟信号的每个时钟脉冲的前沿的时间按顺序读出偶数编号数据,以产生偶数编号数据字串;传送完成指示符发生器,其用于产生数据传送完成指示符以将它添加到奇数编号和偶数编号数据字串中的一个中;传送时钟脉冲发生器,其用于在与数据传送完成指示符对应的时间,产生由一固定电平脉冲跟随的参考时钟信号构成的一传送时钟信号;以及一传送电路,其用于通过三条信号线中的各自信号线,传送奇数编号和偶数编号数据字串以及传送时钟信号,其中所述的奇数编号和偶数编号数据字串中的一个跟随有数据传送完成指示符。
根据本发明另一方面的用于从发送单元接收数据的接收单元,其包括:一存储器,用于存储并行读入的每个数据;第一移位寄存器,其用于存储数据中的奇数编号数据,在参考时钟信号的每个时钟脉冲的后沿时间按顺序读出奇数编号数据,以产生奇数编号数据字串;第二移位寄存器,其用于存储数据中的偶数编号数据,在参考时钟信号的每个时钟脉冲的前沿的时间按顺序读出偶数编号数据,以产生偶数编号数据字串;传送完成指示符发生器,其用于产生数据传送完成指示符以将它添加到奇数编号和偶数编号数据字串中的一个中;传送时钟脉冲发生器,其用于在与数据传送完成指示符对应的时间,产生由一固定电平脉冲跟随的参考时钟信号构成的一传送时钟信号;以及一传送电路,其用于通过三条信号线中的各自信号线,传送奇数编号和偶数编号数据字串以及传送时钟信号,其中所述的奇数编号和偶数编号数据字串中的一个跟随有数据传送完成指示符;所述的接收单元包括:一接收机,用于从所述的发送单元接收奇数编号和偶数编号数据字串以及传送时钟信号,其中所述的奇数编号和偶数编号数据字串中的一个跟随有数据传送完成指示符;第三移位寄存器,其按顺序在传送时钟信号的每个时钟脉冲的后沿的时间在第一存储器中存储奇数编号数据字串;第四移位寄存器,其按顺序在传送时钟信号的每个时钟脉冲的前沿的时间在第二存储器中存储偶数编号数据字串;一确定器,其确定数据传送完成指示符是否在与数据传送完成指示符对应的一时间被添加到奇数编号和偶数编号数据字串中的预先确定的一个中;以及一锁存电路,其用于当确定器确定在与数据传送完成指示符对应的时间数据传送完成指示符被添加到奇数编号和偶数编号数据字串中预先确定的一个时,同时地锁存在第三移位寄存器中储存的奇数编号数据字串和在第四移位寄存器中储存的偶数编号数据,以再现原始数据。
根据本发明另一方面的用于将数据从发送单元传送到第一接收单元和第二接收单元的系统,其中第一接收单元和第二接收单元通过三条信号线共同地连接到发送单元,该发送单元包括:一存储器,用于存储并行读入的每个数据;第一移位寄存器,其用于存储数据中的奇数编号数据,在参考时钟信号的每个时钟脉冲的后沿时间按顺序读出奇数编号数据,以产生奇数编号数据字串;第二移位寄存器,其用于存储数据中的偶数编号数据,在参考时钟信号的前沿的时间按顺序读出偶数编号数据,以产生偶数编号数据字串;传送完成指示符发生器,其用于产生数据传送完成指示符以将它添加到奇数编号和偶数编号数据字串中的一个中,在其中当选择第一接收单元作为数据的目标单元时将数据传送完成指示符添加到奇数编号数据字串,以及当选择第二接收单元作为数据的目标单元时将数据传送完成指示符添加到偶数编号数据字串;传送时钟脉冲发生器,其用于在与数据传送完成指示符对应的时间,产生由一固定电平脉冲跟随的参考时钟信号构成的一传送时钟信号;以及一传送电路,其用于通过三条信号线中的各自的信号线,传送奇数编号和偶数编号数据字串以及传送时钟信号,其中所述的奇数编号和偶数编号数据字串中的一个跟随有数据传送完成指示符,第一接收单元包括:第一接收机,用于接收奇数编号和偶数编号数据字串以及传送时钟信号,其中所述的奇数编号和偶数编号数据字串中的一个跟随有数据传送完成指示符;第三移位寄存器,其按顺序在传送时钟信号的每个时钟脉冲的后沿的时间在第一存储器中存储奇数编号数据字串;第四移位寄存器,其按顺序在传送时钟信号的每个时钟脉冲的前沿的时间在第二存储器中存储偶数编号数据字串;第一确定器,其确定数据传送完成指示符是否在与数据传送完成指示符对应的一时间被添加到奇数编号数据字串中;以及第一锁存电路,其用于当第一确定器确定在与数据传送完成指示符对应的时间数据传送完成指示符被添加到奇数编号数据字串中时,同时地锁存在第三移位寄存器中储存的奇数编号数据字串和在第四移位寄存器中储存的偶数编号数据,以再现原始数据,以及第二接收单元包括:第二接收机,用于接收奇数编号和偶数编号数据字串以及传送时钟信号,其中所述的奇数编号和偶数编号数据字串中的一个跟随有数据传送完成指示符;第五移位寄存器,其按顺序在传送时钟信号的每个时钟脉冲的后沿的时间在第一存储器中存储奇数编号数据字串;第六移位寄存器,其按顺序在传送时钟信号的每个时钟脉冲的前沿的时间在第二存储器中存储偶数编号数据字串;第二确定器,其确定数据传送完成指示符是否在与数据传送完成指示符对应的一时间被添加到偶数编号数据字串中;以及第二锁存电路,其用于当第二确定器确定在与数据传送完成指示符对应的时间数据传送完成指示符被添加到偶数编号数据字串中时,同时地锁存在第五移位寄存器中储存的奇数编号数据字串和在第六移位寄存器中储存的偶数编号数据,以再现原始数据。
如上面描述,由分开数据所获得的第一和第二数据(在这里为奇数编号数据和偶数编号数据)可以使用单个时钟信号并行的传送。因此,传送速度增加而没有增加信号线数。更明确的说,由于数据传送完成是通过传送的数据和传送时钟的预定逻辑值的组合代替选通信号实现的,所以总共需要的信号线数量是三条,这是与常规所需要的相同的。
此外,在两个接收单元连接到发送单元的情况下,发送单元根据两个接收单元中的哪一个被选择作为数据的目标单元,将数据传送完成指示符添加到第一和第二数据字串中选择的一个中。每个接收单元根据第一和第二数据字串中哪一个跟随有数据传送完成指示符,确定是否应该捕获接收的数据。因此,能够在不增加信号线数的情况下向两个接收单元中的选定的一个接收单元传送数据字串。
附图说明
图1是示出本发明第一实施例的一串行数据传送系统的方框图;
图2A是示出通过如图1所示第一信号线传送的奇数编号数据序列的一个时序图;
图2B是示出通过如图1所示第二信号线b传送的偶数编号数据序列的一时序图;
图2C是示出通过如图1所示第三信号线传送的时钟脉冲序列的一个时序图;
图3是示出第一实施例中的发送单元的一电路图;
图4是示出第一实施例中的接收单元的一电路图;
图5是用于说明图3所示发送单元的操作过程的一时序图;
图6是示出本发明第二实施例的一串行数据传送系统的方框图;
图7A是示出通过如图6所示第一信号线传送的奇数编号数据序列的一个时序图;
图7B是通过如图6所示第二信号线b传送的偶数编号数据序列的一时序图;
图7C是示出通过如图6所示第三信号线传送的时钟脉冲序列的一个时序图;
图8A是示出通过在常规的数据传送系统中的数据传输线路传送的数据序列的一时序图;
图8B是通过常规的数据传送系统的时钟信号线路传送的时钟信号的时序图;以及
图8C是通过常规的数据传送系统中的选通信号线路传送的选通信号的时序图。
下面将参照图1-7描述本发明优选的实施例。
具体实施方式
系统结构
参照图1,根据本发明第一实施例的一数据传送系统被设为是由发送单元100和接收单元200构成,它们是通过三条信号线连接的。信号线数是与常规的串行数据传送系统的信号线数相同的。如图2所示系统与常规的系统不同在于,如图2A所示的奇数编号数据a、图2B所示的偶数编号数据b、以及在图2C中所示的传送时钟c是并行的从发送单元100传送到接收单元200的。
从发送单元100传送的奇数编号数据a在传送时钟c的每个后沿处改变,并且在传送时钟a的每个前沿处由接收单元200捕获。此外,从发送单元100传送的偶数编号数据b在传送时钟a的前沿处改变,并且是在传送时钟a的每个后沿处由接收单元200捕获的。
在发送单元100已经传送了串行数据的最后一个比特D0之后,发送单元100将传送时钟c的信号电平固定到高位,如图2C所示。然后,发送单元100在最后一个奇数编号数据D1之后将奇数编号数据变低一次以产生一个低位脉冲,其是由在传送时钟a保持高位的时候双脉冲构成的,如图2b所示。其后,在从奇数编号数据a的前沿到后沿的期间当传送时钟被保持在高电平时,接收单元200锁存捕获数据a和b。换句话说,接收单元200确定保持在高电平的传送时钟表示数据传送完成的时间。
从图2A-2C中明显的看出,在传送时钟a的六时钟脉冲中能够传送8位数据。换句话说,数据传送速度是常规的传递方法(参见图8A-8C)的大约两倍。此外,需要的信号线总数依然是三条,即,与常规所需的线路数是相同的。
电路结构
将详细描写发送单元100和接收单元200的电路结构。
如图3所示,发送单元100包括一个系统时钟输入端101,输入信号输入端102,存储器103,第一移位寄存器104以及第二移位寄存器105。存储器103可以是一个移位寄存器,它存储将以递降次序传送的编号D0到D7的8位数据,首先是最高有效位D7。
在这个实施例中,第一移位寄存器104是由五个级联连接的触发器构成。第一移位寄存器104按照递降次序输入来自存储器103的奇数编号数据D7、D5、D3和D1,并且根据移位时钟f将它们移位。
在这个实施例中,第二移位寄存器105是由四个级联连接的触发器构成。第二移位寄存器105按照递降次序输入来自存储器103的偶数编号数据D6、D4、D2和D0,并且根据移位时钟f将它们移位。
发送单元100还包括:内部时钟发生器106,从输入信号e中产生一个输入信号m并将其提供到移位寄存器105的触发器107,用于产生时钟计数值i的时钟计数器108,用于输出数据输出完成信号j的输出电路109,用于输出门控时钟k的一个两输入端“与”电路110,用于向输出端113输出奇数编号数据a的两输入端“或”电路111,用于向输出端115输出传送时钟c的两输入端“或”电路112,并且偶数编号数据b被输出到那里的输出端114。
如图4所示,接收单元200具有:用于接收来自发送单元100的奇数编号数据a的输入端201,用于接收来自发送单元100的偶数编号数据b的输入端202,用于接收来自发送单元100的传送时钟c的输入端203。接收单元200包括:用于存储奇数编号数据a的第一移位寄存器204,用于存储偶数编号数据b的第二移位寄存器205,用于产生锁存脉冲的锁存脉冲发生器206,以及锁存电路207。根据锁存脉冲,锁存电路207锁存在第一移位寄存器204和第二移位寄存器205中储存的收到的串行数据,并且向终端208输出锁存的数据。
工作过程
下面将参照图3的电路图和图5的时序图详细描述发送单元100操作过程。
如图5所示,按照输入信号e,将奇数编号数据D7、D5、D3和D1从存储器103寄存到移位寄存器104。这个输入信号e是经由输入端102输入的一信号。此外,根据输入信号m,从在存储器103中储存的数据字串中,将偶数编号数据D6、D4和D2被寄存到移位寄存器105。这个输入信号m是由触发器按照从输入端101输入的系统时钟d的一个脉冲延迟输入信号所输出的一信号。
内部时钟发生器106接收输入信号e和系统时钟d,以及产生移位时钟f。然后,内部时钟发生器106向移位寄存器104和移位寄存器105提供移位时钟f。
基于这个结构,由五级级联连接的触发器组成的移位寄存器104在移位时钟f的后沿时间将寄存的数据移位五次。然后,移位寄存器104串行地将奇数编号4位数据D7、D5、D3和D1作为数据g输出到“或”电路111的一个输入端。
此外,由四级级联连接的触发器组成的移位寄存器105在移位时钟f的前沿时间移位五次。然后,移位寄存器105连续地输出偶数编号4位数据D6、D4、D2和D0作为偶数编号数据b。这个偶数编号数据b经由输出端114按顺序传送到接收单元200。
在输入信号e已经达到低位之后,内部时钟发生器106即刻从系统时钟d和输入信号e中产生六个系统时钟脉冲作为内部时钟h。然后,内部时钟发生器106将这个时钟h同时输出到时钟计数器108、输出电路109和“或”电路112。时钟计数器108计数这个时钟h并向输出电路109输出计数值i。
输出电路109解码计数值i并且输出数据输出完成信号j,数据输出完成信号j在当输入计数值i已经变成“5”的时间点上升而且在输入计数值i变成“6”之后当时钟h的的一个脉冲脉冲已经下降的时间点上降低。“与”电路110只有当数据输出完成信号j为高电平时允许来自输入端101的系统时钟通过。在这个方式中,“与”电路110输出向“或”电路111输出一个门控时钟脉冲k。
“或”电路111执行这个门控时钟脉冲k和从移位寄存器104输入的数据g的或运算,以产生奇数编号数据a。这个奇数编号数据a经由输出端113按顺序传送到接收单元200。“或”电路执行门控时钟脉冲k和从内部时钟发生器106输入的时钟脉冲h的或运算,以产生传送时钟脉冲c。这个传送时钟脉冲c经由输出端115被传送到接收单元200。
接下来,将参照图4详细描写接收单元200的操作过程。
参照图4,奇数编号数据a经由输入端201按顺序输入到移位寄存器204。移位寄存器204在经由输入端203输入的传送时钟a的前沿时间捕获数据。
此外,偶数编号数据b经由输入端202按顺序输入到移位寄存器205。移位寄存器205在传送时钟脉冲c的后沿时间捕获数据。
在锁存脉冲发生器206中,在传递时钟c的后沿时间,复位三级级联连接的触发器210、211和212。当传送时钟c是在高电平时,在已经在输入端201输入的奇数编号数据a的后沿时间,触发器210捕获在它的输入端的数据,而各个触发器212和213捕获在它们的输入端的数据。
因此,在完成奇数编号数据a的最后一个D1的传送之前,各个触发器210到212被复位。其后,传送时钟a被保持在高电平如以前所描述的。在高电平信号已经从触发器212输入到“与”电路213的一个输入端的状态下,触发器210在奇数编号数据a的后沿时间捕获高电平。在继续的奇数编号数据a的前沿时间,触发器211捕获从触发器210输出的高电平。然后,从触发器211输出的高电平被输入到“与”电路213的另外一个输入端。
结果,在传送时钟c是在高电平的时候,当奇数编号数据a达到低位然后又达到高位时,就是说,当奇数编号数据a的最后一个D1的传送已经完成时,获得一个正极性的脉冲,以致当奇数编号数据a再一次达到低位时,“与”电路213的输出达到高位。正极性脉冲被输出到锁存电路207作为锁存脉冲。
锁存电路207并行接收来自移位寄存器204的各个级的输出数据D0、D2、D4和D6,以及来自移位寄存器205的各个级的输出数据D1、D3、D5和D7。在锁存脉冲已经输入的时间,锁存电路207锁存这些数据D0到D7,并且向终端208并行输出数据D0到D7作为接收数据。
如上面描述的,根据本实施例的系统基于数据a和传送时钟c的逻辑组合确定数据传送是否完成,代替了在常规的系统中使用的选通信号。此外,数据是使用两条信号线传送的。因此,从图2中明显看出,与图8A-8C所示的常规的数据传送方法相比,通过使用相同的三条信号线,能够使数据传送速度增加到常规传送速度的大约两倍。
另一实施例
能够根据奇数编号数据a和偶数编号数据b中的哪一个是由在传递时钟c保持高位的时间期间产生的低位脉冲跟随,来选择多个接收单元中的一接收单元。
参照图6,根据本发明第二实施例的系统设为是由发送单元100和两个接收单元A和B构成的。在发送单元100和每一接收单元A和B之间有三条信号线。信号线数是与常规的串行数据传送系统的信号线数相同的。换句话说,发送单元100的三条信号线同时连接到接收单元A和B。因此,奇数编号数据a(a’),偶数编号数据b(b’),以及传送时钟c同时地从发送单元100传送到接收单元A和B。
然而,在第二实施例中,根据奇数编号数据a(a’)和偶数编号数据b(b’)中的哪一个具有添加的低位脉冲,接收单元A和B中选择的一个单元捕获由发送单元100传送的数据。
更明确的说,在完成串行数据的传送的时间,当传递时钟保持在高位的时候,在奇数编号数据a的结束端产生低位脉冲(参见图2A和图5),只有接收单元A被允许捕获奇数编号数据a和偶数编号数据b的传送数据。另外一个接收单元B不能捕获传送数据。换言之,当奇数编号数据后面跟着指示数据传送完成的指示符时,确定给出的数据字串是指定给接收单元A的。
另一方面,在完成串行数据的传送的时间当传递时钟保持在高位的时候,在偶数编号数据b的结束端产生低位脉冲(参见图7B),只有接收单元B被允许捕获奇数编号数据a和偶数编号数据b的传送数据。另外一个接收单元A不能捕获传送数据。换言之,当偶数编号数据b后面跟着指示数据传送完成的指示符时,确定给出的数据字串是指定给接收单元B的。图7A-7C示出给出的数据字串是指定给接收单元B的情况。
为了使得接收单元A和B如上面所描述的工作,接收单元A被构造成与图4所示结构相似的形式。接收单元B被设置成使用偶数编号数据b作为锁存脉冲发生器206的操作时钟,如图4所示。基于这个配置,能够在相同的信号线上对接收单元A和接收单元B中的一个分配数据。
本发明没有限制为上面的实施例。在第一实施例情况下,也能根据在传送时钟保持高位的时候预定低位脉冲是否被加到偶数编号数据b,来确定数据传送的完成。做为选择,也能够使用为反转的低位脉冲的高位脉冲代替低位脉冲。换句话说,可以使用单极性脉冲作为表示数据传送完成的指示符。
此外,在上面的实施例中,数据传送是按照这样的一种相位关系实现的,即,在传送时钟c的后沿时间奇数编号数据a改变,而在传送时钟c的前沿时间偶数编号数据b改变。然而,代替这个相位关系,也能够以这样的一种相位关系传送数据,即,在传送时钟c的后沿时间偶数编号数据b改变,而在传送时钟c的前沿的时间奇数编号数据a改变。在这种情况下,必然是接收单元在传送时钟c的前沿时间接收偶数编号数据b,而在传送时钟c的后沿时间接收奇数编号数据a。
Claims (12)
1.一种用于从发送单元向至少一个接收单元传送数据的方法,包括步骤:
a)将数据分成为第一数据和第二数据以存储第一数据和第二数据;
b)按顺序在参考时钟信号的每个时钟脉冲的前沿时间读出第一数据以产生第一数据字串;
c)按顺序在参考时钟信号的每个时钟脉冲的后沿时间读出第二数据以产生第二数据字串;
d)对第一和第二数据字串中的一个附加一个数据传送完成指示符;
e)从参考时钟信号中产生一个传送时钟信号,在其中,传送时钟信号包括对应于数据传送完成指示符的一周期的一固定电平脉冲;以及
f)通过不同的信号线,传送第一和第二数据字串以及传送时钟信号,其中,所述的第一和第二数据字串中的一个跟随有数据传送完成指示符。
2.根据权利要求1所述的方法,其特征在于两个接收单元共同连接到所述的发送单元,
其中,在步骤d),根据两个接收单元中的哪一个被选择作为数据的目标单元,确定第一和第二数据字串中的一个;
该方法还包括下列步骤:
在两个接收单元中的每一个,
g)接收第一数据字串和第二数据字串以及传送时钟信号,其中,第一数据字串和第二数据字串中的一个跟随有数据传送完成指示符;
h)按顺序在传送时钟信号的每个时钟脉冲的后沿时间存储第一数据字串;
i)按顺序在传送时钟信号的每个时钟脉冲的前沿时间存储第二数据字串;
j)确定数据传送完成指示符是否被添加到第一和第二数据字串中的预先确定的一个中;以及
k)当数据传送完成指示符被添加到第一和第二数据字串中的预先确定的一个时,从储存的第一和第二数据字串中再现原始数据。
3.根据权利要求1所述的方法,其特征在于:
在步骤a),第一数据和第二数据分别是数据的奇数编号数据和偶数编号数据;
在步骤b)和c),第一数据字串和第二数据字串分别是奇数编号数据字串和偶数编号数据字串;
在步骤f),通过三条信号线中各自的信号线,传送第一和第二数据字串以及传送时钟信号,其中所述的第一和第二数据字串中的一个跟随有数据传送完成指示符。
4.根据权利要求3所述的方法,其特征在于还包括步骤:
在接收单元,
g)接收奇数编号和偶数编号数据字串以及传送时钟信号,其中所述的奇数编号和偶数编号数据字串中的一个跟随有数据传送完成指示符;
h)按顺序在传送时钟信号的每个时钟脉冲的后沿的时间在第一存储器中存储奇数编号数据字串;
i)按顺序在传送时钟信号的每个时钟脉冲的前沿的时间在第二存储器中存储偶数编号数据字串;
j)确定数据传送完成指示符是否在与数据传送完成指示符对应的一时间被添加到奇数编号和偶数编号数据字串中的预先确定的一个中;以及
k)在与数据传送完成指示符对应的时间,当数据传送完成指示符被添加到奇数编号和偶数编号数据字串中的预先确定的一个时,同时地锁存在第一存储器中储存的奇数编号数据字串和在第二存储器中储存的偶数编号数据,以再现原始数据。
5.根据权利要求3或4所述的方法,其特征在于数据传送完成指示符是单极性脉冲。
6.根据权利要求3所述的方法,其特征在于两个接收单元共同连接到所述的发送单元,以及在步骤d)中,根据两个接收单元中的哪一个接收单元被选择作为数据的目标单元,确定第一和第二数据字串两者中的一个。
7.根据权利要求3所述的方法,其特征在于所述的两个接收单元是第一接收单元和第二接收单元,
在步骤d)中,
当选择第一接收单元作为数据的目标单元时,确定奇数编号数据字串,以及
当选择第二接收单元作为数据的目标单元时,确定偶数编号数据字串。
8.根据权利要求7所述的方法,其特征在于还包括步骤:
在第一接收单元,
接收奇数编号和偶数编号数据字串以及传送时钟信号,其中所述的奇数编号和偶数编号数据字串中的一个跟随有数据传送完成指示符;
按顺序在传送时钟信号的每个时钟脉冲的后沿的时间在第一存储器中存储奇数编号数据字串;
按顺序在传送时钟信号的每个时钟脉冲的前沿的时间在第二存储器中存储偶数编号数据字串;
确定数据传送完成指示符是否在与数据传送完成指示符对应的一时间被添加到奇数编号数据字串;以及
当在与数据传送完成指示符对应的时间数据传送完成指示符被添加到奇数编号数据字串时,同时地锁存在第一存储器中储存的奇数编号数据字串和在第二存储器中储存的偶数编号数据,以再现原始数据,以及
在第二接收单元,
接收奇数编号和偶数编号数据字串以及传送时钟信号,其中所述的奇数编号和偶数编号数据字串中的一个跟随有数据传送完成指示符;
按顺序在传送时钟信号的每个时钟脉冲的后沿的时间在第三存储器中存储奇数编号数据字串;
按顺序在传送时钟信号的每个时钟脉冲的前沿的时间在第四存储器中存储偶数编号数据字串;
确定数据传送完成指示符是否在与数据传送完成指示符对应的一时间被添加到偶数编号数据字串;以及
当在与数据传送完成指示符对应的时间数据传送完成指示符被添加到偶数编号数据字串时,同时地锁存在第三存储器中储存的奇数编号数据字串和在第四存储器中储存的偶数编号数据,以再现原始数据。
9.一种用于通过三条信号线从发送单元向至少一个接收单元传送数据的系统,其特征在于:
发送单元包括:
一存储器,用于存储并行读入的每个数据;
第一移位寄存器,其用于存储数据中的奇数编号数据,在参考时钟信号的每个时钟脉冲的后沿时间按顺序读出奇数编号数据,以产生奇数编号数据字串;
第二移位寄存器,其用于存储数据中的偶数编号数据,在参考时钟信号的每个时钟脉冲的前沿的时间按顺序读出偶数编号数据,以产生偶数编号数据字串;
传送完成指示符发生器,其用于产生数据传送完成指示符以将它添加到奇数编号和偶数编号数据字串中的一个中;
传送时钟脉冲发生器,其用于在与数据传送完成指示符对应的时间,产生由一固定电平脉冲跟随的参考时钟信号构成的一传送时钟信号;以及
一传送电路,其用于通过三条信号线中的各自的信号线,传送奇数编号和偶数编号数据字串以及传送时钟信号,其中所述的奇数编号和偶数编号数据字串中的一个跟随有数据传送完成指示符,以及
每一个接收单元包括:
一接收机,用于接收奇数编号和偶数编号数据字串以及传送时钟信号,其中所述的奇数编号和偶数编号数据字串中的一个跟随有数据传送完成指示符;
第三移位寄存器,其按顺序在传送时钟信号的每个时钟脉冲的后沿的时间在第一存储器中存储奇数编号数据字串;
第四移位寄存器,其按顺序在传送时钟信号的每个时钟脉冲的前沿的时间在第二存储器中存储偶数编号数据字串;
一确定器,其确定数据传送完成指示符是否在与数据传送完成指示符对应的一时间被添加到奇数编号和偶数编号数据字串中的预先确定的一个中;以及
一锁存电路,其用于当确定器确定在与数据传送完成指示符对应的时间数据传送完成指示符被添加到奇数编号和偶数编号数据字串中预先确定的一个时,同时地锁存在第三移位寄存器中储存的奇数编号数据字串和在第四移位寄存器中储存的偶数编号数据,以再现原始数据。
10.一种发送单元,用于通过三条信号线从所述发送单元向至少一个接收单元传送数据的系统中,其特征在于包括:
一存储器,用于存储并行读入的每个数据;
第一移位寄存器,其用于存储数据中的奇数编号数据,在参考时钟信号的每个时钟脉冲的后沿时间按顺序读出奇数编号数据,以产生奇数编号数据字串;
第二移位寄存器,其用于存储数据中的偶数编号数据,在参考时钟信号的每个时钟脉冲的前沿的时间按顺序读出偶数编号数据,以产生偶数编号数据字串;
传送完成指示符发生器,其用于产生数据传送完成指示符以将它添加到奇数编号和偶数编号数据字串中的一个中;
传送时钟脉冲发生器,其用于在与数据传送完成指示符对应的时间,产生由一固定电平脉冲跟随的参考时钟信号构成的一传送时钟信号;以及
一传送电路,其用于通过三条信号线中的各自信号线,传送奇数编号和偶数编号数据字串以及传送时钟信号,其中所述的奇数编号和偶数编号数据字串中的一个跟随有数据传送完成指示符。
11.一种用于从发送单元接收数据的接收单元,其特征在于所述发送单元包括:
一存储器,用于存储并行读入的每个数据;
第一移位寄存器,其用于存储数据中的奇数编号数据,在参考时钟信号的每个时钟脉冲的后沿时间按顺序读出奇数编号数据,以产生奇数编号数据字串;
第二移位寄存器,其用于存储数据中的偶数编号数据,在参考时钟信号的每个时钟脉冲的前沿的时间按顺序读出偶数编号数据,以产生偶数编号数据字串;
传送完成指示符发生器,其用于产生数据传送完成指示符以将它添加到奇数编号和偶数编号数据字串中的一个中;
传送时钟脉冲发生器,其用于在与数据传送完成指示符对应的时间,产生由一固定电平脉冲跟随的参考时钟信号构成的一传送时钟信号;以及
一传送电路,其用于通过三条信号线中的各自信号线,传送奇数编号和偶数编号数据字串以及传送时钟信号,其中所述的奇数编号和偶数编号数据字串中的一个跟随有数据传送完成指示符;
所述的接收单元包括:
一接收机,用于从所述的发送单元接收奇数编号和偶数编号数据字串以及传送时钟信号,其中所述的奇数编号和偶数编号数据字串中的一个跟随有数据传送完成指示符;
第三移位寄存器,其按顺序在传送时钟信号的每个时钟脉冲的后沿的时间在第一存储器中存储奇数编号数据字串;
第四移位寄存器,其按顺序在传送时钟信号的每个时钟脉冲的前沿的时间在第二存储器中存储偶数编号数据字串;
一确定器,其确定数据传送完成指示符是否在与数据传送完成指示符对应的一时间被添加到奇数编号和偶数编号数据字串中的预先确定的一个中;以及
一锁存电路,其用于当确定器确定在与数据传送完成指示符对应的时间数据传送完成指示符被添加到奇数编号和偶数编号数据字串中预先确定的一个时,同时地锁存在第三移位寄存器中储存的奇数编号数据字串和在第四移位寄存器中储存的偶数编号数据,以再现原始数据。
12.如权利要求9所述的系统,其特征在于根据是否将所述接收单元指定为所述数据的目标单元来确定对奇数编号和偶数编号数据字串之一附加所述的数据传送完成指示符。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP043849/2000 | 2000-02-22 | ||
JP2000043849A JP3461483B2 (ja) | 2000-02-22 | 2000-02-22 | データ転送方法及び装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1310532A CN1310532A (zh) | 2001-08-29 |
CN1188980C true CN1188980C (zh) | 2005-02-09 |
Family
ID=18566698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB011040777A Expired - Fee Related CN1188980C (zh) | 2000-02-22 | 2001-02-21 | 数据传送方法和系统 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6898722B2 (zh) |
JP (1) | JP3461483B2 (zh) |
CN (1) | CN1188980C (zh) |
GB (1) | GB2365723B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104142898A (zh) * | 2013-05-10 | 2014-11-12 | 硅成积体电路股份有限公司 | 高速数据传输架构 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7490275B2 (en) * | 2001-02-02 | 2009-02-10 | Rambus Inc. | Method and apparatus for evaluating and optimizing a signaling system |
JP2004252017A (ja) * | 2003-02-19 | 2004-09-09 | Pioneer Electronic Corp | 表示パネル駆動装置 |
US7685456B1 (en) * | 2003-07-30 | 2010-03-23 | Marvell Israel (Misl) Ltd. | DDR interface bus control |
JP4364041B2 (ja) * | 2004-04-01 | 2009-11-11 | Okiセミコンダクタ株式会社 | データ転送回路 |
US7373539B2 (en) * | 2005-01-31 | 2008-05-13 | Freescale Semiconductor, Inc. | Parallel path alignment method and apparatus |
DE102008062865B4 (de) * | 2008-05-30 | 2016-09-22 | Continental Teves Ag & Co. Ohg | Serial-Peripheral-Interface-Schnittstelle mit verminderter Verbindungsleitungsanzahl |
CN101710849B (zh) * | 2009-11-04 | 2013-08-28 | 中国电力科学研究院 | 一种单信号线同步时钟传送方法 |
US9092582B2 (en) * | 2010-07-09 | 2015-07-28 | Cypress Semiconductor Corporation | Low power, low pin count interface for an RFID transponder |
CN102891808B (zh) * | 2012-10-31 | 2015-11-11 | 北京经纬恒润科技有限公司 | 一种报文调度方法和装置 |
CN110688334B (zh) * | 2019-08-19 | 2021-06-25 | 青芯半导体科技(上海)有限公司 | 并行移位寄存器的数据传输方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4225752A (en) * | 1978-03-03 | 1980-09-30 | Burroughs Corporation | High speed, low noise digital data communication system |
US4621341A (en) * | 1984-08-24 | 1986-11-04 | Advanced Micro Devices, Inc. | Method and apparatus for transferring data in parallel from a smaller to a larger register |
US4782481A (en) * | 1987-02-24 | 1988-11-01 | Hewlett-Packard Company | Apparatus and method for transferring information |
JPH01118951A (ja) * | 1987-10-31 | 1989-05-11 | Nec Ic Microcomput Syst Ltd | シリアルインターフェイス回路 |
JPH0624356B2 (ja) * | 1989-12-21 | 1994-03-30 | 株式会社東芝 | データ転送方式 |
JPH04144310A (ja) * | 1990-10-04 | 1992-05-18 | Nec Corp | 大規模集積回路 |
US5341405A (en) * | 1991-06-11 | 1994-08-23 | Digital Equipment Corporation | Data recovery apparatus and methods |
JP3688407B2 (ja) * | 1996-10-15 | 2005-08-31 | 三菱化学産資株式会社 | 弾性管接続用工具 |
KR100268429B1 (ko) * | 1997-03-18 | 2000-11-01 | 윤종용 | 동기형반도체메모리장치의데이터의입력회로및데이터입력방법 |
US6076160A (en) * | 1997-11-20 | 2000-06-13 | Advanced Micro Devices, Inc. | Hardware-based system for enabling data transfers between a CPU and chip set logic of a computer system on both edges of bus clock signal |
US6480498B1 (en) * | 1998-07-01 | 2002-11-12 | National Semiconductor Corporation | High speed network switch bus clock |
-
2000
- 2000-02-22 JP JP2000043849A patent/JP3461483B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-21 CN CNB011040777A patent/CN1188980C/zh not_active Expired - Fee Related
- 2001-02-22 US US09/790,938 patent/US6898722B2/en not_active Expired - Fee Related
- 2001-02-22 GB GB0104437A patent/GB2365723B/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104142898A (zh) * | 2013-05-10 | 2014-11-12 | 硅成积体电路股份有限公司 | 高速数据传输架构 |
Also Published As
Publication number | Publication date |
---|---|
US20010015923A1 (en) | 2001-08-23 |
GB2365723B (en) | 2002-10-09 |
JP2001236306A (ja) | 2001-08-31 |
CN1310532A (zh) | 2001-08-29 |
US6898722B2 (en) | 2005-05-24 |
JP3461483B2 (ja) | 2003-10-27 |
GB0104437D0 (en) | 2001-04-11 |
GB2365723A (en) | 2002-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1188980C (zh) | 数据传送方法和系统 | |
CN1258150C (zh) | 半导体器件 | |
CN1207670C (zh) | 具有重叠读写操作和可伸缩地址流水线化的数据传送系统 | |
CN1152532C (zh) | 有效的输出请求分组交换设备和方法 | |
CN1223156C (zh) | 用于交叉存取的无阻塞的数据包缓冲的方法与装置 | |
CN1442795A (zh) | 在高速数据总线上并行传输数据的方法和设备 | |
CN1819197A (zh) | 使用最少引脚而被测试的半导体器件、以及测试其的方法 | |
CN101258463A (zh) | 异步脉动流水线 | |
CN1767048A (zh) | 锁存时钟生成电路及串并行变换电路 | |
WO2010104664A1 (en) | Systolic merge sorter | |
CN1455898A (zh) | 数据接收电路 | |
CN101038574A (zh) | 总线仲裁装置 | |
CN1242329C (zh) | 半导体集成电路和测试容易化电路的自动插入方法 | |
CN1264366C (zh) | 一种公平的总线仲裁方法及仲裁装置 | |
CN1801823A (zh) | 多个节点设备互连的单总线通信协议 | |
CN1692597A (zh) | 跃迁检测、确认和存储电路 | |
CN1191420A (zh) | 串并转换器 | |
CN1106097C (zh) | 含有两个缓冲器的帧同步器 | |
CN1297866C (zh) | 集成电路复位方法及复位系统 | |
CN112711393B (zh) | 一种基于fpga的实时多通道累加方法 | |
CN101038573A (zh) | 总线仲裁方法 | |
CN1095584C (zh) | 存储器存取之接口电路及存储器存取的方法 | |
CN1713369A (zh) | 用于半导体集成器件的设计方法、设计程序和存储介质 | |
CN1313900C (zh) | 同步化逻辑电路接口及其同步化方法 | |
CN1286030C (zh) | 访问公共存储器的方法和系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: WD Ref document number: 1037438 Country of ref document: HK |
|
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050209 Termination date: 20110221 |