CN1959645A - 一种位宽转换数据的检测装置及其方法 - Google Patents
一种位宽转换数据的检测装置及其方法 Download PDFInfo
- Publication number
- CN1959645A CN1959645A CN 200510100982 CN200510100982A CN1959645A CN 1959645 A CN1959645 A CN 1959645A CN 200510100982 CN200510100982 CN 200510100982 CN 200510100982 A CN200510100982 A CN 200510100982A CN 1959645 A CN1959645 A CN 1959645A
- Authority
- CN
- China
- Prior art keywords
- data
- bit width
- width conversion
- bit
- restore
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本发明涉及一种位宽转换数据的检测装置,包括数据恢复模块和数据比对模块,其中数据恢复模块用于搜索位宽转换数据中的特征字,在搜索到特征字时,生成指示信号并将该位宽转换数据恢复为恢复数据,所述位宽转换数据是由周期性设有特征字的原始数据经至少两次位宽转换后得到,该位宽转换数据的位宽与原始数据的位宽相同;数据比对模块用于在接收到来自数据恢复模块的指示信号时,根据该指示信号找到数据起始地址,从该地址开始比对所述原始数据和恢复数据。本发明还提供一种位宽转换数据的检测方法。本发明利用电路自行比对位宽转换前后的数据,有效减少检测时间,提高了检测效率和检测可靠性,且本发明实现简单易行。
Description
技术领域
本发明涉及数据检测,更具体地说,涉及一种对经位宽转换电路位宽转换后的数据进行检测的装置及其方法。
背景技术
随着信号传输速率的提高,为保证信号传输质量,单板与芯片之间越来越多地采用了低电压差分信号(Low Voltage Differential Signal,简称LVDS)等串行数据接口。然而,为了保证数据处理的可靠性,芯片内部需要采用并行数据处理方式。因此,通常在芯片内部接口处设置串并/并串位宽转换电路(Serial Deserial Circuit,简称Serdes)进行接入/输出数据的串并/并串转换。
如图1所示,在下行方向,单板上A’点的并行数据经并串转换器(P2S)并串转换成B’点的第一串行数据后,传输至芯片,由芯片内的Serdes进行串并位宽转换,得到C’点的并行数据,然后再进行处理。在上行方向,芯片将E’点的并行数据经Serdes进行位宽转换,得到G’点的串行数据,再传输至单板。
然而由于Serdes串并/并串位宽转换电路没有字节定界点,这样经芯片的Serdes位宽转换的数据与原数据可能存在一定相位偏移。由图2、3所示的下、上行时序图可以看出,对于下行,表现为恢复出的并行数据和原始送入数据并不一定相同,在图中表现为A’点的并行数据和C’点恢复的并行数据不相同;对于上行,即使比对的串行数据从整体看是一样的,但是由于相位偏移可能不同,在同一时间点是不一样的,在图中表现为G’点的数据和F’点的数据在同一时间点上不一样。
因为经位宽转换的数据是否正确,直接影响到芯片的正常工作,故需要对转换前后数据的相位偏移进行检测。然而这种相位偏移不能直接通过检测总线进行数据比对检测,目前一般通过人工比对的方式进行检测。检测时,对于下行,将C’点的并行数据提取出来,经并串转换器(P2S)转换为D’点的第二串行数据,人工比对第二串行数据是否与第一串行数据一致;对于上行,则将芯片内的并行数据并串转换后和经Serdes进行串并位宽转换输出的串行数据进行人工比对。
这种人工比对检测方法需要逐比特比较,无论是通过观察波形还是通过观察打印信息进行比对,都费时费力,通常只能通过观察少量数据来检测,因此检测的结果很不可靠,而且检测效率很低。
发明内容
本发明要解决的技术问题在于,针对现有技术的上述缺陷,提供一种检测效率高、检测结果可靠的位宽转换数据的检测装置及其方法。
本发明解决其技术问题所采用的技术方案是:提供一种位宽转换数据的检测装置,包括:
数据恢复模块,用于搜索位宽转换数据中的特征字,在搜索到特征字时,生成指示信号并将该位宽转换数据恢复为恢复数据,所述位宽转换数据是由周期性设有特征字的原始数据经至少两次位宽转换后得到,该位宽转换数据的位宽与原始数据的位宽相同;和
数据比对模块,用于在接收到来自数据恢复模块的指示信号时,根据该指示信号找到数据起始地址,从该地址开始比对所述原始数据和恢复数据。
在本发明的位宽转换数据的检测装置中,所述原始数据为原始并行数据,所述位宽转换数据由该原始并行数据经串并/并串位宽转换电路芯片和位宽转换模块转换得到。
在本发明的位宽转换数据的检测装置中,所述数据恢复模块中设有位宽大于或等于特征字位宽的寄存器,该寄存器中存储有特征字,该寄存器用于将特征字与位宽转换数据相比较,确定其中是否包含有特征字。
在本发明的位宽转换数据的检测装置中,所述数据比对模块设有一先入先出存储器,用于依次存储原始数据及恢复数据并进行比较,比较结果通过发送高或低电平显示。
在本发明的位宽转换数据的检测装置中,所述先入先出存储器的深度为恢复数据长度的整数分之一或者大于恢复数据长度。
本发明还提供一种位宽转换数据的检测方法,包括:
(a)读取原始数据和该原始数据经至少两次位宽转换得到的位宽转换数据,该原始数据中周期性设有特征字,位宽转换数据的位宽与原始数据的位宽相同;
(b)数据恢复模块搜索所述位宽转换数据中的特征字,当搜索到特征字时,生成指示信号并将该位宽转换数据恢复为恢复数据;
(c)数据比对模块收到所述指示信号后,根据该指示信号找到数据起始地址,从该地址开始比对所述原始数据与恢复数据。
在本发明的位宽转换数据的检测方法中,所述原始数据为原始并行数据,所述位宽转换数据由该原始并行数据经串并/并串位宽转换电路芯片和位宽转换模块转换而来。
在本发明的位宽转换数据的检测方法中,所述步骤(c)进一步包括:
数据比对模块收到指示信号时,将其设有的深度为恢复数据长度的整数分之一的先入先出存储器的计数器置于所述数据起始地址,每比对存储器中存储的一对数据,将计数器加1,比较结果通过发送高或低电平显示;
当计数器计数值等于深度时,将存储器的计数器复位到零,重新开始计数,直到收到下一个指示信号,将计数器复位到所述数据起始地址。
在本发明的位宽转换数据的检测方法,所述步骤(c)进一步包括:
数据比对模块收到指示信号时,将其设有的深度大于恢复数据长度的先入先出存储器的计数器置于所述数据起始地址,每比对存储器中存储的一对数据,将计数器加1,比较结果通过发送高或低电平显示;
直到收到下一个指示信号,将计数器复位到所述数据起始地址。
本发明进一步提供一种位宽转换数据的检测装置,包括:
第一数据恢复模块,用于搜索第一位宽转换数据中的特征字,在搜索到特征字时,生成第一指示信号并将该第一位宽转换数据恢复为第一恢复数据,所述第一位宽转换数据是由周期性设有特征字的原始数据经位宽转换得到;
第二数据恢复模块,用于搜索第二位宽转换数据中的特征字,在搜索到特征字时,生成第二指示信号并将该位宽转换数据恢复为第二恢复数据,所述第二位宽转换数据是由周期性设有特征字的原始数据经位宽转换得到,该第二位宽转换数据的位宽与第一位宽转换数据的位宽相同;和
数据比对模块,用于在接收到来自第一、第二数据恢复模块的第一、第二指示信号时,分别根据第一、第二指示信号找到第一、第二恢复数据的数据起始地址,从该地址开始比对所述第一恢复数据和第二恢复数据。
在本发明的位宽转换数据的检测装置中,所述原始数据为原始并行数据,所述第一位宽转换数据由该原始并行数据经第一位宽转换模块转换得到,所述第二位宽转换数据由该原始并行数据经第一位宽转换模块、串并/并串位宽转换电路芯片及第二位宽转换模块转换得到。
在本发明的位宽转换数据的检测装置中,所述原始数据为原始并行数据,所述第一位宽转换数据由该原始并行数据经位宽转换模块转换得到,所述第二位宽转换数据由该原始并行数据经串并/并串位宽转换电路芯片转换得到。
在本发明的位宽转换数据的检测装置中,所述第一、第二数据恢复模块中均设有位宽大于或等于特征字位宽的寄存器,该寄存器中存储有特征字。
在本发明的位宽转换数据的检测装置中,所述数据比对模块设有一先入先出存储器,用于依次存储第一恢复数据及第二恢复数据并进行比较,比较结果通过发送高或低电平显示。
在本发明的位宽转换数据的检测装置中,所述先入先出存储器的深度为第一和第二恢复数据长度的整数分之一或者大于第一和第二恢复数据长度。
本发明还提供一种位宽转换数据的检测方法,包括:
(a)读取第一位宽转换数据和第二位宽转换数据,该第一位宽转换数据和第二位宽转换数据分别由周期性设有特征字的原始数据经位宽转换得到,且该第一位宽转换数据的位宽与第二位宽转换数据的位宽相同;
(b)第一数据恢复模块搜索所述第一位宽转换数据中的特征字,当搜索到特征字时,生成第一指示信号并将该第一位宽转换数据恢复为第一恢复数据;第二数据恢复模块搜索所述第二位宽转换数据中的特征字,当搜索到特征字时,生成第二指示信号并将该第二位宽转换数据恢复为第二恢复数据;
(c)数据比对模块收到所述第一指示信号和第二指示信号后,分别根据第一、第二指示信号找到第一、第二恢复数据的数据起始地址,从该地址开始比对所述第一恢复数据与第二恢复数据。
在本发明的位宽转换数据的检测方法中,所述原始数据为原始并行数据,所述第一位宽转换数据由该原始并行数据经第一位宽转换模块转换而来,所述第二位宽转换数据由该原始并行数据经第一位宽转换模块、串并/并串位宽转换电路芯片及第二位宽转换模块转换而来。
在本发明的位宽转换数据的检测方法中,所述原始数据为原始并行数据,所述第一位宽转换数据由该原始并行数据经位宽转换模块转换而来,所述第二位宽转换数据由该原始并行数据经串并/并串位宽转换电路芯片转换而来。
在本发明的位宽转换数据的检测方法中,所述步骤(c)进一步包括:
数据比对模块收到第一或第二指示信号时,将其设有的深度为第一和第二恢复数据长度的整数分之一的先入先出存储器的计数器置于所述数据起始地址,每比对存储器中存储的一对数据,将计数器加1,比较结果通过发送高或低电平显示;
当计数器计数值等于深度时,将存储器的计数器复位到零,重新开始计数,直到收到下一个指示信号,将计数器复位到所述数据起始地址。
在本发明的位宽转换数据的检测方法中,所述步骤(c)进一步包括:
数据比对模块收到第一或第二指示信号时,将其设有的深度大于第一和第二恢复数据长度的先入先出存储器的计数器置于所述数据起始地址,每比对存储器中存储的一对数据,将计数器加1,比较结果通过发送高或低电平显示;
直到收到下一个指示信号,将计数器复位到所述数据起始地址。
实施本发明所实施的装置和方法,具有如下有益效果:本发明通过在位宽转换前的原始数据中周期性设置特征字,搜索位宽转换后的产生错位的数据中的特征字,重新该位宽转换后的数据定界将数据恢复,比对原始数据和恢复得到的数据,对位宽转换数据进行检测,可以有效检测出由于相位偏移带来位宽转换后数据的错位。本发明利用电路自行比对位宽转换前后的数据,有效减少检测时间,提高了检测效率和检测可靠性,且本发明实现简单易行。
附图说明
下面将结合附图及实施例对本发明作进一步说明,附图中:
图1是单板到芯片的传输线路图;
图2是图1所示线路图的下行时序图;
图3是图1所示线路图的上行时序图;
图4是本发明第一实施例对位宽转换数据进行检测的结构示意图;
图5是本发明第一实施例的数据恢复模块的工作流程图;
图6是本发明第一实施例当X=1,Y=4时的下行时序图;
图7是本发明第一实施例的数据比对模块当深度是串比特流长度的整数分之一时的工作流程图;
图8是本发明第一实施例的数据比对模块当深度大于串比特流长度时的工作流程图;
图9是本发明第一实施例当X=1,Y=4时的上行时序图;
图10是本发明第二实施例对位宽转换数据进行检测的结构示意图;
图11是本发明第二实施例当X=1,Y=4时的下行时序图;
图12是本发明第二实施例当X=1,Y=4时的上行时序图。
具体实施方式
本发明所提供的方法是通过在位宽转换前的原始数据中周期性设置特征字,搜索位宽转换后数据中的特征字,根据搜索到的特征字将该位宽转换后的数据重新定界以将数据恢复,比对恢复得到的恢复数据,对位宽转换数据进行检测。以下以检测经串并/并串位宽转换电路(Serdes)转换的位宽转换数据为例进一步说明本发明。
如图4所示,为本发明第一实施例对位宽转换前后的数据进行检测的结构示意图。该第一实施例中的位宽转换数据的检测装置包括第一、第二数据恢复模块11、12和第一、第二数据比对模块21、22。其中第一、第二数据恢复模块11、12用于将位宽转换后的数据恢复,第一、第二数据比对模块21、22用于将原始数据与恢复数据进行比较。
在单板到芯片的下行方向上,在来自单扳的A点第一原始并行数据中周期性设置特征字(即送入长度为M的数据,其中前N个数据是特征字),其中特征字的定义是:周期性的两个特征字之间不允许有特征字存在,比如:假设特征字为4’b1111,每隔一百个比特周期性加入,那么在两个4’b1111之间不允许出现4’b1111。该第一原始并行数据经过Y到X比特位宽转换模块(Y2X模块)(在本实施例中,以X=1,Y=4为例)转换为B点的第一串行数据后,送入芯片,由芯片内的Serdes进行串并位宽转换,得到C点相位偏移的第一并行数据。
本发明的第一数据恢复模块11设有位宽不小于特征字位宽的寄存器,该寄存器中存储有特征字。如图5所示,第一数据恢复模块11读取C点的第一并行数据,通过滑窗机制搜索其中的特征字,即将该第一并行数据逐比特放入寄存器中,放入规则可以采用先入先出的方式。当放入的比特数达到寄存器位宽时,比较放入的一组比特与特征字。如果该组比特中存在特征字,则发送一个指示信号(在本例中,该指示信号可以用1比特的高电平表示)到第一数据比对模块21,并将第一并行数据中特征字之后的数据按照原始并行数据的位宽依次重新排列打包,恢复得到D点的第一恢复数据,否则继续搜索比对。
图6是第一实施例以一比特和四比特的数据流总线转换(X=1,Y=4)为例的下行时序图。由图可以看到,经过第一数据恢复模块11恢复后,D点的第一恢复数据可以恢复出A点的第一原始并行数据。
第一数据比对模块21设有先入先出存储器(FIFO),该存储器可采用随机存取存储器(RAM)或寄存器(REG)。第一数据比对模块21读取A点的第一原始并行数据并将其依次置于其存储器中,当收到第一数据恢复模块11发送的指示信号时,读取第一数据恢复模块11恢复得到的D点的第一恢复数据,将其依次置于存储器中,根据指示信号找到第一恢复数据于特征字后重新排列打包数据的数据起始地址,并从该地址开始比对存储于存储器中的两组数据,比对结果可以通过发送高或低电平显示。
该先入先出存储器的深度可确定为:(1)深度是恢复数据长度的整数分之一;(2)深度大于恢复数据长度。
(1)适用于恢复数据长度较大的情况下,如图7所示,当第一数据比对模块21收到第一数据恢复模块11发送的指示信号时,将存储器的计数器置于数据起始地址,每比对存储器中存储的一对数据,将计数器加1,当计数器计数值达到深度时,将存储器的计数器复位为0,重新开始计数,直到收到下一个指示信号,将计数器复位到所述数据起始地址。
(2)适用于恢复数据长度比较短的情况,如图8所示,当数据比对模块20收到第一数据恢复模块11发送的指示信号时,将存储器的计数器置于所述数据起始地址,每比对存储器中存储的一对数据,将计数器加1,直到收到下一个指示信号,将计数器复位到所述数据起始地址。
在芯片到单板的上行方向上,对位宽转换数据的检测方法和检测装置设置与下行方向上相同,亦是将原始并行数据与恢复后得到的并行数据进行比较,只是该原始并行数据是由芯片产生的。在该芯片产生的E点的第二原始并行数据中周期性设置特征字,该第二原始并行数据经Serdes并串位宽转换,得到F点的第二串行数据,送出芯片,该第二串行数据再经过X到Y比特位宽转换模块(X2Y模块)(在本实施例中,以X=1,Y=4为例)进行位宽转换成G点相位偏移的第二并行数据。
第二数据恢复模块12与第一数据恢复模块11相同,用于读取G点的第二并行数据,通过滑窗机制搜索其中的特征字,搜索到特征字时,发送一个指示信号到第二数据比对模块22,并将第二并行数据中特征字之后的数据按照原始并行数据的位宽依次重新排列打包,恢复得到H点的第二恢复数据。
如图9所示,是第一实施例以一比特和四比特的数据流总线转换(X=1,Y=4)为例的上行时序图。由图9可以看到,经过第二数据恢复模块12恢复后,H点的第二恢复数据可以恢复出E点的第二原始并行数据,也就是来自芯片的原始并行数据。
第二数据比对模块22与第一数据比对模块21相同,用于读取E点的第二原始并行数据并将其依次置于其存储器中,当收到第二数据恢复模块12发送的指示信号时读取第二数据恢复模块12恢复得到的H点的第二恢复数据,将其依次置于存储器中,分别根据第一、第二指示信号找到第一、第二恢复数据的数据起始地址,并从该地址开始比对存储于存储器中的两组数据。其比对过程可参见上述对图7和图8的描述。
图10所示,是本发明第二实施例对位宽转换前后的数据进行检测的结构示意图。与第一实施例的不同之处在于,第一实施例对比的数据是并行数据,而第二实施例对比的数据是串行数据,且串行数据都需要经过数据恢复模块恢复后才能送入数据比对模块。因此第二实施例的位宽转换数据的检测装置包括第三、第四、第五、第六数据恢复模块110、111、210、211以及第三、第四数据比对模块120、220。其中各数据恢复模块均可相同,各数据比对模块均可以相同。
其中在下行方向上,单板发送的周期性设有特征字的A点的第一原始并行数据经过第一Y2X模块31转换为B点的第一串行数据,第三数据恢复模块110读取该第一串行数据,并通过滑窗机制搜索其中的特征字,搜索到特征字,发送一个第三指示信号到第三数据比对模块120,并将特征字后的数据重新排列,恢复得到K点的第三恢复数据。
B点的第一串行数据经芯片内的Serdes串并位宽转换得到的C点的第一并行数据,第二Y2X模块32将该第一并行数据进行位宽转换,得到I点的第三串行数据。
第四数据恢复模块111读取I点的第三串行数据,并通过滑窗机制搜索其中的特征字,搜索到特征字,发送一个第四指示信号到第三数据比对模块120,并将特征字后的数据重新排列,恢复得到J点的第四恢复数据。
第三数据比对模块120当收到第三数据恢复模块110发送的第三指示信号时,读取K点的第三恢复数据并将其依次置于其存储器中;当收到第四数据恢复模块111发送的第四指示信号时,读取J点的第四恢复数据并将其依次置于存储器中;而后分别根据第三、第四指示信号找到第三、第四恢复数据的数据起始地址,并从该地址开始比对存储于存储器中的两组数据。比对结果可以通过发送高或低电平显示。
如图11所示,是第二实施例以一比特和四比特的数据流总线转换(X=1,Y=4)为例的下行时序图。
在上行方向上,第三Y2X模块33将芯片发送的周期性设有特征字的E点的第二原始并行数据位宽转换为第四串行数据。
第五数据恢复模块210读取第四串行数据,并通过滑窗机制搜索其中的特征字,搜索到特征字,发送一个第五指示信号到第四数据比对模块220,并将特征字后的数据重新排列,恢复得到L点的第五恢复数据。
E点的第二原始并行数据经芯片内的Serdes并串位宽转换得到的F点的第二串行数据。
第六数据恢复模块211读取F点的第二串行数据,并通过滑窗机制搜索其中的特征字,搜索到特征字,发送一个第六指示信号到第四数据比对模块220,并将特征字后的数据重新排列,恢复得到M点的第六恢复数据。
第四数据比对模块220当收到第五数据恢复模块210发送的第五指示信号时,读取L点的第五恢复数据并将其依次置于其存储器中;当收到第六数据恢复模块211发送的第六指示信号时,读取M点的第六恢复数据并将其依次置于存储器中;而后分别根据第五、第六指示信号找到第五、第六恢复数据的数据起始地址,并从该地址开始比对存储于存储器中的两组数据。比对结果可以通过发送高或低电平显示。
如图12所示,是第二实施例以一比特和四比特的数据流总线转换(X=1,Y=4)为例的上行时序图。
其中,第三、第四、第五及第六数据恢复模块的工作流程可参见前面的图5、图7和图8中所描述的。
以上以检测经串并/并串位宽转换电路(Serdes)转换的位宽转换数据为例对本发明进行了说明,但本发明并不限于检测串并/并串位宽转换数据的情况,而可以检测各种位宽转换的情况,如8bit宽度数据到4bit或者2bit宽度数据转换的情况。
实施本发明,可以有效检测出由于相位偏移带来位宽转换后数据的错位。减少检测时间(无需人工比对),提高检测效率和检测可靠性。
Claims (20)
1、一种位宽转换数据的检测装置,其特征在于,包括:
数据恢复模块,用于搜索位宽转换数据中的特征字,在搜索到特征字时,生成指示信号并将该位宽转换数据恢复为恢复数据,所述位宽转换数据是由周期性设有特征字的原始数据经至少两次位宽转换后得到,该位宽转换数据的位宽与原始数据的位宽相同;和
数据比对模块,用于在接收到来自数据恢复模块的指示信号时,根据该指示信号找到数据起始地址,从该地址开始比对所述原始数据和恢复数据。
2、根据权利要求1所述的位宽转换数据的检测装置,其特征在于,所述原始数据为原始并行数据,所述位宽转换数据由该原始并行数据经串并/并串位宽转换电路和位宽转换模块转换得到。
3、根据权利要求1或2所述的位宽转换数据的检测装置,其特征在于,所述数据恢复模块中设有位宽大于或等于特征字位宽的寄存器,该寄存器中存储有特征字,该寄存器用于将特征字与位宽转换数据相比较,确定其中是否包含有特征字。
4、根据权利要求1或2所述的位宽转换数据的检测装置,其特征在于,所述数据比对模块设有一先入先出存储器,用于依次存储原始数据及恢复数据并进行比较,比较结果通过发送高或低电平显示。
5、根据权利要求4所述的位宽转换数据的检测装置,其特征在于,所述先入先出存储器的深度为恢复数据长度的整数分之一或者大于恢复数据长度。
6、一种位宽转换数据的检测方法,其特征在于,包括:
(a)读取原始数据和该原始数据经至少两次位宽转换得到的位宽转换数据,该原始数据中周期性设有特征字,位宽转换数据的位宽与原始数据的位宽相同;
(b)数据恢复模块搜索所述位宽转换数据中的特征字,当搜索到特征字时,生成指示信号并将该位宽转换数据恢复为恢复数据;
(c)数据比对模块收到所述指示信号后,根据该指示信号找到数据起始地址,从该地址开始比对所述原始数据与恢复数据。
7、根据权利要求6所述的位宽转换数据的检测方法,其特征在于,所述原始数据为原始并行数据,所述位宽转换数据由该原始并行数据经串并/并串位宽转换电路芯片和位宽转换模块转换而来。
8、根据权利要求6或7所述的位宽转换数据的检测方法,其特征在于,所述步骤(c)进一步包括:
数据比对模块收到指示信号时,将其设有的深度为恢复数据长度的整数分之一的先入先出存储器的计数器置于所述数据起始地址,每比对存储器中存储的一对数据,将计数器加1,比较结果通过发送高或低电平显示;
当计数器计数值等于深度时,将存储器的计数器复位到零,重新开始计数,直到收到下一个指示信号,将计数器复位到所述数据起始地址。
9、根据权利要求6或7所述的位宽转换数据的检测方法,其特征在于,所述步骤(c)进一步包括:
数据比对模块收到指示信号时,将其设有的深度大于恢复数据长度的先入先出存储器的计数器置于所述数据起始地址,每比对存储器中存储的一对数据,将计数器加1,比较结果通过发送高或低电平显示;
直到收到下一个指示信号,将计数器复位到所述数据起始地址。
10、一种位宽转换数据的检测装置,其特征在于,包括:
第一数据恢复模块,用于搜索第一位宽转换数据中的特征字,在搜索到特征字时,生成第一指示信号并将该第一位宽转换数据恢复为第一恢复数据,所述第一位宽转换数据是由周期性设有特征字的原始数据经位宽转换得到;
第二数据恢复模块,用于搜索第二位宽转换数据中的特征字,在搜索到特征字时,生成第二指示信号并将该位宽转换数据恢复为第二恢复数据,所述第二位宽转换数据是由周期性设有特征字的原始数据经位宽转换得到,该第二位宽转换数据的位宽与第一位宽转换数据的位宽相同;和
数据比对模块,用于在接收到来自第一、第二数据恢复模块的第一、第二指示信号时,分别根据第一、第二指示信号找到第一、第二恢复数据的数据起始地址,从该地址开始比对所述第一恢复数据和第二恢复数据。
11、根据权利要求10所述的位宽转换数据的检测装置,其特征在于,所述原始数据为原始并行数据,所述第一位宽转换数据由该原始并行数据经第一位宽转换模块转换得到,所述第二位宽转换数据由该原始并行数据经第一位宽转换模块、串并/并串位宽转换电路芯片及第二位宽转换模块转换得到。
12、根据权利要求10所述的位宽转换数据的检测装置,其特征在于,所述原始数据为原始并行数据,所述第一位宽转换数据由该原始并行数据经位宽转换模块转换得到,所述第二位宽转换数据由该原始并行数据经串并/并串位宽转换电路芯片转换得到。
13、根据权利要求10、11或12所述的位宽转换数据的检测装置,其特征在于,所述第一、第二数据恢复模块中均设有位宽大于或等于特征字位宽的寄存器,该寄存器中存储有特征字。
14、根据权利要求10、11或12所述的位宽转换数据的检测装置,其特征在于,所述数据比对模块设有一先入先出存储器,用于依次存储第一恢复数据及第二恢复数据并进行比较,比较结果通过发送高或低电平显示。
15、根据权利要求10、11或12所述的位宽转换数据的检测装置,其特征在于,所述先入先出存储器的深度为第一和第二恢复数据长度的整数分之一或者大于第一和第二恢复数据长度。
16、一种位宽转换数据的检测方法,其特征在于,包括:
(a)读取第一位宽转换数据和第二位宽转换数据,该第一位宽转换数据和第二位宽转换数据分别由周期性设有特征字的原始数据经位宽转换得到,且该第一位宽转换数据的位宽与第二位宽转换数据的位宽相同;
(b)第一数据恢复模块搜索所述第一位宽转换数据中的特征字,当搜索到特征字时,生成第一指示信号并将该第一位宽转换数据恢复为第一恢复数据;第二数据恢复模块搜索所述第二位宽转换数据中的特征字,当搜索到特征字时,生成第二指示信号并将该第二位宽转换数据恢复为第二恢复数据;
(c)数据比对模块收到所述第一指示信号和第二指示信号后,分别根据第一、第二指示信号找到第一、第二恢复数据的数据起始地址,从该地址开始比对所述第一恢复数据与第二恢复数据。
17、根据权利要求16所述的位宽转换数据的检测方法,其特征在于,所述原始数据为原始并行数据,所述第一位宽转换数据由该原始并行数据经第一位宽转换模块转换而来,所述第二位宽转换数据由该原始并行数据经第一位宽转换模块、串并/并串位宽转换电路芯片及第二位宽转换模块转换而来。
18、根据权利要求16所述的位宽转换数据的检测方法,其特征在于,所述原始数据为原始并行数据,所述第一位宽转换数据由该原始并行数据经位宽转换模块转换而来,所述第二位宽转换数据由该原始并行数据经串并/并串位宽转换电路芯片转换而来。
19、根据权利要求16、17或18所述的位宽转换数据的检测方法,其特征在于,所述步骤(c)进一步包括:
数据比对模块收到第一或第二指示信号时,将其设有的深度为第一和第二恢复数据长度的整数分之一的先入先出存储器的计数器置于所述数据起始地址,每比对存储器中存储的一对数据,将计数器加1,比较结果通过发送高或低电平显示;
当计数器计数值等于深度时,将存储器的计数器复位到零,重新开始计数,直到收到下一个指示信号,将计数器复位到所述数据起始地址。
20、根据权利要求16、17或18所述的位宽转换数据的检测方法,其特征在于,所述步骤(c)进一步包括:
数据比对模块收到第一或第二指示信号时,将其设有的深度大于第一和第二恢复数据长度的先入先出存储器的计数器置于所述数据起始地址,每比对存储器中存储的一对数据,将计数器加1,比较结果通过发送高或低电平显示;
直到收到下一个指示信号,将计数器复位到所述数据起始地址。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005101009822A CN100373346C (zh) | 2005-11-01 | 2005-11-01 | 一种位宽转换数据的检测装置及其方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005101009822A CN100373346C (zh) | 2005-11-01 | 2005-11-01 | 一种位宽转换数据的检测装置及其方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1959645A true CN1959645A (zh) | 2007-05-09 |
CN100373346C CN100373346C (zh) | 2008-03-05 |
Family
ID=38071348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005101009822A Expired - Fee Related CN100373346C (zh) | 2005-11-01 | 2005-11-01 | 一种位宽转换数据的检测装置及其方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100373346C (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101688888B (zh) * | 2007-06-07 | 2013-04-17 | Abb技术有限公司 | 数字信号处理中的提高的可靠性 |
CN103747260A (zh) * | 2013-12-26 | 2014-04-23 | 沈阳东软医疗系统有限公司 | 一种压缩、解压缩方法、装置以及扫描系统 |
CN105843106A (zh) * | 2015-01-12 | 2016-08-10 | 深圳市中兴微电子技术有限公司 | 专用数字信号处理器及其实现数据交互转换的装置和方法 |
CN109561467A (zh) * | 2018-12-27 | 2019-04-02 | 日立电梯(中国)有限公司 | 无线数据处理方法和无线发送、接收设备 |
CN111367846A (zh) * | 2018-12-25 | 2020-07-03 | 瑞昱半导体股份有限公司 | 数据位宽转换器及其系统芯片 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5506958A (en) * | 1993-02-10 | 1996-04-09 | Conner Peripherals, Inc. | Error detection for parallel data transfer between a processor and a peripheral device by comparing regisgers storing a sum of values in bytes of data transferred |
CN1221104C (zh) * | 2002-07-12 | 2005-09-28 | 华为技术有限公司 | 一种利用帧定位实现包方式数据高位宽到低位宽的格式转换方法 |
US20050108600A1 (en) * | 2003-11-19 | 2005-05-19 | Infineon Technologies Ag | Process and device for testing a serializer circuit arrangement and process and device for testing a deserializer circuit arrangement |
-
2005
- 2005-11-01 CN CNB2005101009822A patent/CN100373346C/zh not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101688888B (zh) * | 2007-06-07 | 2013-04-17 | Abb技术有限公司 | 数字信号处理中的提高的可靠性 |
CN103747260A (zh) * | 2013-12-26 | 2014-04-23 | 沈阳东软医疗系统有限公司 | 一种压缩、解压缩方法、装置以及扫描系统 |
CN103747260B (zh) * | 2013-12-26 | 2018-05-29 | 沈阳东软医疗系统有限公司 | 一种压缩、解压缩方法、装置以及扫描系统 |
CN105843106A (zh) * | 2015-01-12 | 2016-08-10 | 深圳市中兴微电子技术有限公司 | 专用数字信号处理器及其实现数据交互转换的装置和方法 |
CN105843106B (zh) * | 2015-01-12 | 2019-04-30 | 深圳市中兴微电子技术有限公司 | 专用数字信号处理器及其实现数据交互转换的装置和方法 |
CN111367846A (zh) * | 2018-12-25 | 2020-07-03 | 瑞昱半导体股份有限公司 | 数据位宽转换器及其系统芯片 |
CN111367846B (zh) * | 2018-12-25 | 2022-01-11 | 瑞昱半导体股份有限公司 | 数据位宽转换器及其系统芯片 |
CN109561467A (zh) * | 2018-12-27 | 2019-04-02 | 日立电梯(中国)有限公司 | 无线数据处理方法和无线发送、接收设备 |
CN109561467B (zh) * | 2018-12-27 | 2023-02-28 | 日立电梯(中国)有限公司 | 无线数据处理方法和无线发送、接收设备 |
Also Published As
Publication number | Publication date |
---|---|
CN100373346C (zh) | 2008-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1159661C (zh) | 用于中文的标记和命名实体识别的系统 | |
CN1959645A (zh) | 一种位宽转换数据的检测装置及其方法 | |
CN1916933A (zh) | 视频直读式自动抄表系统及其图像处理方法 | |
CN101035131A (zh) | 协议识别方法及装置 | |
CN1667965A (zh) | 数据传输控制装置及电子设备 | |
CN1836414A (zh) | 多条串行字节线的自动重新对齐 | |
CN1126267C (zh) | 变长编码数据传输装置及其方法、发射机和接收机侧装置 | |
CN1431594A (zh) | 一种多通道多位并行计算crc码的方法 | |
CN1540913A (zh) | 信息传输协议 | |
CN1601519A (zh) | 文档变换系统 | |
CN101043289A (zh) | 一种解除存储器读写冲突的方法和装置 | |
CN101064091A (zh) | 完全缓存oled显示屏列控制电路 | |
CN101034950A (zh) | 一种时钟同步的方法和装置 | |
CN101051991A (zh) | 一种数据推送系统和推送方法 | |
CN1290289C (zh) | Sdh系统中stm-1结构的帧头检测装置及方法 | |
CN1107385C (zh) | 代码变换器 | |
CN1207854C (zh) | 无源光网的并行分布式采样解扰设备及其方法 | |
CN101030381A (zh) | 一种提取mp3文件采样率的方法及装置 | |
CN1633101A (zh) | 一种数据包存储的管理方法和装置 | |
CN1713369A (zh) | 用于半导体集成器件的设计方法、设计程序和存储介质 | |
CN1292362C (zh) | 串口扩展芯片 | |
CN1523830A (zh) | 一种同步数字系列链路接入规程的解封装方法 | |
CN1482784A (zh) | 呼叫号码查找方法 | |
CN1313900C (zh) | 同步化逻辑电路接口及其同步化方法 | |
CN1517912A (zh) | 专利文献资料检索的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080305 Termination date: 20161101 |