CN118676073A - 扇出型封装结构及其制作方法、电子封装、封装方法 - Google Patents

扇出型封装结构及其制作方法、电子封装、封装方法 Download PDF

Info

Publication number
CN118676073A
CN118676073A CN202410763665.1A CN202410763665A CN118676073A CN 118676073 A CN118676073 A CN 118676073A CN 202410763665 A CN202410763665 A CN 202410763665A CN 118676073 A CN118676073 A CN 118676073A
Authority
CN
China
Prior art keywords
chip
carrier
substrate
layer
fan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410763665.1A
Other languages
English (en)
Inventor
陈伯昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hygon Information Technology Co Ltd
Original Assignee
Hygon Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hygon Information Technology Co Ltd filed Critical Hygon Information Technology Co Ltd
Priority to CN202410763665.1A priority Critical patent/CN118676073A/zh
Publication of CN118676073A publication Critical patent/CN118676073A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes) consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明实施例公开一种扇出型封装结构及其制作方法、电子封装、封装方法，涉及集成电路技术领域，能够有效改善扇出型封装结构的翘曲情况，提高扇出型封装结构与其他基板的焊接良率。所述封装结构包括：载片，所述载片的材料为无机材料；芯片，设置于载片的第一表面，其中，所述芯片具有芯片引脚，芯片引脚位于所述芯片的、远离所述载片的表面；载片包覆层，设置于所述载片和所述芯片上，覆盖所述第一表面的目标区域，并包覆所述芯片，其中，所述目标区域为：所述第一表面中，所述芯片所在区域之外的区域；所述载片包覆层的材料为绝缘的无机材料；载片重布线层，设置于所述载片包覆层上，并通过载片包覆层上的第一导电过孔与所述芯片引脚电连接。

Description

扇出型封装结构及其制作方法、电子封装、封装方法
技术领域
本发明涉及集成电路技术领域，尤其涉及一种扇出型封装结构及其制作方法、电子封装、封装方法。
背景技术
扇出型封装是指基于晶圆重构技术，将芯片重新布置到一块人工晶圆上，形成重构晶圆，然后按照重布线技术的工艺步骤进行封装。重布线技术通过在人工晶圆表面沉积金属层和相应的介质层，可以对芯片的引脚（即输入/输出端口）进行重新布局，将其布局到新的、占位更为宽松的区域，得到扇出引脚，也可以对不同的芯片进行互连，以便实现多芯片的整合。
相关技术中，扇出型封装会使用较多的有机材料，例如底填料、塑封料以及聚酰亚胺等，这些有机材料的热膨胀系数与芯片的热膨胀系数通常具有较大差别，例如，有机材料的热膨胀系数通常更大，因此，当扇出型封装需要通过焊接工艺设置在其他基板上时，焊接温度的变化会使这些有机材料与芯片本身发生不同程度的膨胀，并可能导致封装体发生较大程度的翘曲，严重降低了扇出型封装与基板的焊接良率。
发明内容
有鉴于此，本发明实施例提供一种扇出型封装结构及其制作方法、电子封装、封装方法，能够有效改善扇出型封装结构的翘曲情况，大大提高扇出型封装结构与其他基板的焊接良率。
第一方面，本发明实施例提供一种扇出型封装结构，包括：载片，所述载片的材料为无机材料；芯片，设置于所述载片的第一表面，其中，所述芯片具有芯片引脚，所述芯片引脚位于所述芯片的、远离所述载片的表面；载片包覆层，设置于所述载片和所述芯片上，覆盖所述第一表面的目标区域，并包覆所述芯片，其中，所述目标区域为：所述第一表面中，所述芯片所在区域之外的区域；所述载片包覆层的材料为绝缘的无机材料；载片重布线层，设置于所述载片包覆层上，并通过所述载片包覆层上的第一导电过孔与所述芯片引脚电连接。
在一种实施方式中，所述载片的材料包括以下至少一种：硅、玻璃、陶瓷。
在一种实施方式中，所述载片包覆层的材料包括以下至少一种：氧化硅、氮化硅。
在一种实施方式中，所述载片包覆层远离所述载片的表面为平坦表面，所述载片包覆层靠近所述载片的表面，与所述载片及所述芯片的轮廓相适应。
在一种实施方式中，所述载片的厚度为500微米至700微米，所述芯片的厚度为10微米至200微米。
在一种实施方式中，所述载片重布线层包括交替堆叠的金属连线层和介质层，所述介质层上设置有第二导电过孔；所述载片重布线层的远离所述载片的表面设置有焊接凸块；所述第二导电过孔，用于将不同的所述金属连线层电连接，或用于将所述焊接凸块与所述金属连线层电连接。
第二方面，本发明的实施例还提供一种电子封装，包括：封装基板；扇出型封装结构，设置在所述封装基板上；所述扇出型封装结构包括本发明的实施例提供的任一种扇出型封装结构。
在一种实施方式中，所述载片重布线层的远离所述载片的表面设置有焊接凸块，所述扇出型封装结构通过所述焊接凸块与所述封装基板电连接。
第三方面，本发明的实施例还提供一种扇出型封装结构的制作方法，包括：提供支撑衬底，所述支撑衬底上设置有多个贴片标记；所述支撑衬底的材料为无机材料；根据所述贴片标记指示的位置，将与所述贴片标记对应的芯片固定在所述支撑衬底的第一表面上，得到第一复合体；其中，所述芯片具有芯片引脚，所述芯片引脚位于所述芯片的、远离所述支撑衬底的表面；在所述第一复合体上设置衬底包覆层，所述衬底包覆层覆盖所述第一表面的目标区域，并包覆所述芯片，其中，所述目标区域为：所述第一表面中，所述芯片所在区域之外的区域；所述衬底包覆层的材料为绝缘的无机材料；在所述衬底包覆层上设置衬底重布线层，得到第二复合体，所述衬底重布线层通过所述衬底包覆层上的第一导电过孔与所述芯片引脚电连接；根据每个扇出型封装结构中芯片的排列规则，沿与所述第一表面垂直的方向对所述第二复合体进行切割，得到多个扇出型封装结构，其中，每个所述扇出型封装结构包括载片、载片包覆层、载片重布线层及至少一个所述芯片，其中，所述载片、所述载片包覆层、所述载片重布线层分别为对所述第二复合体进行切割时，所述第二复合体中的所述支撑衬底、所述衬底包覆层、所述衬底重布线层被切割形成的分块。
在一种实施方式中，所述提供支撑衬底包括：提供第一衬底；在所述第一衬底上设置第一绝缘层；在所述第一绝缘层上设置第一金属层，并对所述第一金属层进行刻蚀，形成所述贴片标记；在所述第一金属层上设置第二绝缘层，得到所述支撑衬底。
在一种实施方式中，所述根据所述贴片标记指示的位置，将与所述贴片标记对应的芯片固定在所述支撑衬底的第一表面上包括：获取所述芯片所在的晶圆；将所述晶圆从背面减薄至预设厚度，得到减薄晶圆；对所述减薄晶圆进行划片分割，得到所述芯片；根据所述贴片标记指示的位置，将与所述贴片标记对应的所述芯片与所述支撑衬底的第一表面键合。
在一种实施方式中，所述在所述第一复合体上设置衬底包覆层包括：在所述第一复合体上设置第三绝缘层；对所述第三绝缘层进行平坦化和减薄，得到第四绝缘层；在所述第四绝缘层上设置所述第一导电过孔，以使所述第一导电过孔与所述芯片引脚电连接。
在一种实施方式中，所述在所述第一复合体上设置第三绝缘层包括：通过化学气相淀积或物理气相淀积，在所述第一复合体上设置所述第三绝缘层。
在一种实施方式中，所述对所述第三绝缘层进行平坦化和减薄包括：通过化学机械研磨对所述第三绝缘层进行平坦化和减薄。
在一种实施方式中，所述在所述第四绝缘层上设置第一导电过孔包括：在所述第四绝缘层的、与所述芯片的芯片引脚对应的位置上，刻蚀第一过孔；在所述第一过孔的孔壁上设置金属附着层，得到所述第一导电过孔。
第四方面，本发明的实施例还提供一种封装方法，包括：提供封装基板；将扇出型封装结构焊接在所述封装基板上，其中，所述扇出型封装结构包括本发明的实施例提供的任一种扇出型封装结构。
本发明的实施例提供的扇出型封装结构及其制作方法、电子封装、封装方法，由于载片和载片包覆层均为无机材料，通过载片和载片包覆层对芯片进行承载和包裹后，与芯片直接接触的材料均为无机材料，相较于现有技术中通过底填料和塑封料等有机材料与芯片直接接触的方案，载片及载片包覆层的热膨胀系数与芯片的热膨胀系数更接近，且通常远远小于有机材料的热膨胀系数，因此，在将扇出型封装与其他基板焊接时，载片、芯片以及载片包覆层的膨胀程度较小且彼此接近，不容易发生大形变，又由于载片为无机材料形成的，具有较大的硬度和支撑强度，能够在一定程度上抵抗形变的发生，因此，可以有效改善扇出型封装结构的翘曲情况，大大提高扇出型封装结构与其他基板的焊接良率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明的实施例提供的扇出型封装结构的一种结构示意图；
图2为本发明的实施例提供的电子封装的一种结构示意图；
图3为本发明的实施例提供的扇出型封装结构的制作方法的流程图；
图4为本发明的实施例中贴图标记的一种效果示意图；
图5为本发明的实施例提供的扇出型封装结构的制作方法的一种详细流程图；
图6为图5对应的一种工艺流程图；
图7为根据本发明的实施例提供的扇出型封装结构的制作方法形成的一种中间结构的结构示意图；
图8为本发明的实施例提供的封装方法的一种流程图。
具体实施方式
下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
第一方面，本发明的实施例提供一种扇出型封装结构，能够有效改善扇出型封装结构的翘曲情况，大大提高扇出型封装结构与其他基板的焊接良率。
如图1所示，本发明的实施例提供一种扇出型封装结构，其可以包括：
载片1，载片1的材料为无机材料；
芯片2，设置于载片1的第一表面，其中，芯片2具有芯片引脚20，芯片引脚20位于芯片2的、远离载片1的表面；
载片包覆层3，设置于载片1和芯片2上，覆盖第一表面的目标区域，并包覆芯片2，其中，目标区域为：第一表面中，芯片2所在区域之外的区域；载片包覆层3的材料为绝缘的无机材料；
载片重布线层4，设置于载片包覆层3上，并通过载片包覆层3上的第一导电过孔30与芯片引脚20电连接。
本发明的实施例中，载片1是扇出型封装结构的一部分，具有较强的支撑强度，能够承载放置其上的芯片2，放置有芯片2的表面，为载片1的第一表面。由于芯片2通常以硅等无机材料为主体制造，为了使载片1的热膨胀系数与芯片2的热膨胀系数更接近，本发明的实施例中，载片1也采用无机材料制造。
芯片2中设置有芯片引脚20，为了便于对芯片引脚20重分布，本发明的一个实施例中，芯片引脚20可以设置在芯片2的、远离载片1的一面，即与载片1相背离的一面。
可选的，载片1上设置的芯片2的数量可以为1个，也可以为多个，本发明的实施例对此不做限定。当载片1上设置有多个芯片2时，不同的芯片2之间可以通过载片重布线层4彼此互连。
载片包覆层3整体覆盖在载片1第一表面的目标区域和芯片2上，其中，第一表面的目标区域为第一表面中，除芯片2所在区域之外的区域。由于芯片2的上表面与载片1的上表面之间存在高度差，载片包覆层3也可以将芯片2的侧壁覆盖，从而对芯片2形成包覆。
在本发明的一个实施例中，由于芯片2的远离载片1的表面上存在芯片引脚20，为了避免芯片引脚20之间的发生短路，载片包覆层3可以为绝缘的无机材料。
载片重布线层4，设置于载片包覆层3上，并通过载片包覆层3上的第一导电过孔30与芯片引脚20电连接，可以用于实现芯片引脚20的重新分布，或者用于实现不同芯片2之间的互连，即，用于实现不同芯片2的芯片引脚20之间的互连。
本发明的实施例提供的扇出型封装结构，包括：载片1，载片1的材料为无机材料；芯片2，设置于载片1的第一表面，其中，芯片2具有芯片引脚20，芯片引脚20位于芯片2的、远离载片1的表面；载片包覆层3，设置于载片1和芯片2上，覆盖第一表面的目标区域，并包覆芯片2，其中，目标区域为：所述第一表面中，所述芯片所在区域之外的区域；所述载片包覆层的材料为绝缘的无机材料；载片重布线层4，设置于载片包覆层3上，并通过载片包覆层3上的第一导电过孔30与芯片引脚20电连接。由于载片1和载片包覆层3均为无机材料，通过载片1和载片包覆层3对芯片2进行承载和包裹后，与芯片2直接接触的材料均为无机材料，相较于现有技术中通过底填料和塑封料等有机材料与芯片直接接触的方案，载片1及载片包覆层3的热膨胀系数与芯片2的热膨胀系数更接近，且通常远远小于有机材料的热膨胀系数，因此，在将扇出型封装与其他基板焊接时，载片1、芯片2以及载片包覆层3的膨胀程度较小且彼此接近，不容易发生大形变，又由于载片1为无机材料形成的，具有较大的硬度和支撑强度，能够在一定程度上抵抗形变的发生，因此，可以有效改善扇出型封装结构的翘曲情况，大大提高扇出型封装结构与其他基板的焊接良率。
可选的，本发明的实施例中，载片1的材料可以包括各种无机材料，只要该载片1可以在无需有机材料的条件下便于与芯片2固定即可。在一些实施例中，载片1可以通过对重构晶圆进行切割得到，为此，载片1还可以是便于切割的材料，例如，可以为硅、玻璃、陶瓷中的一种或多种。
本发明的实施例中，载片1上还可以设置有贴片标记，以便在制作扇出型封装结构时，将芯片2设置在载片1的目标位置。在一个例子中，贴片标记可以是金属材料，并通过半导体加工工艺在载片1上设置。其中，金属材料具体不限，只要与载片1的外观明显不同，便于从载片1上辨识出即可。示例性的，为了与标准的半导体电路制造工艺兼容，金属材料例如可以包括金属钛层和金属铜层。在另一个例子中，贴片标记也可以通过打孔方式设置在载片1上，或者，在载片为玻璃等透明材质的情况下，还可以在载片的背面画出贴片标记等。
贴片标记的具体形状和分布不限，只要能够标识出芯片在载片1上对应的固定位置即可，例如，在一个例子中，贴片标记可以包括由两个指示图形形成的标记图形组，其中一个指示图形用于指示芯片的左上角位置，另一个指示图形用于指示芯片的右下角位置。根据载片上设置的芯片数量的不同，每个芯片都可以对应一个这样的标记图形组。
可选的，在本发明的一个实施例中，贴片标记除了可以用于指示芯片位置之外，还可以用于指示扇出型封装结构的边界。可选的，在本发明的一个实施例中，用于指示芯片位置的贴片标记可以与用于指示扇出型封装结构边界的贴片标记不同，例如，用于指示芯片位置的贴片标记可以为三角形，用于指示扇出型封装结构边界的贴片标记可以为圆形或十字形等。
在本发明的一个实施例中，载片包覆层3的材料可以包括各种绝缘的无机材料，例如载片包覆层3的材料可以包括氧化硅和/或氮化硅。
由于芯片2设置在载片1上，芯片2与载片1之间存在高度差，基于此，载片包覆层3靠近载片1的表面可以贴合芯片2及载片1的轮廓，并与芯片2及载片1的轮廓相适应，从而对芯片2形成较严密的包覆。与此相反，载片包覆层3远离载片1的表面可以为平坦表面，以便载片重布线层4的设置。
本发明的实施例中，芯片2设置在载片1上，因此，扇出型封装结构的厚度，与载片1的厚度以及芯片2的厚度密切相关。为了使扇出型封装结构整体上符合封装厚度的相关要求，同时兼顾封装工艺的可操作性，在本发明的一个实施例中，载片1的厚度和芯片2的厚度分别可以在一定范围内调整。例如，在一个例子中，载片1的厚度可以为500微米至700微米，芯片2的厚度可以为10微米至200微米。这样，载片1具有相对较大的厚度，可以保证其具有足够的强度来支撑芯片2，芯片2具有相对较小的厚度，可以保证其与载片1的厚度叠加后，也不会超出封装规定的厚度上限。
本发明的实施例中，载片重布线层4可以包括交替堆叠的金属连线层和介质层，金属连线层和介质层的具体层数不限，例如可以为2层，3层，5层等。介质层可以为绝缘材料，既可以为无机的绝缘材料，也可以为有机的绝缘材料。由于介质层并不与芯片2直接接触，二者的热胀冷缩效应的差别对翘曲的影响较小。介质层上可以设置有第二导电过孔；载片重布线层4的、远离载片1的表面可以设置有焊接凸块；第二导电过孔，可以用于将不同的金属连线层电连接，或用于将焊接凸块与金属连线层电连接。此外，前文有所提及，载片重布线层4还通过载片包覆层3上的第一导电过孔30与芯片引脚20电连接，基于此，载片重布线层4既可以通过焊接凸块实现芯片引脚20的重新分布，也可以通过金属连线层实现不同芯片2的芯片引脚20之间的互连。
第二方面，与前述实施例中的扇出型封装结构相对应，本发明的实施例还提供一种电子封装，能够有效改善扇出型封装结构的翘曲情况，大大提高电子封装的良率。
如图2所示，本发明的实施例提供的电子封装可以包括：
封装基板100；
扇出型封装结构200，设置在封装基板100上；扇出型封装结构100包括前述实施例提供的任一种扇出型封装结构，因此，能够通过改善扇出型封装结构的翘曲情况，大大提高扇出型封装结构与其他基板的焊接良率，从而有效提高电子封装的良率。
在一个实施例中，扇出型封装结构200的载片重布线层4的远离载片1的表面设置有焊接凸块43，扇出型封装结构200通过焊接凸块43与封装基板100电连接。
第三方面，与前述实施例中的扇出型封装结构相对应，本发明的实施例还提供一种扇出型封装结构的制作方法，能够有效改善扇出型封装结构的翘曲情况，大大提高扇出型封装结构与其他基板的焊接良率。
如图3所示，本发明的实施例提供的扇出型封装结构的制作方法，可以包括：
S11，提供支撑衬底，所述支撑衬底上设置有多个贴片标记；所述支撑衬底的材料为无机材料；
可选的，贴片标记的具体形状和分布不限，只要能够标识出芯片在支撑衬底上对应的固定位置即可。示例性的，一种贴片标记的示意图可以如图4所示，如图4所示，三角形和十字形为贴片标记，矩形虚线框代表该贴片标记对应的芯片位置。
S12，根据所述贴片标记指示的位置，将与所述贴片标记对应的芯片固定在所述支撑衬底的第一表面上，得到第一复合体；其中，所述芯片具有芯片引脚，所述芯片引脚位于所述芯片的、远离所述支撑衬底的表面；
S13，在所述第一复合体上设置衬底包覆层，衬底包覆层覆盖所述第一表面的目标区域，并包覆所述芯片，其中，所述目标区域为：所述第一表面中，所述芯片所在区域之外的区域；所述衬底包覆层的材料为绝缘的无机材料；
S14，在衬底包覆层上设置衬底重布线层，得到第二复合体，所述衬底重布线层通过所述衬底包覆层上的第一导电过孔与所述芯片引脚电连接；
S15，根据每个扇出型封装结构中芯片的排列规则，沿与所述第一表面垂直的方向对所述第二复合体进行切割，得到多个扇出型封装结构，其中，每个所述扇出型封装结构包括载片、载片包覆层、载片重布线层及至少一个所述芯片，其中，所述载片、所述载片包覆层、所述载片重布线层分别为对所述第二复合体进行切割时，所述第二复合体中的所述支撑衬底、所述衬底包覆层、所述衬底重布线层被切割形成的分块。
本发明的实施例提供的扇出型封装结构的制作方法，能够提供支撑衬底，所述支撑衬底上设置有多个贴片标记；根据所述贴片标记指示的位置，将与所述贴片标记对应的芯片固定在所述支撑衬底的第一表面上，得到第一复合体；其中，所述芯片具有芯片引脚，所述芯片引脚位于所述芯片的、远离所述支撑衬底的表面，在所述第一复合体上设置衬底包覆层，所述衬底包覆层覆盖所述第一表面的目标区域，并包覆所述芯片，其中，所述目标区域为：所述第一表面中，所述芯片所在区域之外的区域；根据每个扇出型封装结构中芯片的排列规则，沿与所述第一表面垂直的方向对所述第二复合体进行切割，得到多个扇出型封装结构，其中，每个所述扇出型封装结构包括载片、载片包覆层、载片重布线层及至少一个所述芯片，其中，所述载片、所述载片包覆层、所述载片重布线层分别为对所述第二复合体进行切割时，所述第二复合体中的所述支撑衬底、所述衬底包覆层、所述衬底重布线层被切割形成的分块。由于支撑衬底和衬底包覆层均为无机材料，相应地，其切割形成的载片和载片包覆层也是无机材料，这样，通过载片和载片包覆层对芯片进行承载和包裹后，与芯片直接接触的材料均为无机材料，相较于现有技术中通过底填料和塑封料等有机材料与芯片直接接触的方案，载片及载片包覆层的热膨胀系数与芯片的热膨胀系数更接近，且通常远远小于有机材料的热膨胀系数，因此，在将扇出型封装与其他基板焊接时，载片、芯片以及载片包覆层的膨胀程度较小且彼此接近，不容易发生大形变，又由于载片为无机材料形成的，具有较大的硬度和支撑强度，能够在一定程度上抵抗形变的发生，因此，可以有效改善扇出型封装结构的翘曲情况，大大提高扇出型封装结构与其他基板的焊接良率。
本发明的实施例中，支撑衬底是带有贴片标记的衬底，为了提供这样的支撑衬底，在本发明的一个实施例中，提供支撑衬底可以包括：
提供第一衬底；
在所述第一衬底上设置第一绝缘层；
在所述第一绝缘层上设置第一金属层，并对所述第一金属层进行刻蚀，形成所述贴片标记；
在所述第一金属层上设置第二绝缘层，得到所述支撑衬底。
本实施例中，可以通过第一金属层形成贴片标记，第一金属层的材料具体不限，只要第一金属层与第一衬底的外观明显不同，便于从第一衬底上辨识出即可。在一个例子中，为了与标准的半导体电路制造工艺兼容，第一金属层可以包括金属钛层和金属铜层。
贴片标记的具体形状和分布不限，只要能够标识出芯片在支撑衬底上对应的固定位置即可，例如，在一个例子中，贴片标记可以包括由两个指示图形形成的标记图形组，其中一个指示图形用于指示芯片的左上角位置，另一个指示图形用于指示芯片的右下角位置。根据支撑衬底上设置的芯片数量的不同，每个芯片都可以对应一个这样的标记图形组。
可选的，在本发明的一个实施例中，贴片标记除了可以用于指示芯片位置之外，还可以用于指示扇出型封装结构的边界，从而便于后续步骤中，将每个单独的扇出型封装结构从整个重构晶圆中切割分离。可选的，在本发明的一个实施例中，用于指示芯片位置的贴片标记可以与用于指示扇出型封装结构边界的贴片标记不同，例如，用于指示芯片位置的贴片标记可以为三角形，用于指示扇出型封装结构边界的贴片标记可以为圆形或十字形等。
具体的，本发明的实施例中，第一衬底可以为硅、玻璃、陶瓷等材料形成的衬底，大小和形状不限，例如可以为圆形、正方形、矩形等。在本发明的一个实施例中，第一衬底可以为12寸硅晶圆。
第一绝缘层可以是一种或多种绝缘的无机材料形成的薄膜，例如可以是氧化硅薄膜和/或氮化硅薄膜。可选的，第一绝缘层可以通过多种方式设置在第一衬底上，在一个例子中，第一衬底为硅晶圆，则可以通过热氧化在第一衬底上形成氧化硅，也可以通过化学气相淀积或物理气相淀积在第一衬底上形成氧化硅和/或氮化硅。在本发明的一个实施例中，可以先在第一衬底上形成氧化硅薄膜，再在氧化硅薄膜上形成氮化硅薄膜，从而能够综合利用氧化硅较强的附着性以及氮化硅较强介电特性，形成第一绝缘层。
上述实施例通过第一金属层在第一衬底上形成贴片标记，但本发明的实施例不限于此，在本发明的其他实施例中，也可以通过其他方式在第一衬底上形成贴片标记。例如，可以在第一衬底上通过打孔的方式形成贴片标记，或者，在第一衬底为玻璃等透明材质的情况下，还可以在第一衬底的背面画出贴片标记等。
通过前述方式在第一衬底上做出贴片标记，得到支撑衬底后，可以在步骤S12中，根据所述贴片标记指示的位置，将与所述贴片标记对应的芯片固定在所述支撑衬底的第一表面上。具体而言，在本发明的一个实施例中，根据所述贴片标记指示的位置，将与所述贴片标记对应的芯片固定在所述支撑衬底的第一表面上可以包括：
获取芯片所在的晶圆；
将所述晶圆从背面减薄至预设厚度，得到减薄晶圆；
对所述减薄晶圆进行划片分割，得到所述芯片；
根据所述贴片标记指示的位置，将与所述贴片标记对应的所述芯片与所述支撑衬底的第一表面键合。
为了使扇出型封装结构的厚度符合相关规定，本实施中，需要进行扇出型封装的芯片并没有直接通过划片操作从其所在的晶圆上分离，而是先对芯片所在的晶圆从背面进行减薄处理。例如，可以通过化学机械研磨的方式，对晶圆背面做研磨，直到达到预设厚度，例如，如果扇出型封装结构要求芯片的厚度为50微米，则可以对晶圆减薄至50微米。减薄后，可以通过机械或激光等划片工艺，对减薄晶圆进行分割，得到相应的芯片。得到芯片后，可以根据支撑衬底中贴片标记指示的位置，将与贴片标记对应的芯片与支撑衬底的第一表面键合。键合可以直接在芯片与支撑衬底之间形成共价键，将芯片固定在支撑衬底的第一表面，无需引入胶体等有机材料，从而能够进一步改善扇出型封装结构的翘曲情况。
将芯片固定在支撑衬底上后，芯片和支撑衬底一起形成第一复合体，芯片的上表面与支撑衬底的上表面之间存在高度差，且芯片的具有芯片引脚的一面远离支撑衬底。得到第一复合体后，可以进一步在第一复合体上设置衬底包覆层，该衬底包覆层可以为绝缘的无机材料。具体而言，在本发明的一个实施例中，在所述第一复合体上设置衬底包覆层可以包括：
在所述第一复合体上设置第三绝缘层；
对所述第三绝缘层进行平坦化和减薄，得到第四绝缘层；
在所述第四绝缘层上设置第一导电过孔，以使所述第一导电过孔与芯片引脚电连接。
可选的，第三绝缘层例如可以为氧化硅、氮化硅等，可以通过化学气相淀积或物理气相淀积等方式，在第一复合体上形成第三绝缘层。由于第一复合体中，支撑衬底与芯片之间存在高度差，第三绝缘层的厚度可以大于芯片的厚度，以便第三绝缘层可以对芯片的侧面进行较完整的包裹。同时，也由于第一复合体中，支撑衬底与芯片之间存在高度差，在第一复合体上设置的第三绝缘层的上表面可能也存在高度差，为此，可以通过例如化学机械研磨等方式对第三绝缘层进行平坦化和减薄，得到第四绝缘层。
经过减薄，第四绝缘层到芯片的上表面之间可以具有较小的厚度，可以方便地在第四绝缘层上设置第一导电过孔。在一个例子中，在所述第四绝缘层上设置第一导电过孔具体可以包括：在所述第四绝缘层的、与所述芯片的芯片引脚对应的位置上，刻蚀第一过孔；在所述第一过孔的孔壁上设置金属附着层，得到所述第一导电过孔。可选的，可以利用光刻胶做掩蔽层，通过干法刻蚀（例如利用IPC（Inductively Coupled Plasma，感应耦合等离子体）刻蚀）或湿法刻蚀（例如用氢氟酸刻蚀），在第四绝缘层上设置第一过孔。得到第一过孔后，可以通过沉积、电镀等方式在第一过孔的孔壁上设置金属附着层（例如金属铜），得到第一导电过孔。
下面通过一个具体的实施例对本发明的实施例提供的扇出型封装结构的制作方法进行详细说明。
图5为本发明的实施例提供的扇出型封装结构的制作方法的一种流程图，图6为图5对应的工艺流程示意图。结合图5和图6，本发明的实施例提供的扇出型封装结构的制作方法可以包括：
S201-1、提供第一衬底。
S202-1、在第一衬底上设置第一绝缘层。
S203-1、在第一绝缘层上设置第一金属层，并对第一金属层进行刻蚀，形成贴片标记。
S204-1、在第一金属层上设置第二绝缘层，得到支撑衬底。跳转到步骤S205。
S201-2、获取芯片所在的晶圆。
S202-2、将晶圆从背面减薄至预设厚度，得到减薄晶圆。
S203-2、对减薄晶圆进行划片分割，得到芯片；跳转到步骤S205。
S205、根据贴片标记指示的位置，将与贴片标记对应的芯片与支撑衬底的第一表面键合，得到第一复合体。
S206、在第一复合体上设置第三绝缘层。
S207、对第三绝缘层进行平坦化和减薄，得到第四绝缘层。
S208、在第四绝缘层上设置第一导电过孔，以使第一导电过孔与芯片引脚电连接，得到衬底包覆层。
S209、在衬底包覆层上设置衬底重布线层，得到第二复合体，衬底重布线层通过衬底包覆层上的第一导电过孔与芯片引脚电连接。
S210、在衬底重布线层上设置焊接凸块。
S211、根据每个扇出型封装结构中芯片的排列规则，沿与所述第一表面垂直的方向对第二复合体进行切割，得到多个扇出型封装结构，其中，每个扇出型封装结构包括载片、载片包覆层、载片重布线层及至少一个所述芯片，其中，所述载片、所述载片包覆层、所述载片重布线层分别为对所述第二复合体进行切割时，所述第二复合体中的所述支撑衬底、所述衬底包覆层、所述衬底重布线层被切割形成的分块。
在另一种实施方式中，第二复合体的衬底重布线层上设置焊接凸块后可以形成如图7所示的结构。其中，第一衬底101例如可以为硅衬底或玻璃衬底，第一衬底101上设置有第一氧化硅层102，第一氧化硅层102上设置有氮化硅层103，氮化硅层103上设置有金属形成的贴片标记104，贴片标记104所在层上覆盖有第二氧化硅层105。第二氧化硅层105上设置有芯片106，芯片106所在层上设置有第三氧化硅层107（即衬底包覆层），第三氧化硅层107上设置有开口，芯片106的芯片引脚可以从开口露出。第三氧化硅层107上设置有衬底重布线层，衬底重布线层包括金属连线层108和介质层109，介质层109的材料例如可以为聚酰亚胺等有机材料，衬底重布线层上设置有焊接凸块110。其中，金属连线层108中可以包括一条或多条金属连线，至少一条金属连线的一端可以通过第三氧化硅层107中的开口与芯片106中的芯片引脚电连接，另一端可以与焊接凸块110电连接。
第四方面，相应的，本发明的实施例还提供一种封装方法，能够有效改善扇出型封装结构的翘曲情况，大大提高电子封装的良率。
如图8所示，本发明的实施例提供的封装方法可以包括：
S31，提供封装基板；
S32，将扇出型封装结构焊接在所述封装基板上，其中，所述扇出型封装结构包括前述实施例提供的任一种扇出型封装结构。
本发明的实施例提供的封装方法，利用前述实施例提供的扇出型封装结构进行封装，因此能够通过改善扇出型封装结构的翘曲情况，大大提高扇出型封装结构与其他基板的焊接良率，从而有效提高电子封装的良率。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
为了描述的方便，描述以上装置是以功能分为各种单元/模块分别描述。当然，在实施本发明时可以把各单元/模块的功能在同一个或多个软件和/或硬件中实现。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (16)

1.一种扇出型封装结构，其特征在于，包括：
载片，所述载片的材料为无机材料；
芯片，设置于所述载片的第一表面，其中，所述芯片具有芯片引脚，所述芯片引脚位于所述芯片的、远离所述载片的表面；
载片包覆层，设置于所述载片和所述芯片上，覆盖所述第一表面的目标区域，并包覆所述芯片，其中，所述目标区域为：所述第一表面中，所述芯片所在区域之外的区域；所述载片包覆层的材料为绝缘的无机材料；
载片重布线层，设置于所述载片包覆层上，并通过所述载片包覆层上的第一导电过孔与所述芯片引脚电连接。
2.根据权利要求1所述的封装结构，其特征在于，所述载片的材料包括以下至少一种：硅、玻璃、陶瓷。
3.根据权利要求1所述的封装结构，其特征在于，所述载片包覆层的材料包括以下至少一种：氧化硅、氮化硅。
4.根据权利要求1所述的封装结构，其特征在于，所述载片包覆层远离所述载片的表面为平坦表面，所述载片包覆层靠近所述载片的表面，与所述载片及所述芯片的轮廓相适应。
5.根据权利要求1所述的封装结构，其特征在于，所述载片的厚度为500微米至700微米，所述芯片的厚度为10微米至200微米。
6.根据权利要求1所述的封装结构，其特征在于，所述载片重布线层包括交替堆叠的金属连线层和介质层，所述介质层上设置有第二导电过孔；所述载片重布线层的远离所述载片的表面设置有焊接凸块；所述第二导电过孔，用于将不同的所述金属连线层电连接，或用于将所述焊接凸块与所述金属连线层电连接。
7.一种电子封装，其特征在于，包括：
封装基板；
扇出型封装结构，设置在所述封装基板上；所述扇出型封装结构包括权利要求1-6中任一项所述的封装结构。
8.根据权利要求7所述的电子封装，其特征在于，所述载片重布线层的远离所述载片的表面设置有焊接凸块，所述扇出型封装结构通过所述焊接凸块与所述封装基板电连接。
9.一种扇出型封装结构的制作方法，其特征在于，包括：
提供支撑衬底，所述支撑衬底上设置有多个贴片标记；所述支撑衬底的材料为无机材料；
根据所述贴片标记指示的位置，将与所述贴片标记对应的芯片固定在所述支撑衬底的第一表面上，得到第一复合体；其中，所述芯片具有芯片引脚，所述芯片引脚位于所述芯片的、远离所述支撑衬底的表面；
在所述第一复合体上设置衬底包覆层，所述衬底包覆层覆盖所述第一表面的目标区域，并包覆所述芯片，其中，所述目标区域为：所述第一表面中，所述芯片所在区域之外的区域；所述衬底包覆层的材料为绝缘的无机材料；
在所述衬底包覆层上设置衬底重布线层，得到第二复合体，所述衬底重布线层通过所述衬底包覆层上的第一导电过孔与所述芯片引脚电连接；
根据每个扇出型封装结构中芯片的排列规则，沿与所述第一表面垂直的方向对所述第二复合体进行切割，得到多个扇出型封装结构，其中，每个所述扇出型封装结构包括载片、载片包覆层、载片重布线层及至少一个所述芯片，其中，所述载片、所述载片包覆层、所述载片重布线层分别为对所述第二复合体进行切割时，所述第二复合体中的所述支撑衬底、所述衬底包覆层、所述衬底重布线层被切割形成的分块。
10.根据权利要求9所述的方法，其特征在于，所述提供支撑衬底包括：
提供第一衬底；
在所述第一衬底上设置第一绝缘层；
在所述第一绝缘层上设置第一金属层，并对所述第一金属层进行刻蚀，形成所述贴片标记；
在所述第一金属层上设置第二绝缘层，得到所述支撑衬底。
11.根据权利要求9所述的方法，其特征在于，所述根据所述贴片标记指示的位置，将与所述贴片标记对应的芯片固定在所述支撑衬底的第一表面上包括：
获取所述芯片所在的晶圆；
将所述晶圆从背面减薄至预设厚度，得到减薄晶圆；
对所述减薄晶圆进行划片分割，得到所述芯片；
根据所述贴片标记指示的位置，将与所述贴片标记对应的所述芯片与所述支撑衬底的第一表面键合。
12.根据权利要求9所述的方法，其特征在于，所述在所述第一复合体上设置衬底包覆层包括：
在所述第一复合体上设置第三绝缘层；
对所述第三绝缘层进行平坦化和减薄，得到第四绝缘层；
在所述第四绝缘层上设置所述第一导电过孔，以使所述第一导电过孔与所述芯片引脚电连接。
13.根据权利要求12所述的方法，其特征在于，所述在所述第一复合体上设置第三绝缘层包括：
通过化学气相淀积或物理气相淀积，在所述第一复合体上设置所述第三绝缘层。
14.根据权利要求12所述的方法，其特征在于，所述对所述第三绝缘层进行平坦化和减薄包括：
通过化学机械研磨对所述第三绝缘层进行平坦化和减薄。
15.根据权利要求12所述的方法，其特征在于，所述在所述第四绝缘层上设置第一导电过孔包括：
在所述第四绝缘层的、与所述芯片的芯片引脚对应的位置上，刻蚀第一过孔；
在所述第一过孔的孔壁上设置金属附着层，得到所述第一导电过孔。
16.一种封装方法，其特征在于，包括：
提供封装基板；
将扇出型封装结构焊接在所述封装基板上，其中，所述扇出型封装结构包括权利要求1-6中任一项所述的封装结构。
CN202410763665.1A 2024-06-13 2024-06-13 扇出型封装结构及其制作方法、电子封装、封装方法 Pending CN118676073A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410763665.1A CN118676073A (zh) 2024-06-13 2024-06-13 扇出型封装结构及其制作方法、电子封装、封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410763665.1A CN118676073A (zh) 2024-06-13 2024-06-13 扇出型封装结构及其制作方法、电子封装、封装方法

Publications (1)

Publication Number Publication Date
CN118676073A true CN118676073A (zh) 2024-09-20

Family

ID=92727685

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410763665.1A Pending CN118676073A (zh) 2024-06-13 2024-06-13 扇出型封装结构及其制作方法、电子封装、封装方法

Country Status (1)

Country Link
CN (1) CN118676073A (zh)

Similar Documents

Publication Publication Date Title
US7271031B2 (en) Universal interconnect die
US7056807B2 (en) Barrier structure against corrosion and contamination in three-dimensional (3-D) wafer-to-wafer vertical stack
US5481133A (en) Three-dimensional multichip package
US7683478B2 (en) Hermetic seal and reliable bonding structures for 3D applications
US7948089B2 (en) Chip stack package and method of fabricating the same
US8987050B1 (en) Method and system for backside dielectric patterning for wafer warpage and stress control
CN112117258A (zh) 一种芯片封装结构及其封装方法
JP2005514767A (ja) 垂直型接続部を使用したチップおよびウェハ集積方法
JP2003078106A (ja) チップ積層型パッケージ素子及びその製造方法
TW201310586A (zh) 半導體結構及其製造方法
TW201338059A (zh) 半導體封裝件及其製法
TWI567894B (zh) 晶片封裝
JP6300301B2 (ja) 半導体装置および半導体装置の製造方法
KR100886706B1 (ko) 적층 패키지 및 그의 제조 방법
KR20010018694A (ko) 3차원 적층 칩 패키지 제조 방법
TWI856619B (zh) 多晶片封裝方法
JP3618330B2 (ja) 半導体装置及びその製造方法
WO2020094096A1 (zh) 超薄来料封装方法
CN101192582B (zh) 半导体结构及其制造方法
CN115188677A (zh) 一种硅基三维集成扇出型封装方法
TWI775352B (zh) 半導體封裝及其製造方法
US7067352B1 (en) Vertical integrated package apparatus and method
CN114171402A (zh) 扇出式堆叠芯片的封装方法及封装结构
TWI854732B (zh) 具有高深寬比tsv的電連接結構及其製造方法
CN118676073A (zh) 扇出型封装结构及其制作方法、电子封装、封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination