CN118251009A - 先浮栅工艺制造etox闪存的方法 - Google Patents
先浮栅工艺制造etox闪存的方法 Download PDFInfo
- Publication number
- CN118251009A CN118251009A CN202410251596.6A CN202410251596A CN118251009A CN 118251009 A CN118251009 A CN 118251009A CN 202410251596 A CN202410251596 A CN 202410251596A CN 118251009 A CN118251009 A CN 118251009A
- Authority
- CN
- China
- Prior art keywords
- floating gate
- oxide layer
- shallow trench
- layer
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 122
- 230000008569 process Effects 0.000 title claims abstract description 98
- 238000007667 floating Methods 0.000 title claims abstract description 90
- SJHPCNCNNSSLPL-CSKARUKUSA-N (4e)-4-(ethoxymethylidene)-2-phenyl-1,3-oxazol-5-one Chemical compound O1C(=O)C(=C/OCC)\N=C1C1=CC=CC=C1 SJHPCNCNNSSLPL-CSKARUKUSA-N 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 239000010410 layer Substances 0.000 claims abstract description 165
- 230000002093 peripheral effect Effects 0.000 claims abstract description 67
- 230000003647 oxidation Effects 0.000 claims abstract description 30
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 17
- 230000005641 tunneling Effects 0.000 claims abstract description 15
- 239000011241 protective layer Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 11
- 238000011065 in-situ storage Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 230000007547 defect Effects 0.000 abstract description 2
- 230000006872 improvement Effects 0.000 description 12
- 230000008878 coupling Effects 0.000 description 11
- 238000010168 coupling process Methods 0.000 description 11
- 238000005859 coupling reaction Methods 0.000 description 11
- 230000002829 reductive effect Effects 0.000 description 11
- 238000000059 patterning Methods 0.000 description 9
- 238000002955 isolation Methods 0.000 description 6
- 239000010408 film Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 239000006117 anti-reflective coating Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种先浮栅工艺制造ETOX闪存的方法，包括步骤：依次形成隧穿介质层、浮栅和第一保护层。进行外围有源区定义并进行刻蚀形成多个第一浅沟槽。在第一浅沟槽的内侧表面形成第一内衬氧化层。依次形成SOC层和SiARC层。进行单元有源区定义并进行刻蚀形成多个第二浅沟槽。在第二浅沟槽的内侧表面形成第二内衬氧化层。在第一和第二浅沟槽中同时填充浅沟槽氧化层。本发明能同时克服浅沟槽的内衬氧化层的形成工艺对外围有源区的圆化不足以及对单元有源区的浮栅氧化损耗过大的缺陷，从而同时改善外围器件和闪存单元的性能。
Description
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种先浮栅(FG-first)工艺制造ETOX闪存的方法。
背景技术
现有传统的FG-first技术路线先做单元有源区(cell active area，CAA)再做外围有源区(peripheral AA，PAA)，因浮栅(Floating gate，FG)在浅沟槽隔离(STI)之前形成,若STI内衬(Liner)氧化层(Oxidation)采用双(Double)STI liner则会使得FG被氧化过多造成耦合率(Coupling ratio)减小,影响闪存单元器件(Cell device)性能.
若采用单(Single)STI liner,外围区域因顶角圆化(Corner rounding)不够使得外围AA即PAA的corner区域栅氧偏薄,外围AA的边缘(edge)的电场偏大,对外围器件(device)性能有影响,如时间相关介质击穿(time dependent dielectric breakdown，TDDB)，指状(finger)结构击穿电压(BV)等。
如图1所示，是现有先浮栅工艺制造ETOX闪存的方法的流程图，如图2A至图2F所示，是现有先浮栅工艺制造ETOX闪存的方法各步骤中的器件结构示意图；现有先浮栅工艺制造ETOX闪存的方法包括如下步骤：
步骤S101，如图2A所示，在半导体衬底101表面依次形成隧穿氧化层(tunneloxide)102、浮栅103和第一保护层104。
所述浮栅103的材料包括多晶硅。
所述第一保护层104的材料包括NIT。
图2A中，步骤S101也采用film stack(NIT/FG/TUNOX)表示，film stack薄膜堆叠，NIT表示所述第一保护层104，FG表示所述浮栅103，TUNOX表示所述隧穿氧化层102。
如图2B所示，进行单元有源区定义并对所述半导体衬底101进行刻蚀形成多个第一浅沟槽105。通常，形成所述第一浅沟槽105包括如下分步骤：
步骤S102，依次沉积(deposition)先进图案化薄膜(advanced patterning film，APF)层和无氮(N-free)介电抗反射涂层(DARC)，APF是一种非晶碳硬质掩膜层。图1中步骤S102也采用APF/N-free DARC deposition表示。
步骤S103，单元有源区的图形化(patterning)定义即光刻定义以及刻蚀(etching)形成所述第一浅沟槽105。图1中，步骤S103也采用CAA patterning&etching表示。
步骤S104，如图2C所示，涂布(coating)底部抗反射涂层106(barc)。图1中，步骤S104也采用BARC coating表示。
步骤S105，如图2D所示，进行外围有源区图形化定义即PAA patterning以及刻蚀形成第二浅沟槽107。图1中，步骤S105也采用PAA patterning&etching表示。
步骤S106，如图2E所示，进行氧化(oxidation)形成浅沟槽隔离的内衬氧化层108。图1中，步骤S106也采用STI liner oxidation表示。
由图2E所示可知，在所述浮栅103的侧面也会被氧化并形成氧化层108a。氧化层108a会消耗所示浮栅103的厚度。
CAA中形成的闪存单元器件，所述浮栅103会保留，所述闪存单元器件在进行擦写时，存储电荷会通过热电子或者FN隧穿方式进出所述浮栅103，故和所述浮栅103的耦合率相关，所述浮栅103的尺寸大，则耦合面积也大，对应的耦合率也会增加，擦或写操作时，电荷进入所述浮栅103的效率也会增加，反之亦然；故所述浮栅103的尺寸减少过大时，会影响闪存单元器件的性能。所以，从而所述闪存单元器件的性能需要保持的角度来考虑，所述内衬氧化层108对应的氧化时间需要较小。
但是，如果所述内衬氧化层108的氧化时间减少，各浅沟槽顶角的圆化会不足。在PAA中会形成外围器件，外围器件是普通的MOS晶体管，不包括所述浮栅103，在去除所述浮栅103和隧穿氧化层102之后，需要重新形成栅氧化层和多晶硅栅。如果所述第二浅沟槽107的顶角没有圆化充分，则热氧化形成栅氧化层时，在PAA边缘处的栅氧化层的厚度会变小，对应区域的阈值电压会变低，MOS晶体管容易在PAA边缘处先导通，也就容易产生漏电，故会影响外围器件的性能。故，从而改善外围器件的性能的交叠考虑，所述内衬氧化层108对应的氧化时间需要较大。
所以，现有方法中，所述闪存单元器件和所述外围器件对所述内衬氧化层108对应的氧化时间的需求正好矛盾。
步骤S107，如图2F所示，在所述第一浅沟槽105和所述第二浅沟槽107中同时填充浅沟槽氧化层109。
发明内容
本发明所要解决的技术问题是提供一种先浮栅工艺制造ETOX闪存的方法，能同时克服浅沟槽的内衬氧化层的形成工艺对外围有源区的圆化不足以及对单元有源区的浮栅氧化损耗过大的缺陷，从而同时改善外围器件和闪存单元的性能。
为解决上述技术问题，本发明提供的先浮栅工艺制造ETOX闪存的方法包括如下步骤：
在半导体衬底表面依次形成隧穿介质层、浮栅和第一保护层。
进行外围有源区定义并对所述半导体衬底进行刻蚀形成多个第一浅沟槽，所述第一浅沟槽位于外围区，各所述第一浅沟槽所环绕区域的所述半导体衬底组成所述外围有源区。
在所述第一浅沟槽的内侧表面形成第一内衬氧化层，所述第一内衬氧化层的形成工艺保证对所述第一浅沟槽的顶角的圆化到第一预期状态，所述第一预期状态保证后续在所述外围有源区的边缘形成的外围器件的栅介质层的厚度满足要求。
依次形成旋涂碳(SOC)层和含硅抗反射涂层(SiARC)，所述SOC层将各所述第一浅沟槽完全填充并延伸到所述第一浅沟槽外的所述第一保护层的表面上，所述SiARC层形成于所述SOC层的表面。
进行单元有源区定义并对所述半导体衬底进行刻蚀形成多个第二浅沟槽，所述第二浅沟槽位于单元区，各所述第二浅沟槽所环绕区域的所述半导体衬底组成所述单元有源区。
在所述第二浅沟槽的内侧表面形成第二内衬氧化层，所述第二内衬氧化层的厚度小于所述第一内衬氧化层的厚度，通过减少所述第二内衬氧化层的厚度减少所述单元有源区顶部的所述浮栅的厚度损耗。
在所述第一浅沟槽和所述第二浅沟槽中同时填充浅沟槽氧化层。
进一步的改进是，所述半导体衬底包括硅衬底。
进一步的改进是，所述隧穿介质层的材料包括氧化层。
进一步的改进是，所述浮栅的材料包括多晶硅。
进一步的改进是，所述第一保护层的材料包括NIT。
进一步的改进是，所述第一内衬氧化层的形成工艺包括热氧化。
所述第二内衬氧化层的形成工艺包括热氧化。
进一步的改进是，所述第一内衬氧化层的形成工艺采用双内衬工艺，所述第二内衬氧化层的形成工艺采用单内衬工艺，所述双内衬工艺的热氧化时间大于所述单内衬工艺的热氧化时间，使所述第一内衬氧化层的厚度大于所述第二内衬氧化层的厚度。
进一步的改进是，所述第一内衬氧化层的热氧化采用原位水汽生长工艺。
所述第二内衬氧化层的热氧化采用原位水汽生长工艺。
进一步的改进是，采用第一次光刻工艺进行所述外围有源区定义。
进一步的改进是，采用第二次光刻工艺进行所述单元有源区定义。
进一步的改进是，所述第二浅沟槽的刻蚀工艺完成后，还包括去除所述SiARC层和所述SOC层的步骤。
进一步的改进是，所述浅沟槽氧化层沉积后将所述第一浅沟槽和所述第二浅沟槽完全填充并延伸到所述第一浅沟槽和所述第二浅沟槽外。
之后，还包括对所述浅沟槽氧化层进行平坦化的步骤。
进一步的改进是，还包括：
去除所述单元有源区和所述外围有源区中的所述第一保护层的步骤；
去除所述外围有源区中的所述浮栅和所述隧穿介质层的步骤。
进一步的改进是，还包括：
在所述外围有源区的表面形成外围器件的栅介质层和多晶硅栅的步骤；
在所述单元有源区中形成闪存单元器件的控制介质层和多晶硅控制栅的步骤。
进一步的改进是，所述多晶硅栅和所述多晶硅控制栅采用相同的多晶硅沉积和刻蚀工艺同时形成。
进一步的改进是，所述栅介质层包括栅氧化层，所述栅氧化层采用热氧化工艺形成。
在先浮栅工艺中，浮栅在浅沟槽隔离工艺之前形成，这使得浮栅的尺寸容易受到浅沟槽隔离工艺中浅沟槽的内衬氧化层的形成工艺的影响，而外围有源区中，又必须保证有足够厚度的内衬氧化层以实现对外围有源区的浅沟槽的顶角的圆化，现有工艺中，浅沟槽的内衬氧化层在外围有源区的浅沟槽的顶角充分圆化以及减少单元有源区中浮栅的尺寸损耗之间存在矛盾，为了克服这一矛盾，本发明先刻蚀形成外围有源区的第一浅沟槽，之后单独进行和第一浅沟槽相对应的第一内衬氧化层的形成工艺，由于此时，单元有源区中的浮栅还没有被图形化，故第一内衬氧化层的形成工艺并不会对单元有源区的浮栅尺寸造成不利影响，故能利用第一内衬氧化层的形成工艺对外围有源区进行充分的圆化，以保证外围器件的栅介质层在外围有源区的边缘处的厚度满足要求，从而改善外围器件的性能。
之后，再采用SOC层填充第一浅沟槽并实现平坦化，再增加SiARC作为硬质掩膜层，这样能在后续采用光刻加刻蚀工艺在单元有源区中形成第二浅沟槽，由于第一浅沟槽中已经形成了第一内衬氧化层，故在第二浅沟槽中形成第二内衬氧化层时，完全能根据保护浮栅的尺寸的需要设置第二内衬氧化层的形成工艺，也即，本发明的第二内衬氧化层的形成工艺完全独立于第一内衬氧化层的形成工艺，由于单元有源区中，没有外围有源区中外围器件的栅介质层的厚度对第一浅沟槽顶角的圆化的要求，这是因为，单元有源区中的隧穿介质层和浮栅已经形成，故第二浅沟槽的顶角圆化程度不会再对隧穿介质层的厚度产生不利影响，此时，仅需着重控制对浮栅的厚度损耗即可，浮栅的厚度损耗越小，则浮栅的尺寸特别是关键尺寸(CD)能得到较好的保持，使得浮栅和控制栅之间或者浮栅和底部的源漏区之间的耦合率(coupling ratio)得到提升，闪存单元的性能也得到提升。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有先浮栅工艺制造ETOX闪存的方法的流程图；
图2A-图2F是现有先浮栅工艺制造ETOX闪存的方法各步骤中的器件结构示意图；
图3是本发明实施例先浮栅工艺制造ETOX闪存的方法的流程图；
图4A-图4H是本发明实施例先浮栅工艺制造ETOX闪存的方法各步骤中的器件结构示意图。
具体实施方式
如图3所示，是本发明实施例先浮栅工艺制造ETOX闪存的方法的流程图；如图4A至图4H所示，是本发明实施例先浮栅工艺制造ETOX闪存的方法各步骤中的器件结构示意图；本发明实施例先浮栅工艺制造ETOX闪存的方法包括如下步骤：
步骤S201，如图4A所示，在半导体衬底201表面依次形成隧穿介质层202、浮栅203和第一保护层204。
本发明实施例中，所述半导体衬底201包括硅衬底。
所述隧穿介质层202的材料包括氧化层。ETOX闪存中，存储电荷会穿过所述隧穿介质层202实现写入或擦除，故所述隧穿介质层202的厚度通常较薄，如10nm左右。
所述浮栅203的材料包括多晶硅。
所述第一保护层204的材料包括NIT。
步骤S202，如图4B所示，进行外围有源区定义并对所述半导体衬底201进行刻蚀形成多个第一浅沟槽205，所述第一浅沟槽205位于外围区，各所述第一浅沟槽205所环绕区域的所述半导体衬底201组成所述外围有源区即PAA。
本发明实施例中，采用第一次光刻工艺进行所述外围有源区定义。
步骤S203，如图4C所示，在所述第一浅沟槽205的内侧表面形成第一内衬氧化层206，所述第一内衬氧化层206的形成工艺保证对所述第一浅沟槽205的顶角的圆化到第一预期状态，所述第一预期状态保证后续在所述外围有源区的边缘形成的外围器件的栅介质层的厚度满足要求。
本发明实施例中，所述第一内衬氧化层206的形成工艺包括热氧化。
在一些实施例中，所述第一内衬氧化层206的热氧化采用原位水汽生长工艺。
步骤S204，如图4D所示，依次形成SOC层207和SiARC层208，所述SOC层207将各所述第一浅沟槽205完全填充并延伸到所述第一浅沟槽205外的所述第一保护层204的表面上，所述SiARC层208形成于所述SOC层207的表面。
步骤S205，如图4E所示，进行单元有源区定义。
本发明实施例中，采用第二次光刻工艺进行所述单元有源区定义。第二次光刻工艺包括涂布光刻胶209，对光刻胶209进行图形化，图形化后的光刻胶209将后续的所述第二浅沟槽210形成区域打开。
如图4F所示，对所述半导体衬底201进行刻蚀形成多个第二浅沟槽210，所述第二浅沟槽210位于单元区，各所述第二浅沟槽210所环绕区域的所述半导体衬底201组成所述单元有源区即CAA。
本发明实施例中，还包括：
所述第二浅沟槽210的刻蚀工艺完成后，还包括去除所述SiARC层208和所述SOC层207的步骤。光刻胶209也会被去除。
步骤S206，如图4G所示，在所述第二浅沟槽210的内侧表面形成第二内衬氧化层211，所述第二内衬氧化层211的厚度小于所述第一内衬氧化层206的厚度，通过减少所述第二内衬氧化层211的厚度减少所述单元有源区顶部的所述浮栅203的厚度损耗。如图4G所示，在形成所述第二内衬氧化层211的形成过程中也会在所述浮栅203的侧面形成氧化层211a，氧化层211a会对所述浮栅203的厚度产生损耗，也即所述浮栅203的尺寸如关键尺寸会变小，所述浮栅203的尺寸缩小，会由影响闪存单元的耦合率，降低器件的性能；也即，所述浮栅203需要通过写入电荷和擦除电荷来实现存储信息的变化，写入和擦除则和所述浮栅203和底部区域或顶部控制栅的耦合面积相关，所述浮栅203的尺寸缩小，耦合率降低，则写入和擦除效率也势必会降低，故会影响闪存单元的性能。
本发明实施例中，所述第二内衬氧化层211的形成工艺包括热氧化。
在一些实施例中，所述第二内衬氧化层211的热氧化采用原位水汽生长工艺。
在一些实施例中，所述第一内衬氧化层206的形成工艺采用双内衬(doubleliner)工艺，所述第二内衬氧化层211的形成工艺采用单内衬工艺，所述第一内衬氧化层206对应的所述双内衬工艺的热氧化时间大于所述单内衬工艺的热氧化时间，使所述第一内衬氧化层206的厚度大于所述第二内衬氧化层211的厚度。
步骤S207，如图4H所示，在所述第一浅沟槽205和所述第二浅沟槽210中同时填充浅沟槽氧化层212。
本发明实施例中，所述浅沟槽氧化层212沉积后将所述第一浅沟槽205和所述第二浅沟槽210完全填充并延伸到所述第一浅沟槽205和所述第二浅沟槽210外。
之后，还包括对所述浅沟槽氧化层212进行平坦化的步骤。
本发明实施例中，还包括：
去除所述单元有源区和所述外围有源区中的所述第一保护层204的步骤；
去除所述外围有源区中的所述浮栅203和所述隧穿介质层202的步骤。
在所述外围有源区的表面形成外围器件的栅介质层和多晶硅栅的步骤。
在一些实施例中，所述栅介质层包括栅氧化层，所述栅氧化层采用热氧化工艺形成。当所述第一浅沟槽205的顶角圆化较好时，在形成所述栅氧化层的过程中，在所述第一浅沟槽205的顶角处以及所述外围有源区的边缘处，也能形成较厚的所述栅氧化层。而如果所述外围有源区的边缘处的所述栅氧化层的厚度不足，则外围器件在所述外围有源区的边缘处的阈值电压会降低并从而容易在所述外围有源区的边缘处提前导通，从而影响外围器件的性能。故能从所述外围器件的性能要求得到在所述外围有源区的边缘处的所述栅介质层的厚度要求，并从而得到所述第一浅沟槽205的顶角的圆化所对应的第一预期状态。
在所述单元有源区中形成闪存单元器件的控制介质层和多晶硅控制栅的步骤。在一些实施例中，所述控制介质层的材料包括氧化层。
所述多晶硅栅和所述多晶硅控制栅采用相同的多晶硅沉积和刻蚀工艺同时形成。
在先浮栅工艺中，浮栅203在浅沟槽隔离工艺之前形成，这使得浮栅203的尺寸容易受到浅沟槽隔离工艺中浅沟槽的内衬氧化层的形成工艺的影响，而外围有源区中，又必须保证有足够厚度的内衬氧化层以实现对外围有源区的浅沟槽的顶角的圆化，现有工艺中，浅沟槽的内衬氧化层在外围有源区的浅沟槽的顶角充分圆化以及减少单元有源区中浮栅203的尺寸损耗之间存在矛盾，为了克服这一矛盾，本发明先刻蚀形成外围有源区的第一浅沟槽205，之后单独进行和第一浅沟槽205相对应的第一内衬氧化层206的形成工艺，由于此时，单元有源区中的浮栅203还没有被图形化，故第一内衬氧化层206的形成工艺并不会对单元有源区的浮栅203尺寸造成不利影响，故能利用第一内衬氧化层206的形成工艺对外围有源区进行充分的圆化，以保证外围器件的栅介质层在外围有源区的边缘处的厚度满足要求，从而改善外围器件的性能。
之后，再采用SOC层207填充第一浅沟槽205并实现平坦化，再增加SiARC作为硬质掩膜层，这样能在后续采用光刻加刻蚀工艺在单元有源区中形成第二浅沟槽210，由于第一浅沟槽205中已经形成了第一内衬氧化层206，故在第二浅沟槽210中形成第二内衬氧化层211时，完全能根据保护浮栅203的尺寸的需要设置第二内衬氧化层211的形成工艺，也即，本发明的第二内衬氧化层211的形成工艺完全独立于第一内衬氧化层206的形成工艺，由于单元有源区中，没有外围有源区中外围器件的栅介质层的厚度对第一浅沟槽205顶角的圆化的要求，这是因为，单元有源区中的隧穿介质层202和浮栅203已经形成，故第二浅沟槽210的顶角圆化程度不会再对隧穿介质层202的厚度产生不利影响，此时，仅需着重控制对浮栅203的厚度损耗即可，浮栅203的厚度损耗越小，则浮栅203的尺寸特别是关键尺寸能得到较好的保持，使得浮栅203和控制栅之间或者浮栅203和底部的源漏区之间的耦合率得到提升，闪存单元的性能也得到提升。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (15)
1.一种先浮栅工艺制造ETOX闪存的方法，其特征在于，包括如下步骤：
在半导体衬底表面依次形成隧穿介质层、浮栅和第一保护层；
进行外围有源区定义并对所述半导体衬底进行刻蚀形成多个第一浅沟槽，所述第一浅沟槽位于外围区，各所述第一浅沟槽所环绕区域的所述半导体衬底组成所述外围有源区；
在所述第一浅沟槽的内侧表面形成第一内衬氧化层，所述第一内衬氧化层的形成工艺保证对所述第一浅沟槽的顶角的圆化到第一预期状态，所述第一预期状态保证后续在所述外围有源区的边缘形成的外围器件的栅介质层的厚度满足要求；
依次形成SOC层和SiARC层，所述SOC层将各所述第一浅沟槽完全填充并延伸到所述第一浅沟槽外的所述第一保护层的表面上，所述SiARC层形成于所述SOC层的表面；
进行单元有源区定义并对所述半导体衬底进行刻蚀形成多个第二浅沟槽，所述第二浅沟槽位于单元区，各所述第二浅沟槽所环绕区域的所述半导体衬底组成所述单元有源区；
在所述第二浅沟槽的内侧表面形成第二内衬氧化层，所述第二内衬氧化层的厚度小于所述第一内衬氧化层的厚度，通过减少所述第二内衬氧化层的厚度减少所述单元有源区顶部的所述浮栅的厚度损耗；
在所述第一浅沟槽和所述第二浅沟槽中同时填充浅沟槽氧化层。
2.如权利要求1所述的先浮栅工艺制造ETOX闪存的方法，其特征在于：所述半导体衬底包括硅衬底。
3.如权利要求1所述的先浮栅工艺制造ETOX闪存的方法，其特征在于：所述隧穿介质层的材料包括氧化层。
4.如权利要求1所述的先浮栅工艺制造ETOX闪存的方法，其特征在于：所述浮栅的材料包括多晶硅。
5.如权利要求1所述的先浮栅工艺制造ETOX闪存的方法，其特征在于：所述第一内衬氧化层的形成工艺包括热氧化；
所述第二内衬氧化层的形成工艺包括热氧化。
6.如权利要求5所述的先浮栅工艺制造ETOX闪存的方法，其特征在于：所述第一内衬氧化层的形成工艺采用双内衬工艺，所述第二内衬氧化层的形成工艺采用单内衬工艺，所述双内衬工艺的热氧化时间大于所述单内衬工艺的热氧化时间，使所述第一内衬氧化层的厚度大于所述第二内衬氧化层的厚度。
7.如权利要求5所述的先浮栅工艺制造ETOX闪存的方法，其特征在于：所述第一内衬氧化层的热氧化采用原位水汽生长工艺；
所述第二内衬氧化层的热氧化采用原位水汽生长工艺。
8.如权利要求1所述的先浮栅工艺制造ETOX闪存的方法，其特征在于：采用第一次光刻工艺进行所述外围有源区定义。
9.如权利要求1所述的先浮栅工艺制造ETOX闪存的方法，其特征在于：采用第二次光刻工艺进行所述单元有源区定义。
10.如权利要求1所述的先浮栅工艺制造ETOX闪存的方法，其特征在于：所述第二浅沟槽的刻蚀工艺完成后，还包括去除所述SiARC层和所述SOC层的步骤。
11.如权利要求1所述的先浮栅工艺制造ETOX闪存的方法，其特征在于：所述浅沟槽氧化层沉积后将所述第一浅沟槽和所述第二浅沟槽完全填充并延伸到所述第一浅沟槽和所述第二浅沟槽外；
之后，还包括对所述浅沟槽氧化层进行平坦化的步骤。
12.如权利要求1所述的先浮栅工艺制造ETOX闪存的方法，其特征在于，还包括：
去除所述单元有源区和所述外围有源区中的所述第一保护层的步骤；
去除所述外围有源区中的所述浮栅和所述隧穿介质层的步骤。
13.如权利要求12所述的先浮栅工艺制造ETOX闪存的方法，其特征在于，还包括：
在所述外围有源区的表面形成外围器件的栅介质层和多晶硅栅的步骤；
在所述单元有源区中形成闪存单元器件的控制介质层和多晶硅控制栅的步骤。
14.如权利要求13所述的先浮栅工艺制造ETOX闪存的方法，其特征在于：所述多晶硅栅和所述多晶硅控制栅采用相同的多晶硅沉积和刻蚀工艺同时形成。
15.如权利要求13所述的先浮栅工艺制造ETOX闪存的方法，其特征在于：所述栅介质层包括栅氧化层，所述栅氧化层采用热氧化工艺形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410251596.6A CN118251009A (zh) | 2024-03-05 | 2024-03-05 | 先浮栅工艺制造etox闪存的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410251596.6A CN118251009A (zh) | 2024-03-05 | 2024-03-05 | 先浮栅工艺制造etox闪存的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118251009A true CN118251009A (zh) | 2024-06-25 |
Family
ID=91558053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410251596.6A Pending CN118251009A (zh) | 2024-03-05 | 2024-03-05 | 先浮栅工艺制造etox闪存的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118251009A (zh) |
-
2024
- 2024-03-05 CN CN202410251596.6A patent/CN118251009A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6093945A (en) | Split gate flash memory with minimum over-erase problem | |
| JP4570240B2 (ja) | 半導体素子及びその製造方法 | |
| US7508048B2 (en) | Methods of fabricating a semiconductor device having multi-gate insulation layers and semiconductor devices fabricated thereby | |
| KR100684886B1 (ko) | 플래시 기억 장치 및 그 제조 방법 | |
| JP4664132B2 (ja) | フラッシュメモリ素子の製造方法 | |
| JP2008503080A (ja) | 分離領域上に消去ゲートを有する不揮発性メモリ | |
| US7933149B2 (en) | Non-volatile memory device | |
| TW201308520A (zh) | 雙閘極式快閃記憶體 | |
| JP5093945B2 (ja) | フラッシュメモリセルの製造方法 | |
| CN110634746B (zh) | 嵌入式闪存的制作方法 | |
| KR100271566B1 (ko) | 반도체장치의제조방법 | |
| US6984559B2 (en) | Method of fabricating a flash memory | |
| TWI234275B (en) | Method of fabricating a flash memory cell | |
| TWI709253B (zh) | 半導體裝置及其製造方法 | |
| CN107946304B (zh) | 一种用于尺寸缩减NORFlash单元工艺集成方法 | |
| CN118251009A (zh) | 先浮栅工艺制造etox闪存的方法 | |
| CN118251008A (zh) | 先浮栅工艺制造etox闪存的方法 | |
| US11678484B2 (en) | Semiconductor structure and manufacturing method thereof and flash memory | |
| CN111883537B (zh) | 嵌入式镜像位sonos存储器的工艺方法 | |
| US7304344B1 (en) | Integrated circuit having independently formed array and peripheral isolation dielectrics | |
| CN109841626B (zh) | 半导体结构及其形成方法 | |
| US20050029580A1 (en) | Method of fabricating flash memory device using sidewall process | |
| JP2008091861A (ja) | フラッシュメモリ素子の製造方法 | |
| JP2002158299A (ja) | 半導体記憶装置及びその製造方法 | |
| US11785769B2 (en) | Manufacturing method of semiconductor device including floating gate and control gate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |