CN118213408A - 一种ldmos器件及ldmos器件的制备方法 - Google Patents

一种ldmos器件及ldmos器件的制备方法 Download PDF

Info

Publication number
CN118213408A
CN118213408A CN202410629116.5A CN202410629116A CN118213408A CN 118213408 A CN118213408 A CN 118213408A CN 202410629116 A CN202410629116 A CN 202410629116A CN 118213408 A CN118213408 A CN 118213408A
Authority
CN
China
Prior art keywords
region
channel
ldmos device
source
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202410629116.5A
Other languages
English (en)
Other versions
CN118213408B (zh
Inventor
张晓宇
岳丹诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Huatai Electronics Co Ltd
Original Assignee
Suzhou Huatai Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Huatai Electronics Co Ltd filed Critical Suzhou Huatai Electronics Co Ltd
Priority to CN202410629116.5A priority Critical patent/CN118213408B/zh
Publication of CN118213408A publication Critical patent/CN118213408A/zh
Application granted granted Critical
Publication of CN118213408B publication Critical patent/CN118213408B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请实施例提供了一种LDMOS器件及LDMOS器件的制备方法。LDMOS器件包括第一掺杂类型的衬底；位于所述衬底之上的第一掺杂类型的外延层；在所述外延层内形成第一掺杂类型的沟道区；形成在所述沟道区内的变掺杂源极，所述变掺杂源极的掺杂浓度自内向外变小；形成在所述沟道区内的沟道欧姆接触区，且所述沟道欧姆接触区和所述变掺杂源极在横向方向间隔设置；其中，所述沟道欧姆接触区接地使得沟道区恒定接地。本申请实施例解决了传统的LDMOS器件工作时源极电位抬升会抬升沟道电位的技术问题。

Description

一种LDMOS器件及LDMOS器件的制备方法
技术领域
本申请涉及半导体技术领域，具体地，涉及一种LDMOS器件及LDMOS器件的制备方法。
背景技术
laterally-diffused metal-oxide semiconductor（LDMOS，横向扩散金属氧化物半导体）是应用于射频功率电路常见的功率放大器半导体器件，其横向加强承压可以满足高耐压及功率放大等方面的要求。单片集成的射频放大电路常有需要控制射频放大LDMOS器件开启和关断的需求，常用的满足开关需求的器件为传统MOS器件，但受限其无漂移区的结构无法承受高电压，使用MOS器件作为开关的使用场景常为较低的漏极电压或源极电压下，无法满足高开启电压的LDMOS的需求，因此使用开发能够承受高电压和工艺兼容性好的LDMOS器件作为射频功率电路的控制模块极其重要。
CN107026200B的一种半导体器件和制造半导体器件的方法中，该类型LDMOS晶体管构成控制射频LDMOS的模块。该申请器件栅极到漏极部分与常规LDMOS结构一致，栅极到源极区域做出改变，使用漏极区域在栅极、源极区域和沟道区域之下延伸，将源极区域和沟道区域与衬底的下方区域隔开，利用寄生三极管结构，形成能够实现独立电位输出的源极高压LDMOS器件。
CN107026200B现有技术方案为LDMOS的漏极区域在栅极、源极区域和沟道区域之下延伸，将源极区域和沟道区域与衬底的下方区域隔开，利用漏极延伸区域的隔离和寄生三极管结构，形成能够实现独立电位输出的源极高压LDMOS器件。
CN107026200B存在以下缺点：
1、现有技术为保证被隔离的作为沟道的p型区域的电位连接（保证其不为浮空电位），将沟道（即p型区域）和源极（即源极区域）通过金属硅化物层连接至作为共同电极的导电连接上为同一电位。器件工作时栅极开启，源极电位被抬升至与漏极相当或略低（受导通电阻影响）的电位，此时位于栅下沟道（即p型区域）的电位会伴随源极（即源极区域）的电位共同抬升。MOS器件栅极开启状态主要由栅极和栅极下方沟道的相对电压决定，沟道绝对电位抬升后，栅和沟道之间的相对电压降低，极易导致器件开启不完全或存在较大的沟道电阻，漏极电位无法传递至源极，造成该器件组成的逻辑电路功能混乱失效。
2、在该器件组成的逻辑控制模块或电路中，如常见的反相器模块，栅极电位开启周期以微秒为单位，且为连续动态过程，栅极电位的连续变化（如上升）中，沟道电位也持续变化（上升），器件栅极对沟道的开启的速度相对于恒定沟道电位的器件变差，源极电位抬升速度也相应变慢，导致该器件组成的控制模块的开关速度慢。
现有技术无法独立结出沟道的电位原因在于，源极和沟道会形成PN结且源极常为重掺杂。如将沟道（即 p型区域）和源极（即源极区域）均单独结出且保持沟道（即 p型区域）的电位恒定为0，栅极开启，源极电位受漏极电位影响抬升时，源极（即源极区域）-沟道形成的PN结会很快击穿，常见击穿电压约为5V左右，难以满足较高漏/源电压需求。
在背景技术中公开的上述信息仅用于加强对本申请的背景的理解，因此其可能包含没有形成为本领域普通技术人员所知晓的现有技术的信息。
发明内容
本申请实施例提供了一种LDMOS器件及LDMOS器件的制备方法，以解决传统的LDMOS器件工作时源极电位抬升会抬升沟道电位的技术问题。
根据本申请实施例的第一个方面，提供了一种LDMOS器件，包括：
第一掺杂类型的衬底；
位于所述衬底之上的第一掺杂类型的外延层；
在所述外延层内形成第一掺杂类型的沟道区；
形成在所述沟道区内的变掺杂源极，所述变掺杂源极的掺杂浓度自内向外变小；
形成在所述沟道区内的沟道欧姆接触区，且所述沟道欧姆接触区和所述变掺杂源极在横向方向间隔设置；其中，所述沟道欧姆接触区接地使得沟道区恒定接地。
根据本申请实施例的第二个方面，提供了一种制备LDMOS器件的制备方法，包括如下步骤：
在第一掺杂类型的衬底之上的第一掺杂类型的外延层；
在所述外延层内形成第一掺杂类型的沟道区；
在所述沟道区内形成变掺杂源极，所述变掺杂源极的掺杂浓度自内向外变小；
在所述沟道区内形成沟道欧姆接触区，且所述沟道欧姆接触区和所述变掺杂源极在横向方向间隔设置；其中，所述沟道欧姆接触区接地使得沟道区恒定接地。
本申请实施例由于采用以上技术方案，具有以下技术效果：
本申请实施例的LDMOS器件，沟道区内的源极采用变掺杂源极，变掺杂源极的掺杂浓度自内向外变小，即变掺杂源极结构的内部掺杂浓度较大且变掺杂源极结构的外侧掺杂浓度较小。这样，变掺杂源极结构的外侧将掺杂浓度较大的变掺杂源极结构的内部和沟道区隔开，实现变掺杂源极结构的内部和变掺杂源极结构的内部不连接，为沟道区4的电位独立提供了条件。
沟道区内的沟道欧姆接触区10和沟道区内的变掺杂源极在横向方向间隔设置，即在沟道区内，沟道欧姆接触区10设置在距离变掺杂源极较远的位置。所述沟道欧姆接触区10接地使得沟道区4恒定接地，即保证了沟道区4的电位不浮空。这样，实现了沟道区4的电位恒定为零，而不受变掺杂源极的电位变化的影响，即实现了沟道区4的电位独立且保持为零。
采用掺杂浓度自内向外变小的变掺杂源极也是实现沟道区4的电位独立的一个重要环节。变掺杂源极结构的外侧和沟道区4形成的PN结，由于变掺杂源极结构的外侧掺杂浓度较小，使得变掺杂源极结构的外侧和沟道区4形成的PN结的击穿电压较高，进而使得本申请实施例的LDMOS器件不易被击穿。如果不采用掺杂浓度自内向外变小的变掺杂源极，而是采用传统的掺杂浓度均匀的源极，源极自身功能要求其是重掺杂，这样，重掺杂的源极和沟道区会形成为PN结。同样，沟道区独立接地。栅极开启，源极电位受漏极电位影响抬升，源极和沟道区形成的PN结会被很快击穿，常见击穿电压约为5伏左右，不能满足LDMOS器件较高漏/源电压的需求。
沟道区内的沟道欧姆接触区10和沟道区内的变掺杂源极在横向方向间隔设置也是实现沟道区4的电位独立的一个重要环节。沟道欧姆接触区10本身要起的作用是很好的将沟道区接出进而接地，这个作用就决定了沟道欧姆接触区10本身需要是重掺杂的沟道欧姆接触区10。如果重掺杂的沟道欧姆接触区10和变掺杂源极结构的外侧连接，这样，重掺杂的沟道欧姆接触区10和变掺杂源极结构的外侧会形成为PN结。栅极开启，源极电位受漏极电位影响抬升，重掺杂的沟道欧姆接触区10和变掺杂源极结构的外侧形成的PN结会被很快击穿，常见击穿电压约为3-4伏左右，低于变掺杂源极结构的外侧和沟道区4形成的PN结的击穿电压，不能满足LDMOS器件较高漏/源电压的需求。
沟道区4的电位独立且保持为零使得本申请实施例的LDMOS器件开启和关断的稳定性较高。进而使得本申请实施例的LDMOS器件组成逻辑控制模块或电路的开关速度能够保持高速。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为本申请实施例的LDMOS器件的示意图；
图2为本申请实施例的LDMOS器件的制备方法执行完步骤S100的结构示意图；
图3为本申请实施例的LDMOS器件的制备方法执行完步骤S200的结构示意图；
图4为本申请实施例的LDMOS器件的制备方法执行完步骤S300的结构示意图；
图5为本申请实施例的LDMOS器件的制备方法执行完步骤S400的结构示意图；
图6为本申请实施例的LDMOS器件的制备方法执行完步骤S500的结构示意图；
图7为本申请实施例的LDMOS器件的制备方法执行完步骤S600的结构示意图；
图8为本申请实施例的LDMOS器件的制备方法执行完步骤S700的结构示意图；
图9为常规LDMOS器件的示意图；
图10为CN107026200B的半导体器件的源极高压击穿曲线图；
图11为本申请实施例的LDMOS器件的源极高压击穿曲线图；
图12为CN107026200B的半导体器件的栅极5V，漏极和源极同为5V时耗尽区和沟道内电势分布图；
图13为本申请实施例的LDMOS器件的栅极5V，漏极和源极同为5V时耗尽区和沟道内电势分布图；
图14为本申请实施例的LDMOS器件和CN107026200B的半导体器件的沟道内电势对比图。
附图标记：
衬底1，外延层2，阱区3，沟道区4，
栅极5，漂移区6，轻掺杂源区7，漏区8，重掺杂源区9，
沟道欧姆接触区10，
变掺杂源极金属硅化物11-1，漏极金属硅化物11-2，栅极金属硅化物11-3，沟道金属硅化物11-4，
场板12，氧化物层13，
变掺杂源极接触通孔14-1，漏极接触通孔14-2，沟道接触通孔14-4，
接地通孔15，
漏极金属16，变掺杂源极金属17，沟道接地金属18，
第二源区2-9，第二沟道欧姆接触区2-10，第二源极接触通孔14-5，
第二源极金属硅化物11-5，第二源极接触通孔14-5，
第二源极接地金属17-2。
具体实施方式
为了使本申请实施例中的技术方案及优点更加清楚明白，以下结合附图对本申请的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本申请的一部分实施例，而不是所有实施例的穷举。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
实施例一
如图1所示，本申请实施例的LDMOS器件，包括：
第一掺杂类型的衬底1；
位于所述衬底1之上的第一掺杂类型的外延层2；
在所述外延层内形成第一掺杂类型的沟道区4；
形成在所述沟道区4内的变掺杂源极，所述变掺杂源极的掺杂浓度自内向外变小；
形成在所述沟道区4内的沟道欧姆接触区10，且所述沟道欧姆接触区10和所述变掺杂源极在横向方向间隔设置；其中，所述沟道欧姆接触区10接地使得沟道区4恒定接地。
本申请实施例的LDMOS器件，沟道区内的源极采用变掺杂源极，变掺杂源极的掺杂浓度自内向外变小，即变掺杂源极结构的内部掺杂浓度较大且变掺杂源极结构的外侧掺杂浓度较小。这样，变掺杂源极结构的外侧将掺杂浓度较大的变掺杂源极结构的内部和沟道区隔开，实现变掺杂源极结构的内部和变掺杂源极结构的内部不连接，为沟道区4的电位独立提供了条件。
沟道区内的沟道欧姆接触区10和沟道区内的变掺杂源极在横向方向间隔设置，即在沟道区内，沟道欧姆接触区10设置在距离变掺杂源极较远的位置。所述沟道欧姆接触区10接地使得沟道区4恒定接地，即保证了沟道区4的电位不浮空。这样，实现了沟道区4的电位恒定为零，而不受变掺杂源极的电位变化的影响，即实现了沟道区4的电位独立且保持为零。
采用掺杂浓度自内向外变小的变掺杂源极也是实现沟道区4的电位独立的一个重要环节。变掺杂源极结构的外侧和沟道区4形成的PN结，由于变掺杂源极结构的外侧掺杂浓度较小，使得变掺杂源极结构的外侧和沟道区4形成的PN结的击穿电压较高，进而使得本申请实施例的LDMOS器件不易被击穿。如果不采用掺杂浓度自内向外变小的变掺杂源极，而是采用传统的掺杂浓度均匀的源极，源极自身功能要求其是重掺杂，这样，重掺杂的源极和沟道区会形成为PN结。同样，沟道区独立接地。栅极开启，源极电位受漏极电位影响抬升，源极和沟道区形成的PN结会被很快击穿，常见击穿电压约为5伏左右，不能满足LDMOS器件较高漏/源电压的需求。
沟道区内的沟道欧姆接触区10和沟道区内的变掺杂源极在横向方向间隔设置也是实现沟道区4的电位独立的一个重要环节。沟道欧姆接触区10本身要起的作用是很好的将沟道区接出进而接地，这个作用就决定了沟道欧姆接触区10本身需要是重掺杂的沟道欧姆接触区10。如果重掺杂的沟道欧姆接触区10和变掺杂源极结构的外侧连接，这样，重掺杂的沟道欧姆接触区10和变掺杂源极结构的外侧会形成为PN结。栅极开启，源极电位受漏极电位影响抬升，重掺杂的沟道欧姆接触区10和变掺杂源极结构的外侧形成的PN结会被很快击穿，常见击穿电压约为3-4伏左右，低于变掺杂源极结构的外侧和沟道区4形成的PN结的击穿电压，不能满足LDMOS器件较高漏/源电压的需求。
沟道区4的电位独立且保持为零使得本申请实施例的LDMOS器件开启和关断的稳定性较高。进而使得本申请实施例的LDMOS器件组成逻辑控制模块或电路的开关速度能够保持高速。
本申请实施例的LDMOS器件与背景技术的CN107026200B的LDMOS器件的对比分析如下：
背景技术的LDMOS器件，沟道电位随源极变化而变化。这样，背景技术的LDMOS器件工作时栅极开启，源极电位被抬升至与漏极相当或略低（受导通电阻影响）的电位，此时位于栅下沟道（即p型区域）的电位会伴随源极（即源极区域）的电位共同抬升。MOS器件栅极开启状态主要由栅极和栅极下方沟道的相对电压决定，沟道绝对电位抬升后，栅极和沟道之间的相对电压降低，极易导致器件开启不完全或存在较大的沟道电阻，漏极电位无法传递至源极，进而造成该器件组成的逻辑电路功能混乱失效。
本申请实施例的LDMOS器件本身还具有漏极和栅极。本申请实施例的LDMOS器件的沟道区4电位独立且保持为零。本申请实施例的LDMOS器件工作时，栅极开启，变掺杂源极电位被提升至与漏极相当或略低（略低的原因是受导通电阻的影响）的电位。由于沟道区4和变掺杂源极的电位分别独立，此时沟道区4的电位仍然保持为零，而不会随着变掺杂源极的电位的变化而变化。栅极开启状态主要由栅极和栅极下方沟道区的相对电压决定，沟道区4的电位恒定为零，栅极和沟道区之间的相对电压保持不变，使得本申请实施例的LDMOS器件的稳定性较高。避免出现背景技术的LDMOS器件出现的漏极电位无法传递至源极，造成该器件组成的逻辑电路功能混乱失效的问题。
LDMOS器件能组成逻辑控制模块或电路，如常见的反相器模块。
背景技术的LDMOS器件组成逻辑控制模块或电路，栅极电位开启周期以微秒为单位，且为连续动态过程，栅极电位的连续变化（如上升）时沟道电位也持续变化（上升），器件栅极对沟道的开启的速度相对于恒定沟道电位的器件变差，源极电位抬升速度也相应变慢，导致该器件组成的控制模块的开关速度慢。
本申请实施例的LDMOS器件组成逻辑控制模块或电路，栅极电位开启周期以微秒为单位，且为连续动态过程，由于沟道区4和变掺杂源极的电位分别独立，沟道区4的电位仍然保持为零，而不会随着变掺杂源极的电位的变化而变化。即在栅极电位的连续变化（如上升）时，沟道区4的电位仍然恒定为零，栅极对电位恒定的沟道区的开启的速度仍然保持高速，源极电位抬升速度也保持高速，进而使得本申请实施例的LDMOS器件组成逻辑控制模块或电路的开关速度能够保持高速。
实施中，如图1所示，所述变掺杂源极包括第二掺杂类型的重掺杂源区9和第二掺杂类型的轻掺杂源区7，所述轻掺杂源区7包裹所述重掺杂源区9的底部和侧面；
所述沟道欧姆接触区10和所述轻掺杂源区7在横向方向间隔设置。
轻掺杂源区7不包裹所述重掺杂源区9的顶部，因为重掺杂源区9的顶部还需要接出。
所述变掺杂源极为两部分：位于内部的重掺杂源区9和包括重掺杂源区9的底部和侧面的轻掺杂源区7。
这样，变掺杂源极的结构简单，便于制备。同时，也能实现轻掺杂源区7和沟道区4形成PN结的作用。
作为另一种变掺杂源极的实施方式，变掺杂源极的掺杂浓度自内向外浓度逐渐变小。
实施中，所述沟道区4和所述轻掺杂源区7形成的PN结的击穿电压大于LDMOS器件的漏极电压和源极电压。
实施中，所述沟道区4和所述轻掺杂源区7形成的PN结的击穿电压的取值范围为大于等于15伏；
LDMOS器件的漏极电压的取值范围为大于等于2.2伏小于等于5伏；
LDMOS器件的源极电压的取值范围为大于等于2.2伏小于等于5伏。
实施中，所述轻掺杂源区7掺杂浓度的量级取值范围为1016/cm3到1019/cm3；
所述沟道区4掺杂浓度的量级取值范围为1014/cm3到1017/cm3；
所述轻掺杂源区7的深度大于所述重掺杂源区9的深度。
对轻掺杂源区7的要求，一方面是轻掺杂源区7的掺杂浓度小于重掺杂源区9的掺杂浓度；另一方面，轻掺杂源区7的深度大于重掺杂源区9的深度。
对沟道区无其它要求。配合关系带来的技术效果为提高源极击穿电压，原理为沟道区4和所述轻掺杂源区7形成轻掺杂的pn结，降低结界面处电场强度，提高击穿电压。
实施中，所述重掺杂源区9掺杂浓度的量级为取值范围为1019/cm3到1021/cm3。
重掺杂源区9的掺杂浓度对击穿电压无影响。重掺杂源区9较高的掺杂浓度保证与变掺杂源极金属硅化物11-1的良好欧姆接触即可。
实施中，如图1所示，所述衬底用于所述LDMOS器件的背面接地；
LDMOS器件还包括：
覆盖所述外延层2的氧化物层13；
沟道金属硅化物11-4，形成在氧化物层13内且位于所述沟道欧姆接触区10之上；
沟道接触通孔14-4，形成在所述沟道欧姆接触区10之上；
沟道接地金属18，形成在所述氧化物层13之上且与所述沟道接触通孔14-4连接；
接地通孔15，自所述氧化物层13向下贯穿至衬底1，且所述接地通孔15连接所述沟道接地金属。
沟道区4、沟道金属硅化物11-4、沟道接触通孔14-4、沟道接地金属18、接地通孔15和接地的衬底1，实现了沟道区独立接地。
实施中，如图1所示，LDMOS器件还包括：
变掺杂源极金属硅化物11-1，形成在氧化物层13内且位于所述重掺杂源区9之上；
变掺杂源极接触通孔14-1，贯穿所述氧化物层13且与所述变掺杂源极金属硅化物11-1连接；
变掺杂源极金属17，形成在所述氧化物层13之上且连接所述变掺杂源极接触通孔14-1。
变掺杂源极、变掺杂源极金属硅化物11-1、变掺杂源极接触通孔14-1、变掺杂源极金属17，实现了变掺杂源极的接出，且沟道区独立于变掺杂源极。
实施中，如图1所示，LDMOS器件还包括：
第二掺杂类型的漂移区6，所述沟道区4和所述漂移区6在横向方向相邻设置；
第一掺杂类型的漏区8，所述漏区作为漏极；
漏极金属硅化物11-2，形成在氧化物层13内且位于所述漏区8之上；
漏极接触通孔14-2，贯穿所述氧化物层13且与所述漏极金属硅化物11-2连接；
漏极金属16，形成在所述氧化物层13之上且连接所述漏极接触通孔14-2。
漏区8、漏极金属硅化物11-2、漏极接触通孔14-2、漏极金属16，实现了漏极的接出。
实施中，如图1所示，LDMOS器件还包括：
栅极5，设置在所述氧化物层13内且位于所述沟道区4的上方，氧化物层中位于所述栅极5之下和沟道区4之上的部分作为栅氧化层；
栅极金属硅化物11-3，形成在氧化物层13内且位于所述栅极5之上；
栅极接触通孔，贯穿所述氧化物层13且与所述栅极金属硅化物11-3连接；
栅极金属，形成在所述氧化物层13之上且连接所述栅极接触通孔。
栅极5、栅极金属硅化物11-3、栅极接触通孔、栅极金属，实现了将栅极接出。
实施中，如图1所示，LDMOS器件还包括：
在所述外延层内形成位于所述第一掺杂类型的沟道区4之下的第一掺杂类型的阱区3；所述阱区3和所述漂移区6在横向方向间隔设置；
场板12，形成在所述氧化物层13内。
实施例二
本申请实施例的半导体器件，包括电路；
所述电路包括第一类型的LDMOS器件，其中，第一类型的LDMOS器件为实施例一的LDMOS器件；
或者所述电路包括第一类型的LDMOS器件和第二类型的LDMOS器件，其中，第一类型的LDMOS器件为实施例一的LDMOS器件，所述第一类型的LDMOS器件和第二类型的LDMOS器件设置在公共的衬底1上。
参照图9为常规的LDMOS器件结构。本申请实施例的LDMOS器件可与常规LDMOS器件（图9所示的LDMOS器件结构）在同一片晶圆或公共衬底上集成，共同组成一种半导体器件，包括电路，所述电路包括本申请器件和常规的LDMOS器件结构。
第二类型的LDMOS器件采用如图9所示的常规的LDMOS器件结构。如图9所示，常规的LDMOS器件结构包括：
公共的第一掺杂类型的衬底1；
位于衬底1之上的第一掺杂类型的外延层2；
在外延层2内且在横向方向间隔设置的第一掺杂类型的阱区3和漂移区6；
第一掺杂类型的沟道区4，位于所述阱区3之上且与漂移区6在横向方向连接；
形成在沟道区4内且在横向方向相连设置的第二沟道欧姆接触区2-10和均匀掺杂的常规的第二源区2-9；
第一掺杂类型的漏区8，形成在漂移区内，所述第二漏区作为第二漏极。
如图9所示，常规的LDMOS器件结构还包括：
覆盖所述外延层2的氧化物层13；
漏极金属硅化物11-2，形成在氧化物层13内且位于所述漏区8之上；
漏极接触通孔14-2，贯穿所述氧化物层13且与所述漏极金属硅化物11-2连接；
漏极金属16，形成在所述氧化物层13之上且连接所述漏极接触通孔14-2。
漏区8、漏极金属硅化物11-2、漏极接触通孔14-2、漏极金属16，实现了漏极的接出。
如图9所示，常规的LDMOS器件结构还包括：
第二源极金属硅化物11-5，形成在所述第二源区2-9和第二沟道欧姆接触区2-10的交界之上；
第二源极接触通孔14-5，贯穿所述氧化物层13且与第二源极金属硅化物11-5连接；
第二源极接地金属17-2，形成在所述氧化物层13之上且与所述第二源极接触通孔14-5连接；
接地通孔15，自所述氧化物层13向下贯穿至衬底1，且所述接地通孔15连接所述第二源极接地金属17-2。
如图9所示，常规的LDMOS器件结构还包括：
栅极5，设置在所述氧化物层13内且位于所述沟道区4的上方，氧化物层中位于所述栅极5之下和沟道区4之上的部分作为栅氧化层；
栅极金属硅化物11-3，形成在氧化物层13内且位于所述栅极5之上；
栅极接触通孔，贯穿所述氧化物层13且与所述栅极金属硅化物11-3连接；
栅极金属，形成在所述氧化物层13之上且连接所述栅极接触通孔。
栅极5、栅极金属硅化物11-3、栅极接触通孔、栅极金属，实现了将栅极接出。
实施例三
本申请实施例的制备实施例一的LDMOS器件的制备方法，包括如下步骤：
在第一掺杂类型的衬底1之上的第一掺杂类型的外延层2；
在所述外延层内形成第一掺杂类型的沟道区4；
在所述沟道区4内形成变掺杂源极，所述变掺杂源极的掺杂浓度自内向外变小；
在所述沟道区4内形成沟道欧姆接触区10，且所述沟道欧姆接触区10和所述变掺杂源极在横向方向间隔设置；其中，所述沟道欧姆接触区10接地使得沟道区4恒定接地。
实施中，所述变掺杂源极包括第二掺杂类型的重掺杂源区9和第二掺杂类型的轻掺杂源区7，所述轻掺杂源区7包裹所述重掺杂源区9的底部和侧面；
所述沟道欧姆接触区10和所述轻掺杂源区7在横向方向间隔设置。
实施中，所述沟道区4和所述轻掺杂源区7形成的PN结的击穿电压大于LDMOS器件的漏极电压和源极电压。
实施中，所述轻掺杂源区7掺杂浓度的量级取值范围为1016/cm3到1019/cm3；
所述沟道区4掺杂浓度的量级为取值范围为1014/cm3到1017/cm3；
所述轻掺杂源区7的深度大于所述重掺杂源区9的深度。
下面以按照实际制备的时间顺序对本申请实施例的LDMOS器件的制备方法进行详细说明：
参照图2，步骤S100：在P+型硅晶圆衬底1上外延生长P+型外延层2。P+型外延层为低阻外延且用于LDMOS器件的背面接地，P+型外延层后续用于离子注入形成LDMOS各区结构（后文描述中的P型和N型，整体可以互换）。
参照图3，步骤S200：在图2形成的结构基础上，通过光刻定义图形区域的方式定义光刻胶或硬掩模版，采用离子注入形成P型阱区3和P型沟道区4。P型阱区为设置在器件源极下方，提高器件鲁棒性、可靠性和降低器件闩锁效应的手段。沟道区为器件栅下的沟道区，此区域注入在栅形成之前，没有采用自对准注入和热扩散的方式，可以注入到栅下较多区域，注入浓度可以偏低与常规自对准方式形成的沟道，低沟道注入浓度提高源极-沟道击穿电压，实现源极高压功能。
参照图4，步骤S300：在图3形成的结构基础上，通过热生长或淀积的方式形成氧化物层13，再淀积多晶硅栅（即作为栅极5），通过光刻和刻蚀定义多晶硅栅。位于多晶硅栅下方的氧化层为栅氧化层，控制沟道区域决定器件是否开启和关断。
参照图5，步骤S400：在图4形成的结构基础上，通过栅极自对准和形成的光刻胶，在栅极靠近漏极一侧定义N型漂移区6，在栅极靠近源极一侧定义轻掺杂源区7。轻掺杂源区7掺杂浓度低于后续形成的重掺杂源区9，并包围重掺杂源区9，形成变掺杂源极的结构。轻掺杂源区7和沟道区4形成的PN结的击穿电压远高于现有技术的N+型源区和P型沟道形成的PN结击穿电压，提高变掺杂源极的高压能力。
参照图6，步骤S500：在图5形成的结构基础上，离子注入形成N+型漏区8、N+型重掺杂源区9和P+型沟道欧姆接触区10。N+型重掺杂源区9注入范围为重掺杂的N型区内，形成渐变掺杂结构。P+型阱区3作用为连接P型沟道区电位独立结出至零电位，保证沟道区电位恒定为0，从而提高器件逻辑稳定性和组成电路的开关速度。同时P+型沟道欧姆接触区10的注入范围设置在稍远离轻掺杂源区7的位置，远离轻掺杂源区7，保证轻掺杂源区7与沟道欧姆接触区10之间的高击穿，提高变掺杂源极的耐高压能力。
参照图7，步骤S600：在图6形成的结构基础上，淀积并通过热反应在N+型重掺杂源区9、N+型漏区8、P+型沟道欧姆接触区10和多晶硅栅上形成变掺杂源极金属硅化物11-1、漏极金属硅化物11-2、沟道金属硅化物11-4、栅极金属硅化物11-3，淀积氧化物和场板12，通过光刻和刻蚀的方式定义场板的长度和形状，再淀积氧化物并通过化学机械抛光方式，将氧化物磨平与外延层平面基本一致。
参照图8，步骤S700：在图7形成的结构基础上，刻蚀形成变掺杂源极接触通孔14-1、漏极接触通孔14-2、沟道接触通孔14-4和接地通孔15，淀积金属并通过光刻和刻蚀的方式形成漏极金属16、变掺杂源极金属17和沟道接地金属18。沟道接地金属18连接沟道欧姆接触区10的金属硅化物和接地通孔，保证沟道和沟道欧姆接触区10的良好对地通路；
参照图9为常规的LDMOS器件结构。本申请实施例的LDMOS器件可与常规LDMOS器件（图9所示的LDMOS器件结构）在同一片晶圆或公共衬底上集成，共同组成一种半导体器件，包括电路，所述电路包括本申请器件和常规的LDMOS器件结构。如图9所示，均匀掺杂的常规的第二源区2-9，第二沟道欧姆接触区2-10，且均匀掺杂的常规的第二源区2-9和 第二沟道欧姆接触区2-10相邻设置。
图10为现有技术的源极高压击穿曲线图。如图10所示，源极击穿电压约15V（图中电流为1×10-6A对应的横轴位置）。
图11为本申请实施例的LDMOS器件源极高压击穿曲线图。如图11所示，源极击穿电压约16V（图中电流突然增加处）。说明本申请器件的变掺杂源极结构，实现了源极高压击穿功能。
图12为CN107026200B的半导体器件的栅极5V，漏极和源极同为5V时耗尽区和沟道内电势分布图。
图13为本申请实施例的LDMOS器件的栅极5V，漏极和源极同为5V时耗尽区和沟道内电势分布图。
图12和图13中的横轴为器件宽度的相对位置，单位为微米，纵轴为垂直深度，单位为微米，以硅晶圆表面为0，向下为正，向上为负。图中横线为体内距离硅晶圆表面0.01微米处的截线，常观察此处电场电势等判断器件特性。
图12为现有技术结构在栅极5V，漏极和源极同为5V时图像，其沟道下方的白线为耗尽区边界，栅极两边耗尽区曲线未连接到一起，说明栅下未形成反型区，器件在栅极电压为5V时（远大于器件开启电压1-1.5V）未形成有效，器件未正常开启。
图13为本申请器件结构在栅极5V，漏极和源极同为5V时图像，其沟道下方的白线为耗尽区边界，栅极两边耗尽区曲线连接到一起，说明栅下形成反型层，器件在栅极电压为5V时（远大于器件开启电压1-1.5V）形成了有效沟道，器件正常开启。
图14为本申请实施例的LDMOS器件和CN107026200B的半导体器件，在栅极5V、漏极和源极同为5V时体内距离硅晶圆表面0.01微米处的沟道内电势分布图。图14横轴为本申请器件宽度的相对位置，其中1-2微米处在器件沟道位置，竖轴为电势大小。
图14说明本申请实施例的LDMOS器件的沟道区电势虽然受到源极电位和漏极电位抬升的影响，但仍保持在较低水平，有效栅极和沟道的电势差（栅极5V减去沟道内的电势强度3V）为2V左右，仍在器件开启电压（约1-1.5V左右）之上，栅极仍可以使沟道形成反型层开启器件，器件逻辑功能正常。
同时，说明CN107026200B的半导体器件结构的沟道电势较高为5V，栅极5V时有效栅极和沟道的电势差为0V（栅极5V减去沟道内的电势强度5V），器件已经无法开启，漏极电位无法传输到源极，器件丧失逻辑功能，该器件组成的逻辑电路功能无法正常工作。
在本申请及其实施例的描述中，需要理解的是，术语“顶”、“底”、“高度”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
在本申请及其实施例中，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请及其实施例中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。
上文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，上文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (13)

1.一种LDMOS器件，其特征在于，包括：
第一掺杂类型的衬底（1）；
位于所述衬底（1）之上的第一掺杂类型的外延层（2）；
在所述外延层内形成第一掺杂类型的沟道区（4）；
形成在所述沟道区（4）内的变掺杂源极，所述变掺杂源极的掺杂浓度自内向外变小；
形成在所述沟道区（4）内的沟道欧姆接触区（10），且所述沟道欧姆接触区（10）和所述变掺杂源极在横向方向间隔设置；其中，所述沟道欧姆接触区（10）接地使得沟道区（4）恒定接地。
2.根据权利要求1所述的LDMOS器件，其特征在于，所述变掺杂源极包括第二掺杂类型的重掺杂源区（9）和第二掺杂类型的轻掺杂源区（7），所述轻掺杂源区（7）包裹所述重掺杂源区（9）的底部和侧面。
3.根据权利要求2所述的LDMOS器件，其特征在于，所述沟道欧姆接触区（10）和所述轻掺杂源区（7）在横向方向间隔设置。
4.根据权利要求3所述的LDMOS器件，其特征在于，所述沟道区（4）和所述轻掺杂源区（7）形成的PN结的击穿电压大于LDMOS器件的漏极电压和源极电压。
5.根据权利要求4所述的LDMOS器件，其特征在于，所述沟道区（4）和所述轻掺杂源区（7）形成的PN结的击穿电压的取值范围为大于等于15伏；
LDMOS器件的漏极电压的取值范围为大于等于2.2伏小于等于5伏；
LDMOS器件的源极电压的取值范围为大于等于2.2伏小于等于5伏。
6.根据权利要求4所述的LDMOS器件，其特征在于，所述轻掺杂源区（7）掺杂浓度的量级取值范围为1016/cm3到1019/cm3；
所述沟道区（4）掺杂浓度的量级取值范围为1014/cm3到1017/cm3；
所述轻掺杂源区（7）的深度大于所述重掺杂源区（9）的深度。
7.根据权利要求3所述的LDMOS器件，其特征在于，所述重掺杂源区（9）掺杂浓度的量级取值范围为1019/cm3到1021/cm3。
8.根据权利要求4至6任一所述的LDMOS器件，其特征在于，所述衬底用于所述LDMOS器件的背面接地；
LDMOS器件还包括：
变掺杂源极金属硅化物（11-1），形成在氧化物层（13）内且位于所述重掺杂源区（9）之上；
变掺杂源极接触通孔（14-1），贯穿所述氧化物层（13）且与所述变掺杂源极金属硅化物（11-1）连接；
变掺杂源极金属（17），形成在所述氧化物层（13）之上且连接所述变掺杂源极接触通孔（14-1）。
9.一种半导体器件，其特征在于，包括电路；
所述电路包括第一类型的LDMOS器件，其中，第一类型的LDMOS器件为权利要求1至8任一所述的LDMOS器件；
或者所述电路包括第一类型的LDMOS器件和第二类型的LDMOS器件，其中，第一类型的LDMOS器件为权利要求1至8任一所述的LDMOS器件，所述第一类型的LDMOS器件和第二类型的LDMOS器件设置在公共的衬底（1）上。
10.一种制备权利要求1至8任一所述的LDMOS器件的制备方法，其特征在于，包括如下步骤：
在第一掺杂类型的衬底（1）之上的第一掺杂类型的外延层（2）；
在所述外延层内形成第一掺杂类型的沟道区（4）；
在所述沟道区（4）内形成变掺杂源极，所述变掺杂源极的掺杂浓度自内向外变小；
在所述沟道区（4）内形成沟道欧姆接触区（10），且所述沟道欧姆接触区（10）和所述变掺杂源极在横向方向间隔设置；其中，所述沟道欧姆接触区（10）接地使得沟道区（4）恒定接地。
11.根据权利要求10所述的制备方法，其特征在于，所述变掺杂源极包括第二掺杂类型的重掺杂源区（9）和第二掺杂类型的轻掺杂源区（7），所述轻掺杂源区（7）包裹所述重掺杂源区（9）的底部和侧面；
所述沟道欧姆接触区（10）和所述轻掺杂源区（7）在横向方向间隔设置。
12.根据权利要求11所述的制备方法，其特征在于，所述沟道区（4）和所述轻掺杂源区（7）形成的PN结的击穿电压大于LDMOS器件的漏极电压和源极电压。
13.根据权利要求12所述的制备方法，其特征在于，所述轻掺杂源区（7）掺杂浓度的量级取值范围为1016/cm3到1019/cm3；
所述沟道区（4）掺杂浓度的量级取值范围为1014/cm3到1017/cm3；
所述轻掺杂源区（7）的深度大于所述沟道区（4）的深度。
CN202410629116.5A 2024-05-21 2024-05-21 一种ldmos器件及ldmos器件的制备方法 Active CN118213408B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410629116.5A CN118213408B (zh) 2024-05-21 2024-05-21 一种ldmos器件及ldmos器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410629116.5A CN118213408B (zh) 2024-05-21 2024-05-21 一种ldmos器件及ldmos器件的制备方法

Publications (2)

Publication Number Publication Date
CN118213408A true CN118213408A (zh) 2024-06-18
CN118213408B CN118213408B (zh) 2024-09-17

Family

ID=91447388

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410629116.5A Active CN118213408B (zh) 2024-05-21 2024-05-21 一种ldmos器件及ldmos器件的制备方法

Country Status (1)

Country Link
CN (1) CN118213408B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101933147A (zh) * 2008-01-14 2010-12-29 沃特拉半导体公司 具保护沟道的功率晶体管
US20140042538A1 (en) * 2012-08-13 2014-02-13 Shanghai Hua Hong Ned Electronics, Co., Ltd. Rf ldmos device and fabrication method thereof
CN107026200A (zh) * 2015-09-18 2017-08-08 安普林荷兰有限公司 半导体器件和制造半导体器件的方法
CN113745309A (zh) * 2020-05-27 2021-12-03 成都蓉矽半导体有限公司 一种具有渐变浓度掺杂层的横向双扩散碳化硅场效应晶体管
CN114122131A (zh) * 2020-08-27 2022-03-01 苏州华太电子技术有限公司 应用于射频放大的rfldmos器件及其制作方法
CN116565004A (zh) * 2023-07-10 2023-08-08 苏州华太电子技术股份有限公司 射频半导体器件及其制作方法
CN117594593A (zh) * 2022-08-19 2024-02-23 万国半导体国际有限合伙公司 结端区域电平转换器和升压二极管相结合的hvic器件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101933147A (zh) * 2008-01-14 2010-12-29 沃特拉半导体公司 具保护沟道的功率晶体管
US20140042538A1 (en) * 2012-08-13 2014-02-13 Shanghai Hua Hong Ned Electronics, Co., Ltd. Rf ldmos device and fabrication method thereof
CN107026200A (zh) * 2015-09-18 2017-08-08 安普林荷兰有限公司 半导体器件和制造半导体器件的方法
CN113745309A (zh) * 2020-05-27 2021-12-03 成都蓉矽半导体有限公司 一种具有渐变浓度掺杂层的横向双扩散碳化硅场效应晶体管
CN114122131A (zh) * 2020-08-27 2022-03-01 苏州华太电子技术有限公司 应用于射频放大的rfldmos器件及其制作方法
CN117594593A (zh) * 2022-08-19 2024-02-23 万国半导体国际有限合伙公司 结端区域电平转换器和升压二极管相结合的hvic器件
CN116565004A (zh) * 2023-07-10 2023-08-08 苏州华太电子技术股份有限公司 射频半导体器件及其制作方法

Also Published As

Publication number Publication date
CN118213408B (zh) 2024-09-17

Similar Documents

Publication Publication Date Title
US9865678B2 (en) High voltage field balance metal oxide field effect transistor (FBM)
KR100859701B1 (ko) 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
KR100562001B1 (ko) 전력 반도체 장치 제조 방법
US7795638B2 (en) Semiconductor device with a U-shape drift region
US7888732B2 (en) Lateral drain-extended MOSFET having channel along sidewall of drain extension dielectric
US6894348B2 (en) Semiconductor device
KR100488196B1 (ko) 돌출된 드레인을 가지는 트랜지스터 및 이의 제조 방법
EP0462270B1 (en) Method of using a semiconductor device comprising a substrate having a dielectrically isolated semiconductor island
US11329153B2 (en) Method for manufacturing laterally diffused metal oxide semiconductor device and semiconductor device
KR20010098551A (ko) 반도체장치 및 그 제조방법
KR20000051294A (ko) 전기적 특성이 향상된 디모스 전계 효과 트랜지스터 및 그 제조 방법
CN117832274A (zh) 一种伪栅阵列demos器件及其制作方法
CN118213408B (zh) 一种ldmos器件及ldmos器件的制备方法
KR20000013572A (ko) 트렌치형 파워 모스펫 및 그 제조방법
US5750416A (en) Method of forming a lateral field effect transistor having reduced drain-to-source on-resistance
CN208240684U (zh) 一种半导体器件
KR100346339B1 (ko) 반도체 장치
US5422509A (en) Integrated current-limiter device for power MOS transistors
CN118136678B (zh) 双栅双沟道ldmos器件及制造方法
JP3649056B2 (ja) 半導体装置
US20220320333A1 (en) High voltage semiconductor device and manufacturing method thereof
KR100479426B1 (ko) 고전압 소자의 구조 및 그 제조 방법
KR20230112458A (ko) 원형 ldmos 소자 및 그 제조 방법
JP4479462B2 (ja) 半導体装置
CN115911114A (zh) Soi-ldmos器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant