CN118102706A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN118102706A CN118102706A CN202211457906.7A CN202211457906A CN118102706A CN 118102706 A CN118102706 A CN 118102706A CN 202211457906 A CN202211457906 A CN 202211457906A CN 118102706 A CN118102706 A CN 118102706A
- Authority
- CN
- China
- Prior art keywords
- region
- layer
- word line
- forming
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 214
- 238000000034 method Methods 0.000 title claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000010408 film Substances 0.000 claims description 76
- 229910052751 metal Inorganic materials 0.000 claims description 67
- 239000002184 metal Substances 0.000 claims description 67
- 238000002955 isolation Methods 0.000 claims description 65
- 239000010409 thin film Substances 0.000 claims description 34
- 238000005530 etching Methods 0.000 claims description 21
- 150000002500 ions Chemical class 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 20
- 239000003990 capacitor Substances 0.000 claims description 17
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 33
- 239000000463 material Substances 0.000 description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 238000005520 cutting process Methods 0.000 description 14
- 235000012239 silicon dioxide Nutrition 0.000 description 12
- 239000000377 silicon dioxide Substances 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- -1 silicon carbide nitride Chemical class 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 239000011701 zinc Substances 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910001439 antimony ion Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910001449 indium ion Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种半导体结构及其形成方法，形成方法包括，提供半导体衬底，其上形成有堆叠结构，堆叠结构包括在竖直方向上交替层叠的牺牲层和半导体层，且包括沿第一方向依次排布的第一有源区、沟道区域和第二有源区；去除沟道区域的牺牲层，以形成空腔，暴露出沟道区域的半导体层的表面；在沟道区域的半导体层的表面上形成沿第二方向延伸的字线结构；在第一有源区和所述第二有源区形成多个第一开口，所述第一开口沿所述竖直方向贯穿所述堆叠结构，且第一开口的侧面暴露出所述沟道区域中所述半导体层的部分侧面；沿多个第一开口刻蚀断开所述沟道区域的所述半导体层，形成沿第二方向排布的多个分立的沟道区。本公开方法减小了字线结构的形成的难度。
Description
技术领域
本公开涉及存储器领域，尤其涉及一种半导体结构及其形成方法。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。
为了提高集成度，现有3D DRAM制作过程中晶体管通常会采用多层堆叠的横向晶体管结构。在半导体衬底上形成多层堆叠的横向晶体管结构时，通常会形成覆盖每一层的横向晶体管的多个沟道区的字线结构，所述字线结构是平行于半导体衬底表面的，但是现有在形成横向的字线结构时难度较大。
发明内容
本公开一些实施例提供了一种半导体结构的形成方法，包括：
提供半导体衬底，所述半导体衬底上形成有堆叠结构，所述堆叠结构包括在竖直方向上交替层叠的牺牲层和半导体层，所述堆叠结构包括晶体管区域，所述晶体管区域包括沿第一方向依次排布的第一有源区、沟道区域和第二有源区，所述第一方向为平行于所述半导体衬底的表面的方向；
去除所述沟道区域的所述牺牲层，以形成空腔，所述空腔暴露出沟道区域的所述半导体层的表面；
在所述沟道区域的半导体层的表面上形成沿第二方向延伸的字线结构，所述第二方向为垂直于所述第一方向且平行于所述半导体衬底的表面的方向；
在所述第一有源区和所述第二有源区形成多个第一开口，所述第一开口沿所述竖直方向贯穿所述堆叠结构，且所述第一开口的侧面暴露出所述沟道区域中所述半导体层的部分侧面；
沿多个所述第一开口刻蚀断开所述沟道区域的所述半导体层，形成沿第二方向排布的多个分立的沟道区。
在一些实施例中，去除所述沟道区域的所述牺牲层时还包括去除所述第一有源区的所述牺牲层，所述空腔还暴露出所述第一有源区的所述半导体层的表面；在所述沟道区域的半导体层的表面上形成沿第二方向延伸的字线结构，包括：
在一些实施例中，在所述空腔暴露出的所述沟道区域和所述第一有源区的所述半导体层的表面以及所述空腔的侧壁表面形成字线介质薄膜层；在所述字线介质薄膜层表面形成字线金属薄膜层；形成覆盖所述字线金属薄膜层且填充满所述空腔的第一隔离层；去除位于所述第一有源区域的第一隔离层并暴露位于所述第一有源区域的所述字线金属薄膜层；去除位于所述第一有源区的半导体层表面的字线介质薄膜层和字线金属薄膜层，保留所述沟道区域的半导体层表面的字线介质薄膜层和字线金属薄膜层。
在一些实施例中，所述堆叠结构还包括沿所述第一方向位于所述晶体管区域两侧的位线区域和电容区域；所述在所述第一有源区和所述第二有源区形成多个第一开口包括：
在所述位线区域和所述第一有源区中形成沿第一方向延伸的且相互平行的多个第一沟槽，且所述第一沟槽沿垂直方向贯穿所述堆叠结构；
在所述电容区域和所述第二有源区中形成沿第一方向延伸的且相互平行的多个第二沟槽，且所述第二沟槽沿垂直方向贯穿所述堆叠结构，一个所述第二沟槽位于一个所述第一沟槽的延伸方向上；
在所述第一沟槽和第二沟槽中填充第二隔离层；
刻蚀去除所述第一沟槽和第二沟槽中的部分第二隔离层，在所述第一沟槽和第二沟槽中第二隔离层中形成多个第一开口。
在一些实施例中，所述堆叠结构还包括沿所述第一方向位于所述晶体管区域两侧的位线区域和电容区域，去除所述沟道区域的所述牺牲层时还包括去除所述位线区域的所述牺牲层，所述空腔还暴露出所述位线区域的所述半导体层的表面；在所述沟道区域的半导体层的表面上形成沿第二方向延伸的字线结构，包括：在所述空腔暴露出的所述位线区域、所述沟道区域和所述第一有源区的所述半导体层的表面以及所述空腔的侧壁表面形成字线介质薄膜层；在所述字线介质薄膜层表面形成字线金属薄膜层；形成覆盖所述字线金属薄膜层且填充满所述空腔的第一隔离层；去除位于所述第一有源区域和所述位线区域的第一隔离层并暴露位于所述第一有源区域和位线区域的所述字线金属薄膜层；去除位于所述第一有源区和位线区域的半导体层表面的字线介质薄膜层和字线金属薄膜层，保留所述沟道区域的半导体层表面的字线介质薄膜层和字线金属薄膜层。
在一些实施例中，所述字线结构的形成过程还包括：沿所述第一开口去除所述第二有源区的所述牺牲层；在所述第一开口中及第二有源区的所述半导体层之间形成第三隔离层；沿第二方向刻蚀去除第二有源区中的第三隔离层以及部分所述第二隔离层，形成暴露出所述空腔侧壁的字线金属薄膜层的第二开口；沿第二开口去除所述暴露的字线金属薄膜层，将所述沟道区域的半导体层表面的剩余的字线介质薄膜层和字线金属薄膜层作为所述字线结构。
在一些实施例中，在形成所述字线介质薄膜层之前，还包括：减薄所述沟道区域的半导体层，使得所述沟道区域减薄后的半导体层的厚度小于所述第一有源区的半导体层的厚度。
在一些实施例中，所述沟道区域减薄后的半导体层的厚度范围为10nm至30nm。
在一些实施例中，形成第三隔离层后，还包括：沿第二方向刻蚀去除所述第一有源区的第三隔离层和部分第一隔离层和第二隔离层，形成沿第二方向延伸且暴露出第一有源区的半导体层表面的第三开口。
在一些实施例中，形成第三开口后，还包括：沿所述第二开口对所述第二有源区的半导体层进行掺杂杂质离子，在所述第二有源区的半导体层中形成源区，沿所述第三开口对所述第一有源区的半导体层进行掺杂杂质离子，在所述第一有源区的半导体层中形成漏区。
在一些实施例中，形成源区和漏区后，形成填充满所述第二开口第三开口的支撑侧墙。
在一些实施例中，形成漏区后，还包括：在所述位线区域形成多个分立的位线，每一个所述位线与所述第一有源区中的竖直方向上的多个所述漏区连接；在所述电容区域形成与所述第二有源区中的源区连接的电容器。
在一些实施例中，沿所述第二方向相邻的所述第一沟槽之间剩余的半导体层的宽度大于2.5埃，且沿所述第二方向相邻的所述第二沟槽之间剩余的半导体层的宽度大于2.5埃。
本公开一些实施例还提供了一种半导体结构，包括：
半导体衬底；
位于所述半导体衬底上沿第一方向延伸的有源结构，所述有源结构沿竖直方向和第二方向间隔排布，所述有源结构包括沟道区，所述沟道区包括中间部分和位于所述中间部分的沿所述第一方向上的两端的端部，所述中间部分沿所述第二方向上的最大宽度大于所述端部沿所述第二方向上的最大宽度。
在一些实施例中，沿所述竖直方向和第二方向上，相邻的所述有源结构之间具有隔离层。
在一些实施例中，还包括：沿第二方向延伸的字线结构，所述字线结构位于所述沟道区的顶面和底面。
本公开前述一些实施例中的半导体结构的形成方法，提供半导体衬底，所述半导体衬底上形成有堆叠结构，所述堆叠结构包括在竖直方向上交替层叠的牺牲层和半导体层，所述堆叠结构包括晶体管区域，所述晶体管区域包括沿第一方向依次排布的第一有源区、沟道区域和第二有源区，所述第一方向为平行于所述半导体衬底的表面的方向；去除所述沟道区域的所述牺牲层，以形成空腔，所述空腔暴露出沟道区域的所述半导体层的表面；在所述沟道区域的半导体层的表面上形成沿第二方向延伸的字线结构，所述第二方向为垂直于所述第一方向且平行于所述半导体衬底的表面的方向；在所述第一有源区和所述第二有源区形成多个第一开口，所述第一开口沿所述竖直方向贯穿所述堆叠结构，且所述第一开口的侧面暴露出所述沟道区域中所述半导体层的部分侧面；沿多个所述第一开口刻蚀断开所述沟道区域的所述半导体层，形成沿第二方向排布的多个分立的沟道区。本公开中先形成字线结构后将沟道区域的半导体层断开形成沟道区时，形成字线结构时，由于所述字线结构是形成在整层悬空的半导体层表面上，形成工艺可以较为简单，因而不会存在上下层的字线结构之间接触而短路的情况，减小了字线结构的形成的难度。
附图说明
图1-32为本公开一些实施例中半导体结构的形成过程的结构示意图。
具体实施方式
下面结合附图对本公开的具体实施方式做详细的说明。在详述本公开实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本公开的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
本公开一些实施例首先提供了一种半导体结构的形成方法，下面结合附图对所述形成方法进行详细的描述。
参考图1和图2，图1为半导体结构在竖直方向上的俯视图，图2为图1沿切割线AA1方向的剖面结构示意图，提供半导体衬底200，半导体衬底200上形成有堆叠结构201，堆叠结构201包括在竖直方向上交替层叠的牺牲层202和半导体层203，堆叠结构201包括晶体管区域，晶体管区域包括沿第一方向依次排布的第一有源区22、沟道区域21和第二有源区23，第一方向为平行于半导体衬底200的表面的方向。
半导体衬底200的材料可以为单晶硅(Si)、单晶锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；还可以为氧化物半导体材料，例如，氧化锌锡(ZnxSnyO，俗称“ZTO”)、氧化铟锌(InxZnyO，俗称“IZO”)、氧化锌(ZnxO)、氧化铟镓锌(InxGayZnzO，俗称“IGZO”)；或者还可以为其它的材料，例根据砷化镓等Ⅲ-Ⅴ族化合物。本实施例中，半导体衬底200的材料为单晶硅(Si)。
堆叠结构201包括交替层叠的牺牲层202和半导体层203，牺牲层202和半导体层203交替层叠是指：在形成一层牺牲层202后，在该牺牲层202的表面形成一层半导体层203，然后依次循环进行形成牺牲层202和位于牺牲层202上的半导体层203的步骤。牺牲层202和半导体层203的层数可以根据实际需要进行确定。本实施例中，以牺牲层202为四层，半导体层203为三层作为示例进行说明，堆叠结构201的最底层和最顶层均为一层牺牲层202。在其他实施例中，牺牲层202和半导体层203的层数可以为其他数量。
堆叠结构201包括晶体管区域，晶体管区域包括沿第一方向依次排布的第一有源区22、沟道区域21和第二有源区23，在一些实施例中，第一有源区22中的半导体层203后续用于形成横向晶体管的漏区，沟道区域21中的半导体层203后续用于形成横向晶体管的沟道区，第二有源区23中的半导体层203后续用于形成横向晶体管的漏区。
在一些实施例中，堆叠结构201还包括沿第一方向位于晶体管区域两侧的位线区域24和电容区域25，位线区域24位于第一有源区22一侧，例如第一有源区22的远离沟道区域21的一侧，电容区域25位于第二有源区23一侧，例如第二有源区23的远离沟道区域21的一侧。位线区域24中后续用于形成与若干漏区连接的若干位线，位线包括平行于半导体衬底表面方向或垂直于半导体衬底表面方向设置的位线，例如沿竖直方向排布且沿第二方向延伸的多条位线，电容区域25中后续用于形成与源区连接的电容器。需要说明的是，在一些实施例中，位线区域24可以与第一有源区22有部分区域重叠，电容区域25也可以与第二有源区23有部分区域重叠。
牺牲层202作为牺牲材料在后续工艺中会被去除，或者部分牺牲层202后续可以直接作为绝缘层的一部分。牺牲层202的材料与半导体层203的材料不相同，以在后续去除牺牲层202时，牺牲层202相对于半导体层203具有高的刻蚀选择比(刻蚀选择比大于2:1)，从而使得牺牲层202被去除的同时，半导体层203不会被刻蚀或者被刻蚀的量较小。
在一些实施例中，牺牲层202的材料为锗硅、氧化硅、氮化硅、氮氧化硅、氮碳化硅、无定型硅、无定形碳、多晶硅、锗硅中的一种。本实施例中，半导体层203的材料为硅，牺牲层202的材料为锗硅。
在一些实施例中，半导体层203为掺杂的半导体层203，即半导体层203中预掺杂有杂质离子。杂质离子可以为N型杂质离子或P型杂质离子。在一些实施例中，P型杂质离子为硼、镓、铟其中的一种或几种，N型杂质离子包括磷、砷、锑其中的一种或几种。本实施例中，半导体层203中掺杂的杂质离子为P型杂质离子。在其他实施例中，半导体层203也可以为未掺杂的半导体层203
牺牲层202和半导体层203分别通过沉积工艺形成。沉积工艺包括外延工艺。
参考图3和图4，图4为图3沿切割线AA1方向的剖面结构示意图，去除沟道区域21的牺牲层202，以形成空腔204，空腔204暴露出沟道区域21的半导体层203的表面。
本实施例中，去除沟道区域21的牺牲层202的同时，去除第一有源区22和位线区域24的牺牲层202，使得形成的空腔204不仅暴露出沟道区域21的半导体层203的表面，还暴露出第一有源区22和位线区域24的半导体层203的表面，后续无需在采用额外的工艺去除第一有源区22和位线区域24的牺牲层202，简化了工艺，并且形成的空腔的尺寸较大，减小了后续形成字线结构的难度。
在另一些实施例中，可以仅去除沟道区域21的牺牲层202，以形成空腔，空腔暴露出沟道区域21的半导体层203。
在另一些实施例中，也可以仅去除沟道区域21和第一有源区22的牺牲层202，以形成空腔，空腔暴露出沟道区域21和第一有源区22的半导体层203。
在一些实施例中，在去除牺牲层202之前，在堆叠结构的表面上形成图形化的掩膜层(比如图形化的光刻胶层或图形化的硬掩膜层)，图形化的掩膜层暴露出顶层的牺牲层202需要被刻蚀去除的区域；以图形化的掩膜层刻蚀牺牲层202，形成空腔。
去除牺牲层202可以采用各向异性的干法刻蚀工艺，也可以采用湿法刻蚀。根据不同的牺牲层202的采用，可以采用不同的刻蚀溶液，刻蚀溶液只要满足：在去除牺牲层202时，牺牲层202相对于半导体层203具有高的刻蚀选择比(≥2:1)。
在一实施例中，在形成字线介质薄膜层之前，参考图5-图8，图6为图5沿切割线AA1方向的剖面结构示意图，图8为图7沿切割线AA1方向的剖面结构示意图，还包括：减薄沟道区域21的半导体层203，使得沟道区域21减薄后的半导体层203的沿竖直方向上的厚度小于第一有源区22的半导体层23的沿竖直方向上的厚度。
对沟道区域21的半导体层203进行减薄的目的是：后续将减薄后的半导体层203作为或形成沟道区时，使得沟道区的厚度能较薄，较薄的沟道区使得上下层相邻的沟道区之间的距离变大，后续形成字线结构时，使得形成的上下层的字线结构之间的距离也变大，形成的上下层字线结构之间不易接触而产生短路缺陷，也能减少沿竖直方向上相邻字线结构之间的寄生电容。在一具体的实施例中，沟道区域21减薄后的半导体层203的厚度范围为10nm至30nm。
在一些实施例中，在减薄沟道区域21的半导体层203之前，在堆叠结构201的表面上和部分空腔204中形成图形化的掩膜层205(参考图5-图6)，图形化的掩膜层205暴露出沟道区域的半导体层203的表面；以图形化的掩膜层205为掩膜，减薄沟道区域21的半导体层203(参考图7-图8)，使得沟道区域21减薄后的半导体层203的厚度小于第一有源区22的半导体层23的厚度。
在一些实施例中，减薄沟道区域21的半导体层203可以采用各项同性的干法刻蚀工艺或湿法刻蚀工艺。
参考图9-图10，图10为图9沿切割线AA1方向的剖面结构示意图，在空腔204暴露出的沟道区域21的半导体层203的表面以及空腔204的侧壁表面形成字线介质薄膜层206；在字线介质薄膜层206表面形成字线金属薄膜层207。
字线介质薄膜层206后续用于在沟道区域21的半导体层203的表面形成字线介质层，字线金属薄膜层207后续用于在字线介质层表面上形成字线金属层，字线金属层和字线金属层作为字线结构的一部分。形成字线介质薄膜层206可以采用热氧化工艺、原位水汽氧化(ISSG，In Situ Steam Generation)工艺或沉积工艺，形成字线金属薄膜层207采用沉积工艺，沉积工艺包括原子层沉积工艺或溅射。本公开中，字线介质薄膜层206和字线金属薄膜层207是形成在整层悬空的半导体层203表面上，形成字线介质薄膜层206和字线金属薄膜层207时半导体层203并非是若干分立的线状半导体图形或若干分立的沟道区表面，形成工艺简单，因而不会存在上下层的字线金属薄膜层207之间接触而短路的情况，后续形成字线结构时，字线结构也不会存在上下层的字线结构之间接触而短路的情况，减小了字线结构的形成的难度。
在一实施例中，字线介质薄膜层206的材料可以为氧化硅或高K(K大于2.5)介电材料，字线金属薄膜层207的材料可以为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TiSiN、W、WN、WSi、Co中的一种或几种。
本实施例中，空腔204除了暴露沟道区域21的半导体层203表面外，空腔还暴露出第一有源区22和位线区域24的半导体层203表面，因而形成的字线介质薄膜层206除了位于沟道区域21的半导体层203的表面以及空腔204的侧壁表面，字线介质薄膜层206还位于出第一有源区22和位线区域24的半导体层203。在形成字线介质薄膜层206，字线介质薄膜层206还会位于顶层的牺牲层202的表面。
在其他一些实施例中，当空腔仅暴露出沟道区域21和第一有源区22的半导体层203表面时，在空腔暴露出的沟道区域21和第一有源区22的半导体层203的表面以及空腔的侧壁表面形成字线介质薄膜层。在字线介质薄膜层和/或字线金属薄膜层还会位于顶层的牺牲层202的表面。
在其他一些实施例中，当空腔仅暴露出沟道区域21的半导体层203表面时，在空腔暴露出的沟道区域21的半导体层203的表面以及空腔的侧壁表面形成字线介质薄膜层。字线介质薄膜层和/或字线金属薄膜层还会位于顶层的牺牲层202的表面。
参考图11和图12，图12为图11沿切割线AA1方向的剖面结构示意图，形成覆盖字线金属薄膜层207且填充满空腔的第一隔离层208，去除位于第一有源区域22和位线区域24的第一隔离层并暴露位于第一有源区域和位线区域24的字线金属薄膜层208；去除位于第一有源区22和位线区域24的半导体层203表面的字线介质薄膜层206和字线金属薄膜层207，保留沟道区域21的半导体层203表面的字线介质薄膜层206和字线金属薄膜层207。
第一隔离层208的材料与牺牲层202的材料不相同。在一实施例中，第一隔离层208的材料为氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅、FSG(掺氟的二氧化硅)、BSG(掺硼的二氧化硅)、PSG(掺磷的二氧化硅)或BPSG(掺硼磷的二氧化硅)、低介电常数(K小于2.5)材料中的一种或几种。本实施例中，第一隔离层208的材料为氧化硅，形成第一隔离层208的工艺为化学气相沉积工艺。
在一些实施例中，去除位于第一有源区域22和位线区域24的第一隔离层之前，在堆叠结构上可以形成图形化的掩膜层，图形化的掩膜层暴露出第一隔离层需要去除的区域。去除位于第一有源区域22和位线区域24的第一隔离层可以采用各向同性的干法或湿法刻蚀工艺。
在一些实施例中，在去除位于第一有源区22和位线区域24的半导体层203表面的字线介质薄膜层206和字线金属薄膜层207的同时，去除底层牺牲层202表面上的字线介质薄膜层206和字线金属薄膜层207。
在其他一些实施例中，当字线介质薄膜层206和字线金属薄膜层207仅形成在沟道区域21和第一有源区22的半导体层203的表面上以及顶层牺牲层202的表面上时，形成覆盖字线金属薄膜层207且填充满空腔的第一隔离层208后，去除位于第一有源区域22的第一隔离层并暴露位于第一有源区域的字线金属薄膜层208；去除位于第一有源区22的半导体层203表面(以及顶层牺牲层表面上的)的字线介质薄膜层206和字线金属薄膜层207，保留沟道区域21的半导体层203表面的字线介质薄膜层206和字线金属薄膜层207。
在其他一些实施例中，当字线介质薄膜层206和字线金属薄膜层207仅形成在沟道区域21的半导体层203的表面上以及顶层牺牲层202的表面上时，形成覆盖字线金属薄膜层207且填充满空腔的第一隔离层208后，去除位于靠近第一有源区域22的部分第一隔离层并暴露位于空腔靠近第一有源区域的一侧侧壁上的字线金属薄膜层207；去除位于空腔靠近第一有源区域的一侧侧壁上的(以及顶层牺牲层表面上的)字线金属薄膜层208的字线介质薄膜层206和字线金属薄膜层207，保留沟道区域21的半导体层203表面的字线介质薄膜层206和字线金属薄膜层207。
参考图13和图14，图14为图13沿切割线AA1方向的剖面结构示意图，在剩余的空腔204(参考图12)中填充满隔离材料，隔离材料作为第二隔离层208的一部分。
填充隔离材料采用沉积和平坦化工艺。
在一些实施例中，前述在去除第一有源区22(或者第一有源区22和位线区域24)的字线介质薄膜层206和字线金属薄膜层207之前，可以先不形成第一隔离层，而是形成将沟道区域的字线金属薄膜层207覆盖的掩膜层；以掩膜层为掩膜去除其他区域的字线介质薄膜层206和字线金属薄膜层207；然后去除掩膜层，再形成填充空腔和覆盖剩余的字线金属薄膜层207表面的第一隔离层208。
接着，在第一有源区和第二有源区形成多个第一开口，第一开口沿竖直方向贯穿堆叠结构，且第一开口的侧面暴露出沟道区域中半导体层的部分侧面。形成第一开口的具体过程请参考图15-图22：
首先参考图15-图16，图16为图15沿切割线AA1方向的剖面结构示意图，在位线区域24和第一有源区22中形成沿第一方向延伸的且相互平行的多个第一沟槽210，且第一沟槽210沿垂直方向贯穿堆叠结构201，垂直方向为垂直于半导体衬底200表面的方向；在电容区域25和第二有源区23中形成沿第一方向延伸的且相互平行的多个第二沟槽209，且第二沟槽209沿垂直方向贯穿堆叠结构201，第二沟槽209与第一沟槽210一一对应，且一个第二沟槽209位于一个第一沟槽210的延伸方向上。
在形成第一沟槽210和第二沟槽209之后，沟道区域21的半导体层203和牺牲层202沿第二方向上仍是一体结构，位线区域24和第一有源区22的半导体层203和牺牲层202沿第二方向上是断开的，以便后续在第一有源区22的若干分立的半导体层203中形成若干分立的漏区，电容区域25和第二有源区23的半导体层203和牺牲层202沿第二方向上是断开的，以便后续在第二有源区23的若干分立的半导体层203中形成若干分立的源区。
在一些实施例中，第一沟槽210和第二沟槽209的宽度相同(宽度为沿第二方向上的尺寸)。
在一些实施例中，在形成第一沟槽210和第二沟槽209之后，沿第二方向相邻的第一沟槽210之间剩余的半导体层203的宽度大于2.5埃，且沿第二方向相邻的第二沟槽209之间剩余的半导体层209的宽度大于2.5埃，以在后续将沟道区域21的半导体层203沿第二方向断开为若干沟道区时，能有效防止沟道区在第二方向上被刻蚀断开。
在一些实施例中，在形成第一沟槽210和第二沟槽209之前，在堆叠结构的表面上形成图形化掩膜层，图形化的掩膜层暴露出堆叠结构需要被刻蚀的区域；以图形化的掩膜层为掩膜，刻蚀堆叠结构201，在堆叠结构201中形成第一沟槽210和第二沟槽209；去除图形化的掩膜层。
参考图17和图18，图18为图17沿切割线AA1方向的剖面结构示意图，在第一沟槽和第二沟槽中填充第二隔离层211。
在一实施例中，第二隔离层211的材料为氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅、FSG(掺氟的二氧化硅)、BSG(掺硼的二氧化硅)、PSG(掺磷的二氧化硅)或BPSG(掺硼磷的二氧化硅)、低介电常数(K小于2.5)材料中的一种或几种。本实施例中，第二隔离层211的材料为氧化硅，形成第二隔离层211的工艺包括沉积和平坦化工艺。
参考图19和图20，图20为图19沿切割线AA1方向的剖面结构示意图，图19中虚线框中左侧的图为半导体层203放大示意图，右侧的图为半导体层203上具有字线金属薄膜层207时的放大示意图，刻蚀去除第一沟槽和第二沟槽中的部分第二隔离层211，在第一沟槽和第二沟槽中第二隔离层211中形成多个第一开口212，第一开口212暴露出沟道区域21两侧的部分半导体层203的侧壁表面。
第一开口212用于后续沿第二方向将沟道区域21的半导体层断开，形成沿第二方向排布的多个分立的沟道区时的窗口。
第二沟槽中的第一开口212沿第二方向上的宽度小于第一沟槽和第二沟槽的沿第二方向上的宽度，以使得第一开口212两侧的第二沟槽的侧壁(或第一沟槽的侧壁)仍有部分厚度的第二隔离层211保留，在后续沿第二方向断开沟道区域21的半导体层203时，能保护第一有源区22和第二有源区23的半导体层203不会被刻蚀。
在一些实施例中，每一个第一沟槽和每一个第二沟槽中均形成有一个第一开口212。
参考图21和图22，沿多个第一开口21刻蚀断开沟道区域21的半导体层203(参考图19)，形成沿第二方向排布的多个分立的沟道区213。
沿多个第一开口21刻蚀断开沟道区域21的半导体层203采用各项同性的湿法刻蚀工艺或干法刻蚀工艺。在刻蚀过程中，半导体层203沿第一方向的刻蚀速度大于半导体层203沿第二方向的刻蚀速度。
沟道区213包括中间部分和位于中间部分的沿第一方向上的两端的端部，中间部分沿第二方向上的最大宽度大于端部沿第二方向上的最大宽度(宽度为沟道区213沿第二方向上的尺寸)，或者沟道区213沿第二方向的最大宽度大于第一有源区22和第二有源区23的半导体层203沿第二方向的最大宽度。
每一个沟道区213和与该沟道区213沿第一方向上的两端分别连接的半导体层203(第一有源区22和第二有源区23中剩余的半导体层)用于形成一个横向晶体管。
参考图23和图24，沿第一开口212(参考图21)去除第二有源区23的牺牲层；在第一开口212(参考图21)中及第二有源区23的半导体层203之间形成第三隔离层214。
第三隔离层214的材料与牺牲层202的材料不相同。在一实施例中，第三隔离层214的材料为氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅、FSG(掺氟的二氧化硅)、BSG(掺硼的二氧化硅)、PSG(掺磷的二氧化硅)或BPSG(掺硼磷的二氧化硅)、低介电常数(K小于2.5)材料中的一种或几种。本实施例中，第三隔离层214的材料为氧化硅，形成第三隔离层214的工艺包括沉积和平坦化工艺。
参考图25和图26，图26为图25沿切割线AA1方向的剖面结构示意图，沿第二方向刻蚀去除第二有源区23中的第三隔离层214以及部分第二隔离层211，形成暴露出空腔侧壁的字线金属薄膜层的第二开口215；沿第二开口215去除暴露的字线金属薄膜层，将沟道区域21的半导体层203表面的剩余的字线介质薄膜层和字线金属薄膜层分别作为字线介质层216和字线金属层217，字线介质层216和字线金属层217构成字线结构。
前述方法形成的字线结构上下层是分立的，并且通过前述方法形成的字线结构上下层之间不容易接触或互连而产生短路现象。
在一些实施例中，沿第二开口215去除暴露的字线金属薄膜层采用各项同性的湿法刻蚀或干法刻蚀工艺。
参考图27和图28，图28为图27沿切割线AA1方向的剖面结构示意图，沿第二方向刻蚀去除第一有源区22的第三隔离层214(参考图25)和部分第一隔离层208和第二隔离层211(参考图25)，形成沿第二方向延伸且暴露出第一有源区22的半导体层203表面的第三开口218。
一方面，后续在第二开口215和第三开口218中可以形成支撑侧墙，以提高堆叠结构的机械强度，另一方向，第二开口215和第三开口218还可以作为离子注入时的窗口，以沿第二开口215对第二有源区23的半导体层203进行掺杂杂质离子，在第二有源区23的半导体层203中形成源区，沿第三开口218对第一有源区22的半导体层203进行掺杂杂质离子，在第一有源区22的半导体层203中形成漏区。
在一些实施例中，源区和漏区中掺杂的掺杂离子类型相同，且与沟道区中掺杂的杂质离子的类型相反或相同。掺杂的杂质离子为P型的杂质离子或N型的杂质离子，P型的杂质离子为硼离子、镓离子或铟离子中的一种或几种，N型的杂质离子包括磷离子、砷离子或锑离子中的一种或几种。
参考图29和图30，图30为图29沿切割线AA1方向的剖面结构示意图，形成源区和漏区后，形成填充满第二开口第三开口的支撑侧墙219。
支撑侧墙219的材料与牺牲层202的材料不相同。在一实施例中，支撑侧墙219的材料为氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅中的一种或几种。本实施例中，支撑侧墙219的材料为氮化硅，形成支撑侧墙219的工艺包括沉积和平坦化工艺。
参考图32和图31，图32为图31沿切割线AA1方向的剖面结构示意图，在位线区域形成多个分立的位线220，每一个位线220与第一有源区中竖直方向上的多个漏区连接；在电容区域25形成与第二有源区中的源区连接的电容器221和位于电容器221之间的第四隔离层222。
位线214的材料为金属，金属可以为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TiSiN、W、WN、WSi中的一种或几种。
本发明一些实施例还提供了一种半导体结构，参考图21和图22，图29和图30，包括：
半导体衬底；
位于半导体衬底200上沿第一方向延伸的有源结构，有源结构沿竖直方向和第二方向间隔排布，有源结构包括沟道区213，沟道区213包括中间部分和位于中间部分的沿第一方向上的两端的端部，中间部分沿第二方向上的最大宽度大于端部沿第二方向上的最大宽度。
在一些实施例中，沿竖直方向和第二方向上，相邻的有源结构之间具有隔离层(208，211)。
在一些实施例中，还包括：沿第二方向延伸的字线结构(216，217)，字线结构位于沟道区的顶面和底面。
需要说明的是，前述半导体结构的一些实施例中与前述半导体结构形成方法的一些实施例中相同或相似部分的限定或描述在此不再赘述，具体请参考前述半导体结构形成方法的一些实施例中相应部分的限定或描述。
本公开虽然已以较佳实施例公开根据上，但其并不是用来限定本公开，任何本领域技术人员在不脱离本公开的精神和范围内，都可以利用上述揭示的方法和技术内容对本公开技术方案做出可能的变动和修改，因此，凡是未脱离本公开技术方案的内容，依据本公开的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本公开技术方案的保护范围。
Claims (15)
1.一种半导体结构的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上形成有堆叠结构，所述堆叠结构包括在竖直方向上交替层叠的牺牲层和半导体层，所述堆叠结构包括晶体管区域，所述晶体管区域包括沿第一方向依次排布的第一有源区、沟道区域和第二有源区，所述第一方向为平行于所述半导体衬底的表面的方向；
去除所述沟道区域的所述牺牲层，以形成空腔，所述空腔暴露出沟道区域的所述半导体层的表面；
在所述沟道区域的半导体层的表面上形成沿第二方向延伸的字线结构，所述第二方向为垂直于所述第一方向且平行于所述半导体衬底的表面的方向；在所述第一有源区和所述第二有源区形成多个第一开口，所述第一开口沿所述竖直方向贯穿所述堆叠结构，且所述第一开口的侧面暴露出所述沟道区域中所述半导体层的部分侧面；
沿多个所述第一开口刻蚀断开所述沟道区域的所述半导体层，形成沿第二方向排布的多个分立的沟道区。
2.根据权利要求1所述的方法，其特征在于，去除所述沟道区域的所述牺牲层时还包括去除所述第一有源区的所述牺牲层，所述空腔还暴露出所述第一有源区的所述半导体层的表面；在所述沟道区域的半导体层的表面上形成沿第二方向延伸的字线结构，包括：
在所述空腔暴露出的所述沟道区域和所述第一有源区的所述半导体层的表面以及所述空腔的侧壁表面形成字线介质薄膜层；
在所述字线介质薄膜层表面形成字线金属薄膜层；
形成覆盖所述字线金属薄膜层且填充满所述空腔的第一隔离层；
去除位于所述第一有源区域的第一隔离层并暴露位于所述第一有源区域的所述字线金属薄膜层；
去除位于所述第一有源区的半导体层表面的字线介质薄膜层和字线金属薄膜层，保留所述沟道区域的半导体层表面的字线介质薄膜层和字线金属薄膜层。
3.根据权利要求1所述的方法，其特征在于，所述堆叠结构还包括沿所述第一方向位于所述晶体管区域两侧的位线区域和电容区域；所述在所述第一有源区和所述第二有源区形成多个第一开口包括：
在所述位线区域和所述第一有源区中形成沿第一方向延伸的且相互平行的多个第一沟槽，且所述第一沟槽沿垂直方向贯穿所述堆叠结构；
在所述电容区域和所述第二有源区中形成沿第一方向延伸的且相互平行的多个第二沟槽，且所述第二沟槽沿垂直方向贯穿所述堆叠结构，一个所述第二沟槽位于一个所述第一沟槽的延伸方向上；
在所述第一沟槽和第二沟槽中填充第二隔离层；
刻蚀去除所述第一沟槽和第二沟槽中的部分第二隔离层，在所述第一沟槽和第二沟槽中第二隔离层中形成多个第一开口。
4.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述堆叠结构还包括沿所述第一方向位于所述晶体管区域两侧的位线区域和电容区域，去除所述沟道区域的所述牺牲层时还包括去除所述位线区域的所述牺牲层，所述空腔还暴露出所述位线区域的所述半导体层的表面；在所述沟道区域的半导体层的表面上形成沿第二方向延伸的字线结构，包括：
在所述空腔暴露出的所述位线区域、所述沟道区域和所述第一有源区的所述半导体层的表面以及所述空腔的侧壁表面形成字线介质薄膜层；在所述字线介质薄膜层表面形成字线金属薄膜层；形成覆盖所述字线金属薄膜层且填充满所述空腔的第一隔离层；去除位于所述第一有源区域和所述位线区域的第一隔离层并暴露位于所述第一有源区域和位线区域的所述字线金属薄膜层；去除位于所述第一有源区和位线区域的半导体层表面的字线介质薄膜层和字线金属薄膜层，保留所述沟道区域的半导体层表面的字线介质薄膜层和字线金属薄膜层。
5.根据权利要求3所述的半导体结构的形成方法，其特征在于，所述字线结构的形成过程还包括：
沿所述第一开口去除所述第二有源区的所述牺牲层；在所述第一开口中及第二有源区的所述半导体层之间形成第三隔离层；沿第二方向刻蚀去除第二有源区中的第三隔离层以及部分所述第二隔离层，形成暴露出所述空腔侧壁的字线金属薄膜层的第二开口；沿第二开口去除所述暴露的字线金属薄膜层，将所述沟道区域的半导体层表面的剩余的字线介质薄膜层和字线金属薄膜层作为所述字线结构。
6.根据权利要求2所述的半导体结构的形成方法，其特征在于，在形成所述字线介质薄膜层之前，还包括：
减薄所述沟道区域的半导体层，使得所述沟道区域减薄后的半导体层的厚度小于所述第一有源区的半导体层的厚度。
7.根据权利要求6所述的半导体结构的形成方法，其特征在于，所述沟道区域减薄后的半导体层的厚度范围为10nm至30nm。
8.根据权利要求5所述的半导体结构的形成方法，其特征在于，形成所述第三隔离层后，还包括：沿第二方向刻蚀去除所述第一有源区的第三隔离层和部分第一隔离层和第二隔离层，形成沿第二方向延伸且暴露出第一有源区的半导体层表面的第三开口。
9.根据权利要求8所述的半导体结构的形成方法，其特征在于，形成所述第三开口后，还包括：沿所述第二开口对所述第二有源区的半导体层进行掺杂杂质离子，在所述第二有源区的半导体层中形成源区，沿所述第三开口对所述第一有源区的半导体层进行掺杂杂质离子，在所述第一有源区的半导体层中形成漏区。
10.根据权利要求9所述的半导体结构的形成方法，其特征在于，形成源区和漏区后，还包括：形成填充满所述第二开口第三开口的支撑侧墙。
11.根据权利要求9所述的半导体结构的形成方法，其特征在于，形成漏区后，还包括：在所述位线区域形成多个分立的位线，每一个所述位线与所述第一有源区中的竖直方向上的多个所述漏区连接；在所述电容区域形成与所述第二有源区中的源区连接的电容器。
12.根据权利要求3所述的半导体结构的形成方法，其特征在于，沿所述第二方向相邻的所述第一沟槽之间剩余的半导体层的宽度大于2.5埃，且沿所述第二方向相邻的所述第二沟槽之间剩余的半导体层的宽度大于2.5埃。
13.一种半导体结构，其特征在于，包括：
半导体衬底；
位于所述半导体衬底上沿第一方向延伸的有源结构，所述有源结构沿竖直方向和第二方向间隔排布，所述有源结构包括沟道区，所述沟道区包括中间部分和位于所述中间部分的沿所述第一方向上的两端的端部，所述中间部分沿所述第二方向上的最大宽度大于所述端部沿所述第二方向上的最大宽度。
14.根据权利要求13所述的半导体结构，其特征在于，沿所述竖直方向和第二方向上，相邻的所述有源结构之间具有隔离层。
15.根据权利要求13所述的半导体结构，其特征在于，还包括：沿第二方向延伸的字线结构，所述字线结构位于所述沟道区的顶面和底面。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211457906.7A CN118102706A (zh) | 2022-11-21 | 2022-11-21 | 半导体结构及其形成方法 |
| PCT/CN2023/110899 WO2024109157A1 (zh) | 2022-11-21 | 2023-08-03 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211457906.7A CN118102706A (zh) | 2022-11-21 | 2022-11-21 | 半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118102706A true CN118102706A (zh) | 2024-05-28 |
Family
ID=91144545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211457906.7A Pending CN118102706A (zh) | 2022-11-21 | 2022-11-21 | 半导体结构及其形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN118102706A (zh) |
| WO (1) | WO2024109157A1 (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11744080B2 (en) * | 2020-07-23 | 2023-08-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional memory device with word lines extending through sub-arrays, semiconductor device including the same and method for manufacturing the same |
| US11217494B1 (en) * | 2020-07-31 | 2022-01-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor devices and methods of manufacture |
| EP3961688A1 (en) * | 2020-08-25 | 2022-03-02 | Imec VZW | Method for forming transistor structures |
| KR20220066528A (ko) * | 2020-11-16 | 2022-05-24 | 삼성전자주식회사 | 반도체 메모리 장치 및 그 제조 방법 |
| CN114864501A (zh) * | 2022-05-10 | 2022-08-05 | 长鑫存储技术有限公司 | 三维存储器及其形成方法 |
| CN115312466A (zh) * | 2022-09-06 | 2022-11-08 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
-
2022
- 2022-11-21 CN CN202211457906.7A patent/CN118102706A/zh active Pending
-
2023
- 2023-08-03 WO PCT/CN2023/110899 patent/WO2024109157A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024109157A1 (zh) | 2024-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10748909B2 (en) | Methods of fabricating semiconductor devices | |
| US6504210B1 (en) | Fully encapsulated damascene gates for Gigabit DRAMs | |
| CN109037217B (zh) | 存储器装置 | |
| CN114005791B (zh) | 存储器件及其形成方法 | |
| CN116133375A (zh) | 存储器件及其形成方法 | |
| JP2011138883A (ja) | 半導体装置及びその製造方法 | |
| CN113707612B (zh) | 存储器件及其形成方法 | |
| TW202315062A (zh) | 記憶體裝置及其形成方法 | |
| US11217593B2 (en) | Memory structure and its formation method | |
| US11690213B2 (en) | Semiconductor devices having a decreasing height gate structure | |
| CN114121817B (zh) | 存储器件及其形成方法 | |
| US11189624B2 (en) | Memory structure and its formation method | |
| WO2024109157A1 (zh) | 半导体结构及其形成方法 | |
| CN114464621A (zh) | 半导体器件 | |
| CN113675145A (zh) | 半导体器件及其形成方法 | |
| CN110459507B (zh) | 一种半导体存储装置的形成方法 | |
| WO2024037164A1 (zh) | 半导体器件及其形成方法 | |
| WO2024037347A1 (zh) | 半导体结构及其形成方法 | |
| CN118102708A (zh) | 三维半导体结构及其形成方法 | |
| WO2024016753A1 (zh) | 三维半导体结构及其形成方法 | |
| CN117835691A (zh) | 半导体结构及其制备方法 | |
| US20240023324A1 (en) | Three-dimensional semiconductor structure and method for forming same | |
| US20230309291A1 (en) | Dynamic random access memory device | |
| CN115188666A (zh) | 三维半导体结构及其制备方法 | |
| US20240064969A1 (en) | Semiconductor structure and method for fabricating same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination |