CN118102708A - 三维半导体结构及其形成方法 - Google Patents
三维半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN118102708A CN118102708A CN202211459446.1A CN202211459446A CN118102708A CN 118102708 A CN118102708 A CN 118102708A CN 202211459446 A CN202211459446 A CN 202211459446A CN 118102708 A CN118102708 A CN 118102708A
- Authority
- CN
- China
- Prior art keywords
- region
- layer
- word line
- semiconductor
- active region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 280
- 238000000034 method Methods 0.000 title claims abstract description 63
- 238000002955 isolation Methods 0.000 claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000007769 metal material Substances 0.000 claims description 54
- 239000003989 dielectric material Substances 0.000 claims description 47
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 30
- 239000003990 capacitor Substances 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 11
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 description 50
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 43
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 22
- 229910052710 silicon Inorganic materials 0.000 description 22
- 239000010703 silicon Substances 0.000 description 22
- 235000012239 silicon dioxide Nutrition 0.000 description 16
- 239000000377 silicon dioxide Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 9
- 239000012535 impurity Substances 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 238000007517 polishing process Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000011737 fluorine Substances 0.000 description 4
- 229910052731 fluorine Inorganic materials 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910015801 BaSrTiO Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910002370 SrTiO3 Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- ATFCOADKYSRZES-UHFFFAOYSA-N indium;oxotungsten Chemical compound [In].[W]=O ATFCOADKYSRZES-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- -1 silicon carbide nitride Chemical class 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种三维半导体结构及其形成方法，所述形成方法包括，三维半导体结构的形成方法，在半导体衬底上形成堆叠结构，所述堆叠结构包括沿垂直方向分立排布的多层半导体层，所述堆叠结构沿第一方向依次包括第一有源区域、沟道区域和第二有源区域，所述沟道区域沿第一方向包括第一区域和第二区域，所述半导体层包括沿第二方向上分立排布的多个线状半导体图形，在第二方向上位于所述第二区域的相邻所述线状半导体图形之间填充有支撑隔离层，所述第一方向和所述第二方向平行于所述半导体衬底上表面；在所述沟道区域的所述线状半导体图形表面及所述支撑隔离层表面形成沿所述第二方向延伸的字线结构。本公开方法减小了字线结构的形成难度。
Description
技术领域
本公开涉及存储器领域，尤其涉及一种三维半导体结构及其形成方法。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。
为了提高集成度，现有3D DRAM制作过程中晶体管通常会采用多层堆叠的横向晶体管结构。在半导体衬底上形成多层堆叠的横向晶体管结构时，通常会形成覆盖每一层的横向晶体管的多个沟道区的字线结构，所述字线结构是平行于半导体衬底表面的，但是现有在形成横向的字线结构时难度较大。
发明内容
本公开一些实施例提供了一种三维半导体结构的形成方法，包括：
提供半导体衬底；
在半导体衬底上形成堆叠结构，堆叠结构包括沿垂直方向分立排布的多层半导体层，堆叠结构沿第一方向依次包括第一有源区域、沟道区域和第二有源区域，沟道区域沿第一方向包括第一区域和第二区域，半导体层包括沿第二方向上分立排布的多个线状半导体图形，在第二方向上位于第二区域的相邻线状半导体图形之间填充有支撑隔离层，第一方向和第二方向平行于半导体衬底上表面；
在沟道区域的线状半导体图形表面及支撑隔离层表面形成沿第二方向延伸的字线结构。
在一些实施例中，字线结构包括字线介质层和字线金属层，在沟道区域的线状半导体图形表面及支撑隔离层表面形成字线结构，包括：
在沟道区域的线状半导体层表面形成字线介质层；
在字线介质层表面和支撑隔离层表面形成字线金属层，字线金属层包括第一部分和与第一部分连接的第二部分，第一部分环绕在第一区域的字线介质层表面上，第二部分位于第二区域的字线介质层和支撑隔离层表面上，第二部分沿第二方向延伸。
在一些实施例中，在半导体衬底上形成堆叠结构的过程包括：
在半导体衬底上形成初始堆叠结构，初始堆叠结构包括沿垂直方向上交替层叠的初始牺牲层和初始半导体层，初始堆叠结构沿第一方向依次包括第一有源区域、沟道区域和第二有源区域，沟道区域沿第一方向包括第一区域和第二区域；
去除第一有源区域和沟道区域的初始堆叠结构中的初始牺牲层；
在去除了初始牺牲层的位置填充第一绝缘层；
形成贯穿第一有源区域和第一区域的初始半导体层和第一绝缘层的多个第一沟槽，第一沟槽沿第一方向延伸且沿第二方向分立排布。
在一些实施例中，在半导体衬底上形成堆叠结构的过程还包括：
形成贯穿第二有源区域的牺牲层和初始半导体层的多个第二沟槽，第二沟槽沿第一方向延伸，且第二沟槽相应的位于第一沟槽的延伸方向上；
在第一沟槽和第二沟槽中填充第二绝缘层；
去除第一沟槽和第二沟槽中部分第二绝缘层，形成第一开口，第一开口暴露出第二区域的初始半导体层的垂直于第一方向上的两个侧壁；
沿第一开口去除第二区域的部分初始半导体层以形成第二开口，第二开口将第二区域的初始半导体层断开，第二区域剩余的初始半导体层和第一有源区域、第一区域和第二有源区域剩余的初始半导体层构成线状半导体图形。
在一些实施例中，在半导体衬底上形成堆叠结构的过程还包括：
在第一开口和第二开口中填充满隔离层；
去除第一有源区域、第一区域和第二区域中的第一绝缘层和第二绝缘层，以及去除第一有源区域和第一区域的隔离层，保留第二区域的隔离层作为支撑隔离层，且使得第一有源区域和沟道区域的线状半导体图形悬空。
在一些实施例中，字线介质层和字线金属层的形成过程包括：
在悬空的线状半导体图形的表面上形成字线介质材料层；
在字线介质材料层表面形成字线金属材料层，第一有源区域和第一区域的字线金属材料层环绕在第一有源区域和第一区域的线状半导体图形表面的字线介质材料层的表面上，第二区域的字线金属材料层位于第二区域的字线介质材料层和支撑隔离层的表面上，且沿第二方向延伸；
在第一有源区域和沟道区域的字线金属材料层表面形成第三绝缘层；
去除第二有源区域的第二沟槽中的隔离层和剩余的第二绝缘层，暴露出第二沟槽；
刻蚀去除位于第二沟槽依次暴露的字线介质材料层和字线金属材料层。
在一些实施例中，刻蚀去除位于第二沟槽依次暴露的字线介质材料层和字线金属材料层之后，还包括：在沟道区域一侧的第二有源区域形成沿第二方向延伸且环绕第二有源区域的线状半导体图形的第一侧墙。
在一些实施例中，方法还包括：
去除第一有源区域的第三绝缘层，暴露出字线金属材料层；
去除第一有源区域的字线金属材料层及字线介质层材料层；沟道区域剩余的字线介质材料层和字线金属材料层作为字线介质层和字线金属层。
在一些实施例中，方法还包括：
对沟道区域的线状半导体图形进行掺杂，形成沟道区；
对第二有源区域的线状半导体图形进行掺杂，形成源区，源区的掺杂类型与沟道区的掺杂类型相反或相同；
形成与源区连接的电容器；
对第一有源区域的线状半导体图形进行掺杂，形成漏区，漏区的掺杂类型与沟道区的掺杂类型相反或相同；
形成多个分立的位线，位线与垂直方向上的多个漏区电连接。
在一些实施例中，在去除第一有源区域的字线金属材料层及字线介质层材料层之后，还包括：在沟道区域另一侧的第一有源区域形成沿第二方向延伸且环绕第一有源区域的线状半导体图形的第二侧墙。
本公开一些实施例还提供了一种三维半导体结构，包括：
半导体衬底；
位于半导体衬底上的堆叠结构，堆叠结构包括沿第一方向延伸且沿垂直方向和第二方向呈阵列排布的线状半导体图形，堆叠结构沿第一方向依次包括第一有源区域、沟道区域和第二有源区域，且沟道区域沿第一方向包括第一区域和第二区域，第二区域的相邻线状半导体图形之间填充有支撑隔离层；
位于沟道区域的线状半导体图形表面及支撑隔离层表面的字线结构，字线结构沿第二方向延伸。
在一些实施例中，字线结构包括：
位于沟道区域的线状半导体层表面的字线介质层；
位于字线介质层表面及支撑隔离层表面的字线金属层，字线金属层包括第一部分和与第一部分连接的第二部分，第一部分环绕在第一区域的字线介质层表面上，第二部分位于第二区域的字线介质层和支撑隔离层表面上，第二部分沿第二方向延伸，第二方向与第一方向垂直且平行于半导体衬底的上表面。
在一些实施例中，沟道区域的线状半导体图形中具有沟道区，第二有源区域的线状半导体图形中具有源区，第一有源区域的线状半导体图形中具有漏区；其中，源区和漏区的掺杂类型与沟道区的掺杂类型相反或相同；
三维半导体结构还包括：
与源区连接的电容器；
多个分立的位线，位线与垂直方向上的多个漏区电连接。
在一些实施例中，三维半导体结构还包括：
位于沟道区域一侧的第二有源区域中的沿第二方向延伸且环绕第二有源区域的线状半导体图形的第一侧墙；位于沟道区域另一侧的第一有源区域中的沿第二方向延伸且环绕第一有源区域的线状半导体图形的第二侧墙。
在一些实施例中，填充在字线结构之间的绝缘层。
在一些实施例中，第二区域为两个，第一区域为一个，两个第二区域分别位于第一区域的沿第一方向上的两侧。
本公开前述一些实施例中的三维半导体结构的形成方法，在半导体衬底上形成堆叠结构，堆叠结构包括沿垂直方向分立排布的多层半导体层，堆叠结构沿第一方向依次包括第一有源区域、沟道区域和第二有源区域，沟道区域沿第一方向包括第一区域和第二区域，半导体层包括沿第二方向上分立排布的多个线状半导体图形，在第二方向上位于第二区域的相邻线状半导体图形之间填充有支撑隔离层，第一方向和第二方向平行于半导体衬底上表面；在沟道区域的线状半导体图形表面及支撑隔离层表面形成沿第二方向延伸的字线结构。本公开在形成字线结构时，由于沟道区域包括第一区域和第二区域，且第二区域的线状半导体图形之间具有支撑绝缘层，使得第二区域的线状半导体图形和支撑绝缘层构成了平面结构，因而在形成字线结构的过程中，字线结构的字线金属层的第一部分可以很容易的环绕在第一区域的线状半导体图形上，字线结构的字线金属层的第二部分可以很容易的形成在第二区域的字线介质层和支撑隔离层表面上，第二部分与第一部分连接，且第二部分沿第二方向延伸，从而减小了字线结构的形成难度，并能防止上下层之间的字线结构接触带来的短路等缺陷。
附图说明
图1-45为本公开一些实施例中三维半导体结构的形成过程的结构示意图。
具体实施方式
下面结合附图对本公开的具体实施方式做详细的说明。在详述本公开实施例时，为便于说明，示意图会不依一般比例作局部放大，而且示意图只是示例，其在此不应限制本公开的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
本公开一些实施例首先提供了一种三维半导体结构的形成方法，下面结合附图对形成方法进行详细的描述。
参考图19-图20，其中图20中位于左中右的三个图分别为图19沿切割线AA1方向的剖面结构示意图、沿切割线BB1方向的剖面结构示意图以及沿切割线CC1方向的剖面结构示意图，提供半导体衬底200；在半导体衬底200上形成堆叠结构201，堆叠结构201包括沿垂直方向分立排布的多层半导体层，堆叠结构201沿第一方向依次包括第一有源区域22、沟道区域21和第二有源区域23，沟道区域21沿第一方向包括第一区域11和第二区域12，半导体层包括沿第二方向上分立排布的多个线状半导体图形203，在第二方向上位于第二区域12的相邻线状半导体图形203之间填充有支撑隔离层210，第一方向和第二方向平行于半导体衬底200的上表面，垂直方向为垂直于半导体衬底的上表面的方向。
半导体衬底200的材料可以为单晶硅(Si)、单晶锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例根据砷化镓等Ⅲ-Ⅴ族化合物。本实施例中，半导体衬底200的材料为单晶硅(Si)。
堆叠结构201包括晶体管区域，晶体管区域包括沿第一方向依次排布的第一有源区22、沟道区域21和第二有源区23。堆叠结构201中多层半导体层沿垂直方向分立排布，本实施例中以三层半导体层作为示例进行说明，每一层的半导体层包括沿第二方向上分立排布的多个线状半导体图形，线状半导体图形的两端沿第一方向延伸。在一些实施例中，第一有源区22中的线状半导体图形后续用于形成横向晶体管的漏区或源区中的一者，沟道区域21中的线状半导体图形后续用于形成横向晶体管的沟道区，第二有源区23中的线状半导体图形后续用于形成横向晶体管的漏区或源区中的另一者。
在一些实施例中，堆叠结构201还包括沿第一方向位于晶体管区域两侧的位线区域24和电容区域25，位线区域24位于第一有源区22一侧(第一有源区22的远离沟道区域21的一侧)，电容区域25位于第二有源区23一侧(第二有源区23的远离沟道区域21的一侧)。位线区域24中后续用于形成与若干漏区连接的若干位线(垂直于半导体衬底方向设置的位线)，电容区域25中后续用于形成与源区连接的电容器。需要说明的是，在一些实施例中，位线区域24可以与第一有源区22有部分区域重叠，电容区域25也可以与第二有源区23有部分区域重叠。
在一些实施例中，沟道区域21、第一有源区22和位线区域24的半导体层(线状半导体图形203)是悬空的，每一层的半导体层中的相邻线状半导体图形之间具有支撑隔离层210，支撑隔离层210也是悬空的，第二有源区23和电容区域25的沿垂直方向上相邻的线状半导体图形之间具有牺牲层202，沿第二方向上相邻的半导体图形之间具有隔离层(206和209)。
在其他一些实施例中，仅沟道区域21的半导体层(线状半导体图形203)是悬空的，每一层的半导体层中的相邻线状半导体图形之间具有支撑隔离层210，支撑隔离层210也是悬空的，第一有源区22、位线区域24、第二有源区23和电容区域25的沿垂直方向上相邻的线状半导体图形之间具有牺牲层，沿第二方向上相邻的半导体图形之间具有隔离层。
在其他一些实施例中，仅沟道区域21和第一有源区22的半导体层(线状半导体图形203)是悬空的，每一层的半导体层中的相邻线状半导体图形之间具有支撑隔离层210，支撑隔离层210也是悬空的，位线区域24、第二有源区23和电容区域25的沿垂直方向上相邻的线状半导体图形之间具有牺牲层，沿第二方向上相邻的半导体图形之间具有隔离层。
下面在一些实施例中结合附图1-图23对堆叠结构201的形成过程进行详细的描述。
首先参考图1-图2，其中图2为图1沿切割线AA1方向的剖面结构示意图，在半导体衬底200上形成初始堆叠结构221，初始堆叠结构221包括沿垂直方向上交替层叠的初始牺牲层222和初始半导体层223，初始堆叠结构221沿第一方向依次包括第一有源区域22、沟道区域21和第二有源区域23，沟道区域21沿第一方向包括第一区域11和第二区域12。
初始堆叠结构221后续用于形成堆叠结构，初始牺牲层222后续用于形成牺牲层，初始半导体层222后续用于形成半导体层或线状半导体图形。
初始堆叠结构221包括沿垂直方向上交替层叠的初始牺牲层222和初始半导体层223，初始牺牲层222和初始半导体层223交替层叠是指：在半导体衬底200上形成一层初始牺牲层222后，在该初始牺牲层222的表面形成一层初始半导体层223，然后依次循环进行形成初始牺牲层222和位于初始牺牲层222上的初始半导体层223的步骤。初始牺牲层222和初始半导体层223的层数可以根据实际需要进行确定。本实施例中，以初始牺牲层222为四层，初始半导体层223为三层作为示例进行说明，堆叠结构201的最底层和最顶层均为一层初始牺牲层222。在其他实施例中，初始牺牲层222和初始半导体层223的层数可以为其他数量。
在一些实施例中，初始半导体层223的材料为硅或锗硅或金属氧化物半导体，例如，氧化锌锡(ZnxSnyO，俗称“ZTO”)、氧化铟锌(InxZnyO，俗称“IZO”)、氧化锌(ZnxO)、氧化铟镓锌(InxGayZnzO，俗称“IGZO”)、氧化铟镓硅(InxGaySizO，俗称“IGSO”)、氧化铟钨(InxWyO，俗称“IWO”)。初始牺牲层222的材料为氧化硅、氮化硅、氮氧化硅、氮碳化硅、无定型硅、无定形碳、多晶硅、锗硅中的一种。本实施例中，初始半导体层223的材料为硅，初始牺牲层222的材料为锗硅。
在一些实施例中，初始半导体层223为掺杂的初始半导体层223，即初始半导体层223中预掺杂有杂质离子。杂质离子可以为N型杂质离子或P型杂质离子。在一些实施例中，P型杂质离子为硼、镓、铟其中的一种或几种，N型杂质离子包括磷、砷、锑其中的一种或几种。本实施例中，初始半导体层223中掺杂的杂质离子为P型杂质离子。在其他实施例中，初始半导体层223也可以为未掺杂的初始半导体层223。
初始牺牲层222和初始半导体层223分别通过沉积工艺形成。在一些实施例中，沉积工艺包括外延工艺。每一层初始牺牲层222的厚度为5nm-50nm，每一层初始半导体层223的厚度为10nm-100nm。
初始堆叠结构221沿第一方向可以依次包括第一有源区域22、沟道区域21和第二有源区域23。在其他一些实施例中，初始堆叠结构221沿第一方向可以依次包括位线区域24、第一有源区域22、沟道区域21、第二有源区域23和电容区域25。初始堆叠结构221中的位线区域24、第一有源区域22、沟道区域21、第二有源区域23和电容区域25后续对应形成堆叠结构中的位线区域、第一有源区域、沟道区域、第二有源区域和电容区域。
在一些实施例中，位线区域24、第一有源区域22、沟道区域21沿第一方向上的总长度为75nm-120nm。
参考图3和图4，其中图4为图3沿切割线AA1方向的剖面结构示意图，去除第一有源区域22和沟道区域21的初始堆叠结构221中的初始牺牲层222。
本实施例中，除了去除第一有源区域22和沟道区域21中的初始牺牲层222，还去除位线区域24中的初始牺牲层222。在其他一些实施例中，可以仅去除沟道区域中的初始牺牲层222，或者仅去除第一有源区域22和沟道区域21中的初始牺牲层222，其他区域的初始牺牲层222不去除。
去除特定区域的初始牺牲层222之前，可以现在初始堆叠结构221的表面上形成图形化的掩膜层，图形化的掩膜层暴露出初始牺牲层需要被去除的区域。去除初始牺牲层可以采用各项同性的湿法刻蚀或各项同性的干法刻蚀工艺。
参考图5和图6，其中图6为图5沿切割线AA1方向的剖面结构示意图，在去除了初始牺牲层的位置填充第一绝缘层208。
形成第一隔离层208的目的是对初始半导体层223进行保护和支撑。
第一隔离层208的材料与初始牺牲层222的材料不相同，后续在去除第一隔离层208时，对第二有源区域中的初始牺牲层刻蚀量很小或者忽略不计，使得沟道区域21中的第二区域12的边界位置精度较高并且形貌较好。在一实施例中，第一隔离层208的材料为氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅、FSG(掺氟的二氧化硅)、BSG(掺硼的二氧化硅)、PSG(掺磷的二氧化硅)或BPSG(掺硼磷的二氧化硅)、低介电常数(K小于2.5)材料中的一种或几种。本实施例中，第一隔离层208的材料为氧化硅，形成第一隔离层208的工艺包括化学气相沉积工艺和化学机械研磨工艺。
参考图7和图8，其中图8为图7沿切割线AA1方向的剖面结构示意图，形成贯穿第一有源区域22和第一区域11的初始半导体层223和第一绝缘层208的多个第一沟槽204，第一沟槽204沿第一方向延伸且沿第二方向分立排布；形成贯穿第二有源区域23的初始牺牲层222和初始半导体层223的多个第二沟槽205，第二沟槽205沿第一方向延伸，且第二沟槽205相应的位于第一沟槽204的延伸方向上。
第一沟槽204除了贯穿第一有源区域22和第一区域11中的初始半导体层223和第一绝缘层208，还贯穿位线区域24的中初始半导体层223和第一绝缘层208。第二沟槽205除了贯穿第二有源区域23的中初始牺牲层222和初始半导体层223，第二沟槽还贯穿电容区域25中的初始牺牲层222和初始半导体层223。
在形成第一沟槽204和第二沟槽205之后，位线区域24、第一有源区22和沟道区域21中的第一区域11的初始半导体层223和第一绝缘层208沿第二方向上是断开的，位线区域24、第一有源区22和第一区域11断开的初始半导体层223作为线状半导体图形的一部分，以便后续在第一有源区22的若干分立线状半导体图形中对应形成若干分立的漏区，沟道区域21中的第二区域的初始半导体层223和第一绝缘层208沿第二方向上仍是一体结构，电容区域25和第二有源区23的初始半导体层223和初始牺牲层222沿第二方向上是断开的，电容区域25和第二有源区23断开的初始半导体层223作为线状半导体图形的一部分，以便后续在第二有源区23的若干分立线状半导体图形中对应形成若干分立的漏区。
在一些实施例中，第一沟槽204和第二沟槽205的宽度相同(宽度为沿第二方向上的尺寸)。
在一些实施例中，在形成第一沟槽204和第二沟槽205之后，第二区域12中剩余的初始半导体层的沿第一方向上的宽度为20-35nm，第一沟槽204和第二沟槽205沿第二方向上的宽度为70-90nm，线状半导体图形沿第二方向上的宽度为50-70nm。
参考图9和图10，其中图10为图9沿切割线AA1方向的剖面结构示意图，在第一沟槽204和第二沟槽205(参考图7)中填充第二绝缘层206。
第二绝缘层206的材料与初始牺牲层222的材料不相同。在一实施例中，第二绝缘层206的材料为氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅、FSG(掺氟的二氧化硅)、BSG(掺硼的二氧化硅)、PSG(掺磷的二氧化硅)或BPSG(掺硼磷的二氧化硅)、低介电常数(K小于2.5)材料中的一种或几种。本实施例中，第二绝缘层206的材料为氧化硅，形成第二绝缘层206的工艺包括化学气相沉积工艺和化学机械研磨工艺。
参考图11、图12和图13，其中图12为图11沿切割线AA1方向的剖面结构示意图，图13为图11沿切割线BB1方向的剖面结构示意图，去除第一沟槽和第二沟槽中部分第二绝缘层206，形成第一开口224，第一开口224暴露出第二区域12的初始半导体层223的垂直于第一方向上的两个侧壁。
在形成第二开口224后，第一沟槽和第二沟槽的垂直于第二方向的两个侧壁表面上仍暴露有部分第二绝缘层206，以在后续沿第一开口224通过刻蚀将第二区域12的初始半导体层沿第二方向断开时，保护其他区域的初始半导体层不会被刻蚀。
去除第一沟槽和第二沟槽中部分第二绝缘层206可以采用各项异性的干法刻蚀工艺，包括各项异性的等离振子刻蚀工艺。在刻蚀去除第一沟槽和第二沟槽中部分第二绝缘层206之前，在初始堆叠结构的表面上形成图形化的掩膜层，图形化的掩膜层暴露出第二绝缘层206需要被刻蚀去除的区域。
参考图14-图16，其中图15为图14沿切割线AA1方向的剖面结构示意图，其中图16为图14沿切割线BB1方向的剖面结构示意图，沿第一开口224去除第二区域12的部分初始半导体层223以形成第二开口207，第二开口207将第二区域12的初始半导体层223断开，第二区域12剩余的初始半导体层223和第一有源区域22、第一区域11和第二有源区域23剩余的初始半导体层223构成线状半导体图形，沿第二方向排布的一层线状半导体图形构成一层半导体层。
在一些实施例中，将位线区域24和电容区域25剩余的初始半导体层223也作为线状半导体图形的一部分。
通过第二开口207将第二区域12的初始半导体层223断开时，第二区域的第一绝缘层208仍是一体结构。
沿第一开口224去除第二区域12的部分初始半导体层223可以采用各项同性的湿法刻蚀工艺或各项同性的干法刻蚀工艺。
参考图17-图18，其中图18中左右两图分别为图17沿切割线AA1方向的剖面结构示意图以及沿切割线BB1方向的剖面结构示意图，在第一开口224和第二开口207(参考图14和图16)中填充满隔离层209。
第二开口207中的隔离层209后续用于形成支撑隔离层。
隔离层209的材料与第一绝缘层208、第二绝缘层206和初始牺牲层222的材料均不相同。在一实施例中，隔离层209的材料为氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅、FSG(掺氟的二氧化硅)、BSG(掺硼的二氧化硅)、PSG(掺磷的二氧化硅)或BPSG(掺硼磷的二氧化硅)、低介电常数(K小于2.5)材料中的一种或几种。本实施例中，隔离层209的材料为氮化硅，形成隔离层209的工艺包括化学气相沉积工艺和化学机械研磨工艺。
参考图19-图20，去除第一有源区域22、第一区域11和第二区域12中的第一绝缘层208和第二绝缘层206(参考图17-图18)，以及去除第一有源区域22和第一区域11的隔离层，保留第二区域12的隔离层作为支撑隔离层210，且使得第一有源区域22和沟道区域21的线状半导体图形203悬空。
在一些实施例中，去除第一有源区域22、第一区域11和第二区域12中的第一绝缘层208和第二绝缘层206的同时，去除位线区域24中的第一绝缘层208和第二绝缘层206。在一些实施例中，电容区域25的隔离层209也暴露。去除第一有源区域22、第一区域11和第二区域12中的第一绝缘层208和第二绝缘层206时，可以分两步进行，先去除其中一个后去除另一个，比如，先去除第一绝缘层208，后去除第二绝缘层206。
在一实施例中，还可以对沟道区域21中的线状半导体图形进行离子掺杂，以形成沟道区。
至此，本公开的堆叠结构201形成，堆叠结构201包括沿垂直方向分立排布的多层半导体层，堆叠结构201沿第一方向依次包括第一有源区域22、沟道区域21和第二有源区域23，沟道区域21沿第一方向包括第一区域11和第二区域12，半导体层包括沿第二方向上分立排布的多个线状半导体图形203，在第二方向上位于第二区域12的相邻线状半导体图形203之间填充有支撑隔离层210，第一方向和第二方向平行于半导体衬底200的上表面，垂直方向为垂直于半导体衬底的上表面的方向。
在形成堆叠结构201后，后续需要在沟道区域21的线状半导体图形203表面及支撑隔离层210表面形成沿第二方向延伸的字线结构。字线结构包括字线介质层和字线金属层，在沟道区域的线状半导体图形203表面及支撑隔离层表面形成字线结构，包括：在沟道区域21的线状半导体层表面形成字线介质层；在字线介质层表面和支撑隔离层表面形成字线金属层，字线金属层包括第一部分和与第一部分连接的第二部分，第一部分环绕在第一区域11的字线介质层表面上，第二部分位于第二区域12的字线介质层和支撑隔离层表面上，第二部分沿第二方向延伸。本公开在形成字线结构时，由于沟道区域21包括第一区域11和第二区域12，且第二区域12的线状半导体图形203之间具有支撑绝缘层210，使得第二区域12的线状半导体图形203和支撑绝缘层210构成了平面结构，因而在形成字线结构的过程中，字线结构的字线金属层的第一部分可以很容易的环绕在第一区域11的线状半导体图形203上，字线结构的字线金属层的第二部分可以很容易的形成在第二区域12的字线介质层和支撑隔离层表面上，第二部分与第一部分连接，且第二部分沿第二方向延伸，从而减小了字线结构的形成难度，并能防止上下层之间的字线结构接触带来的短路等缺陷。
下面结合附图对字线结构的形成过程进行详细的描述。
参考图21-22，其中图22中左中右三个图分别为图21沿切割线AA1方向的剖面结构示意图、沿切割线BB1方向的剖面结构示意图以及沿切割线CC1方向的剖面结构示意图，在悬空的线状半导体图形203的表面上形成字线介质材料层211。
字线介质材料层211用于在沟道区域21的线状半导体图形203表面上形成字线介质层。字线介质材料层211可以通过氧化或沉积工艺形成。位线区域24、第一有源区域22、和第一区域11的字线介质材料层211环绕在线状半导体图形203的表面上，第二区域12的字线介质材料层211位于第二区域12的线状半导体图形203上下表面上，或者位于第二区域12的线状半导体图形203上下表面上以及隔离支撑层210的上下表面上。
在一些实施例中，字线介质材料层211还可以形成在第二区域12的支撑隔离层210、以及第二有源区域23和电容区域25的堆叠结构表面上。
在一些实施例中，字线介质材料层211可以为氧化硅或高K(K大于2.5)介电材料。高K(K大于2.5)介电材料可以为HfO2、TiO2、HfZrO、HfSiNO、Ta2O5、ZrO2、ZrSiO2、Al2O3、SrTiO3或BaSrTiO。
参考图23-24，其中图24中左中右三个图分别为图23沿切割线AA1方向的剖面结构示意图、沿切割线BB1方向的剖面结构示意图以及沿切割线CC1方向的剖面结构示意图，在字线介质材料层211表面形成字线金属材料层212，第一有源区域22和第一区域11的字线金属材料层212环绕在第一有源区域22和第一区域11的线状半导体图形203表面的字线介质材料层211的表面上，第二区域12的字线金属材料层212位于第二区域12的字线介质材料层211和支撑隔离层210的表面上，且沿第二方向延伸。
字线金属材料层212后续用于在沟道区域21的线状半导体图形203上形成字线金属层。
在一些实施例中，字线金属材料层212还位于位线区域24的线状半导体图形203表面的字线介质材料层211的表面上，以及线状半导体图形203表面的字线介质材料层211的表面上字线介质材料层211的表面上。
在一些实施例中，字线金属材料层212的材料可以为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、Wsi中的一种或几种。形成字线金属材料层212可以采用物理气相沉积或溅射工艺。
在一些实施例中，参考图25-26，其中图26中左中右三个图分别为图25沿切割线AA1方向的剖面结构示意图、沿切割线BB1方向的剖面结构示意图以及沿切割线CC1方向的剖面结构示意图，去除第二有源区域23和电容区域25上字线金属材料层212和字线介质材料层211。
在一些实施例中，去除第二有源区域23和电容区域25上字线金属材料层212和字线介质材料层211可以采用各项异性的干法刻蚀工艺或化学机械研磨工艺。在一些实施例中，在去除第二有源区域23和电容区域25上字线金属材料层212和字线介质材料层211之前，在位线区域24、第一有源区域22和沟道区域21的字线金属材料层212上形成图形化的掩膜层。
参考图27-28，其中图28中左中右三个图分别为图27沿切割线AA1方向的剖面结构示意图、沿切割线BB1方向的剖面结构示意图以及沿切割线CC1方向的剖面结构示意图，在第一有源区域22和沟道区域21的字线金属材料层212表面上形成第三绝缘层213。
第三绝缘层213的材料与初始牺牲层222的材料均不相同。在一实施例中，第三绝缘层213的材料为氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅、FSG(掺氟的二氧化硅)、BSG(掺硼的二氧化硅)、PSG(掺磷的二氧化硅)或BPSG(掺硼磷的二氧化硅)、低介电常数(K小于2.5)材料中的一种或几种。本实施例中，第三绝缘层213的材料为低介电常数(K小于2.5)材料，形成第三绝缘层213的工艺包括化学气相沉积工艺和化学机械研磨工艺。
在一些实施例中，前述去除第二有源区域23和电容区域25上字线金属材料层212和字线介质材料层211可以在形成第一绝缘层213时或形成第一绝缘层213之后去除。
在一些实施例中，第三绝缘层213还形成在位线区域24的字线金属材料层212表面上。
参考图29-30，其中图30中左中右三个图分别为图30沿切割线AA1方向的剖面结构示意图、沿切割线BB1方向的剖面结构示意图以及沿切割线CC1方向的剖面结构示意图，去除第二有源区域23的第二沟槽中的隔离层209和剩余的第二绝缘层206以及去除牺牲层202(参考图36和图37)，暴露出第二沟槽205。
去除第二有源区域23的第二沟槽中的隔离层209和剩余的第二绝缘层206以及去除牺牲层202可以采用各项同性的湿法刻蚀工艺或各项同性的干法刻蚀工艺。
去除第二有源区域23的第二沟槽中的隔离层209和剩余的第二绝缘层206以及去除牺牲层202后，第二沟槽205和去除牺牲层202的位置暴露出第二区域12的字线介质材料层211的侧面。
参考图31，其中图31中左中右三个图分别为图29沿切割线AA1方向的剖面结构示意图、沿切割线BB1方向的剖面结构示意图以及沿切割线CC1方向的剖面结构示意图，刻蚀去除位于第二沟槽205依次暴露的字线介质材料层211和字线金属材料层212。
刻蚀去除位于第二沟槽205依次暴露的字线介质材料层211和字线金属材料层212的目的是：将不同层的半导体层表面的字线金属材料层212断开，以形成分立的字线金属层。
字线介质材料层211和字线金属材料层212可以采用各项同性的湿法刻蚀工艺或各项同性的干法刻蚀工艺。
参考图32-33，其中图33中左中右三个图分别为图32沿切割线AA1方向的剖面结构示意图、沿切割线BB1方向的剖面结构示意图以及沿切割线CC1方向的剖面结构示意图，刻蚀去除位于第二沟槽依次暴露的字线介质材料层和字线金属材料层之后，还包括：在沟道区域21一侧的第二有源区域23形成沿第二方向延伸且环绕第二有源区域23的线状半导体图形203的第一侧墙214。
第一侧墙214用于支撑线状半导体图形203。
第一侧墙214的材料可以为氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅中的一种或几种。本实施例中，第一侧墙214的材料为氮化硅，形成第一侧墙214的工艺包括沉积和平坦化工艺。
在一实施例中，在形成第一侧墙214之前，对第二有源区域23的线状半导体图形203进行离子掺杂，以形成源区。源区的掺杂类型可以与沟道区的掺杂类型相反或相同。
参考图34-35，其中图35中左中右三个图分别为图34沿切割线AA1方向的剖面结构示意图、沿切割线BB1方向的剖面结构示意图以及沿切割线CC1方向的剖面结构示意图，形成与源区连接的电容器215，以及与电容器的位于源区连接的以及电极连接的导电插塞216。
导电插塞216的材料可以为金属或掺杂的多晶硅。
参考图36-37，其中图37中左中右三个图分别为图36沿切割线AA1方向的剖面结构示意图、沿切割线BB1方向的剖面结构示意图以及沿切割线CC1方向的剖面结构示意图，去除第一有源区域22的第三绝缘层213，暴露出字线金属材料层212。
在一些实施例中，去除第一有源区域22的第三绝缘层213的同时，去除位线区域24中的第三绝缘层213。
参考图38-39，其中图39中左中右三个图分别为图38沿切割线AA1方向的剖面结构示意图、沿切割线BB1方向的剖面结构示意图以及沿切割线CC1方向的剖面结构示意图，去除第一有源区域22的字线金属材料层212及字线介质层材料层211；沟道区域21剩余的字线介质材料层211和字线金属材料层212作为字线介质层和字线金属层。
在一些实施例中，去除第一有源区域22的字线金属材料层212及字线介质层材料层211的同时，去除位线区域24中的字线金属材料层212及字线介质层材料层211。
在其他一些实施例中，当字线金属材料层212仅形成在沟道区域21时，第一有源区22和位线区域24还填充有牺牲层时，去除牺牲层和相应的第三绝缘层，暴露出沟道区域21边缘的字线金属材料层212，去除沟道区域21边缘的字线金属材料层212，沟道区域21剩余的字线介质材料层211和字线金属材料层212作为字线介质层和字线金属层。
在其他一些实施例中，当字线金属材料层212仅形成在沟道区域21和第一有源区22时，位线区域24还填充有牺牲层时，去除牺牲层和相应的第三绝缘层，暴露出第一有源区域22的字线金属材料层212，去除第一有源区域暴露的字线金属材料层212，沟道区域21剩余的字线介质材料层211和字线金属材料层212作为字线介质层和字线金属层。
去除相应区域的字线金属材料层212及字线介质层材料层211可以采用各项同性的干法刻蚀工艺或各项同性的湿法刻蚀工艺。
在一些实施例中，对第一有源区域22(和位线区域24)的线状半导体图形203进行掺杂，以在第一有源区域22的线状半导体图形203中形成漏区，漏区的掺杂类型与沟道区的掺杂类型相反或相同。
至此，字线结构形成，参考图38-39，字线结构包括字线介质层211和字线金属层212，字线介质层位于沟道区域21的线状半导体层表面，字线金属层212在字线介质层211表面和支撑隔离层211表面，字线金属层212包括第一部分和与第一部分连接的第二部分，第一部分环绕在第一区域11的字线介质层211表面上，第二部分位于第二区域12的字线介质层211和支撑隔离层210表面上，第二部分沿第二方向延伸。
在一些实施例中，第二部分可以沿第二方向延伸到堆叠结构201外侧，延伸到堆叠结构201外侧的第二部分可以用于作为字线的台阶区，在台阶区上可以形成与相应层的字线金属层连接插塞。
参考图40-41，其中图41中左中右三个图分别为图40沿切割线AA1方向的剖面结构示意图、沿切割线BB1方向的剖面结构示意图以及沿切割线CC1方向的剖面结构示意图，在去除第一有源区域22的字线金属材料层及字线介质层材料层之后，还包括：在沟道区域21另一侧的第一有源区域22形成沿第二方向延伸且环绕第一有源区域22的线状半导体图形203的第二侧墙217。
第二侧墙217用于支撑线状半导体图形203。
第二侧墙217的材料可以为氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅中的一种或几种。本实施例中，第二侧墙217的材料为氮化硅，形成第二侧墙217的工艺包括沉积和平坦化工艺。
参考图40和42，其中图42中左中右三个图分别为图40沿切割线AA1方向的剖面结构示意图、沿切割线BB1方向的剖面结构示意图以及沿切割线CC1方向的剖面结构示意图，在位线区域24形成多个分立的位线218，位线218与垂直方向上的多个漏区电连接。
位线218的材料为金属，金属可以为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、Wsi中的一种或几种。
在形成位线218之前，可以在位线区域24的线状半导体图形203表面形成金属硅化物，金属硅化物的材料为硅化镍、硅化钨、硅化钴、硅化钽、硅化钛的一种或它们的组合。
本公开一些实施例还提供了一种三维半导体结构，参考图40和42，包括：
半导体衬底200；
位于半导体衬底200上的堆叠结构201，堆叠结构201包括沿第一方向延伸且沿垂直方向和第二方向呈阵列排布的线状半导体图形203，堆叠结构201沿第一方向依次包括第一有源区域22、沟道区域21和第二有源区域23，且沟道区域21沿第一方向包括第一区域11和第二区域12，第二区域12的相邻线状半导体图形203之间填充有支撑隔离层210；
位于沟道区域21的线状半导体图形203表面及支撑隔离层210表面的字线结构，字线结构沿第二方向延伸。
在一些实施例中，堆叠结构201沿第一方向还包括位于第一有源区域一侧的位线区域24和位于第二有源区域23一侧的电容区域25。
在一些实施例中，字线结构包括：
位于沟道区域21的线状半导体层203表面的字线介质层211；
位于字线介质层211表面及支撑隔离层210表面的字线金属层212，字线金属层212包括第一部分和与第一部分连接的第二部分，第一部分环绕在第一区域11的字线介质层211表面上，第二部分位于第二区域12的字线介质层211和支撑隔离层210表面上，第二部分沿第二方向延伸，第二方向与第一方向垂直且平行于半导体衬底200的上表面。
在一些实施例中，沟道区域21的线状半导体图形203中具有沟道区，第二有源区域23的线状半导体图形203中具有源区，第一有源区域22的线状半导体图形203中具有与漏区；其中，源区和漏区的掺杂类型与沟道区的掺杂类型相反或相同。
在一些实施例中，三维半导体结构还包括：与源区连接的电容器215；多个分立的位线218，位线218与垂直方向上的多个漏区电连接。
在一些实施例中，三维半导体结构还包括：位于沟道区域21一侧的第二有源区域23中的沿第二方向延伸且环绕第二有源区域的线状半导体图形203的第一侧墙214；位于沟道区域21另一侧的第一有源区域22中的沿第二方向延伸且环绕第一有源区域的线状半导体图形203的第二侧墙217。
在一些实施例中，填充在线状半导体图形203字线结构之间的绝缘层213。
本实施例中，参考图43，图43为一层字线结构(212)和相应的位线218和电容器结构215的俯视结构示意图，第一区域11和第二区域12的数量均为一个，第二区域12位于第一区域11沿第一方向上的右侧。
在其他实施例中，参考图44，第一区域11和第二区域12的数量均为一个，第二区域12可以位于第一区域11沿第一方向上的左侧
在其他实施例中，参考图45，第二区域12可以为两个，第一区域11为一个，两个第二区域12分别位于第一区域11的沿第一方向上的两侧。
需要说明的是，前述三维半导体结构的一些实施例中与前述三维半导体结构形成方法的一些实施例中相同或相似部分的限定或描述在此不再赘述，具体请参考前述三维半导体结构形成方法的一些实施例中相应部分的限定或描述。
本公开虽然已以较佳实施例公开如上，但其并不是用来限定本公开，任何本领域技术人员在不脱离本公开的精神和范围内，都可以利用上述揭示的方法和技术内容对本公开技术方案做出可能的变动和修改，因此，凡是未脱离本公开技术方案的内容，依据本公开的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本公开技术方案的保护范围。
Claims (16)
1.一种三维半导体结构的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成堆叠结构，所述堆叠结构包括沿垂直方向分立排布的多层半导体层，所述堆叠结构沿第一方向依次包括第一有源区域、沟道区域和第二有源区域，所述沟道区域沿第一方向包括第一区域和第二区域，所述半导体层包括沿第二方向上分立排布的多个线状半导体图形，在第二方向上位于所述第二区域的相邻所述线状半导体图形之间填充有支撑隔离层，所述第一方向和所述第二方向平行于所述半导体衬底上表面；
在所述沟道区域的所述线状半导体图形表面及所述支撑隔离层表面形成沿所述第二方向延伸的字线结构。
2.根据权利要求1所述的三维半导体结构的形成方法，其特征在于，所述字线结构包括字线介质层和字线金属层，所述在所述沟道区域的所述线状半导体图形表面及所述支撑隔离层表面形成字线结构，包括：
在所述沟道区域的线状半导体层表面形成字线介质层；
在所述字线介质层表面和所述支撑隔离层表面形成字线金属层，所述字线金属层包括第一部分和与所述第一部分连接的第二部分，所述第一部分环绕在所述第一区域的字线介质层表面上，所述第二部分位于所述第二区域的字线介质层和支撑隔离层表面上，所述第二部分沿第二方向延伸。
3.根据权利要求1所述的三维半导体结构的形成方法，其特征在于，在所述半导体衬底上形成堆叠结构的过程包括：
在所述半导体衬底上形成初始堆叠结构，所述初始堆叠结构包括沿垂直方向上交替层叠的初始牺牲层和初始半导体层，所述初始堆叠结构沿第一方向依次包括第一有源区域、沟道区域和第二有源区域，所述沟道区域沿第一方向包括第一区域和第二区域；
去除所述第一有源区域和沟道区域的初始堆叠结构中的初始牺牲层；
在去除了初始牺牲层的位置填充第一绝缘层；
形成贯穿所述第一有源区域和第一区域的初始半导体层和第一绝缘层的多个第一沟槽，所述第一沟槽沿第一方向延伸且沿第二方向分立排布。
4.根据权利要求3所述的三维半导体结构的形成方法，其特征在于，在所述半导体衬底上形成堆叠结构的过程还包括：
形成贯穿所述第二有源区域的初始牺牲层和初始半导体层的多个第二沟槽，所述第二沟槽沿第一方向延伸，且所述第二沟槽相应的位于所述第一沟槽的延伸方向上；
在所述第一沟槽和第二沟槽中填充第二绝缘层；
去除第一沟槽和第二沟槽中部分第二绝缘层，形成第一开口，所述第一开口暴露出第二区域的初始半导体层的垂直于第一方向上的两个侧壁；
沿所述第一开口去除所述第二区域的部分所述初始半导体层以形成第二开口，所述第二开口将第二区域的初始半导体层断开，所述第二区域剩余的初始半导体层和所述第一有源区域、第一区域和第二有源区域剩余的初始半导体层构成所述线状半导体图形。
5.根据权利要求4所述的三维半导体结构的形成方法，其特征在于，在所述半导体衬底上形成堆叠结构的过程还包括：
在所述第一开口和第二开口中填充满隔离层；
去除第一有源区域、第一区域和第二区域中的第一绝缘层和第二绝缘层，以及去除第一有源区域和第一区域的隔离层，保留第二区域的隔离层作为支撑隔离层，且使得所述第一有源区域和沟道区域的线状半导体图形悬空。
6.根据权利要求2所述的三维半导体结构的形成方法，其特征在于，所述字线介质层和字线金属层的形成过程包括：
在悬空的所述线状半导体图形的表面上形成字线介质材料层；
在所述字线介质材料层表面形成字线金属材料层，所述第一有源区域和第一区域的字线金属材料层环绕在第一有源区域和第一区域的线状半导体图形表面的字线介质材料层的表面上，所述第二区域的字线金属材料层位于所述第二区域的字线介质材料层和支撑隔离层的表面上，且沿第二方向延伸；
在所述第一有源区域和沟道区域的字线金属材料层表面形成第三绝缘层；去除第二有源区域的第二沟槽中的隔离层和剩余的第二绝缘层，暴露出所述第二沟槽；
刻蚀去除位于所述第二沟槽依次暴露的字线介质材料层和字线金属材料层。
7.根据权利要求6所述的三维半导体结构的形成方法，其特征在于，刻蚀去除位于所述第二沟槽依次暴露的字线介质材料层和字线金属材料层之后，还包括：在沟道区域一侧的第二有源区域形成沿第二方向延伸且环绕所述第二有源区域的线状半导体图形的第一侧墙。
8.根据权利要求6所述的三维半导体结构的形成方法，其特征在于，所述方法还包括：
去除第一有源区域的所述第三绝缘层，暴露出所述字线金属材料层；
去除所述第一有源区域的字线金属材料层及字线介质层材料层；所述沟道区域剩余的字线介质材料层和字线金属材料层作为字线介质层和字线金属层。
9.根据权利要求8所述的三维半导体结构的形成方法，其特征在于，所述方法还包括：
对所述沟道区域的线状半导体图形进行掺杂，形成沟道区；
对所述第二有源区域的线状半导体图形进行掺杂，形成源区，所述源区的掺杂类型与所述沟道区的掺杂类型相反或相同；
形成与所述源区连接的电容器；
对所述第一有源区域的线状半导体图形进行掺杂，形成漏区，所述漏区的掺杂类型与所述沟道区的掺杂类型相反或相同；
形成多个分立的位线，所述位线与垂直方向上的多个漏区电连接。
10.根据权利要求8所述的三维半导体结构的形成方法，其特征在于，在去除所述第一有源区域的字线金属材料层及字线介质层材料层之后，还包括：
在所述沟道区域另一侧的第一有源区域形成沿第二方向延伸且环绕所述第一有源区域的线状半导体图形的第二侧墙。
11.一种三维半导体结构，其特征在于，包括：
半导体衬底；
位于所述半导体衬底上的堆叠结构，所述堆叠结构包括沿第一方向延伸且沿垂直方向和第二方向呈阵列排布的线状半导体图形，所述堆叠结构沿第一方向依次包括第一有源区域、沟道区域和第二有源区域，且所述沟道区域沿第一方向包括第一区域和第二区域，所述第二区域的相邻所述线状半导体图形之间填充有支撑隔离层；
位于所述沟道区域的所述线状半导体图形表面及所述支撑隔离层表面的字线结构，所述字线结构沿所述第二方向延伸。
12.根据权利要求11所述的三维半导体结构，其特征在于，所述字线结构包括：
位于所述沟道区域的线状半导体层表面的字线介质层；
位于所述字线介质层表面及所述支撑隔离层表面的字线金属层，所述字线金属层包括第一部分和与所述第一部分连接的第二部分，所述第一部分环绕在所述第一区域的字线介质层表面上，所述第二部分位于所述第二区域的字线介质层和支撑隔离层表面上，所述第二部分沿第二方向延伸，所述第二方向与第一方向垂直且平行于所述半导体衬底的上表面。
13.根据权利要求11所述的三维半导体结构，所述沟道区域的线状半导体图形中具有沟道区，所述第二有源区域的线状半导体图形中具有源区，所述第一有源区域的线状半导体图形中具有漏区；其中，所述源区和所述漏区的掺杂类型与所述沟道区的掺杂类型相反或相同；
所述三维半导体结构还包括：
与所述源区连接的电容器；
多个分立的位线，所述位线与垂直方向上的多个漏区电连接。
14.根据权利要求11所述的三维半导体结构，其特征在于，所述三维半导体结构还包括：
位于沟道区域一侧的第二有源区域中的沿第二方向延伸且环绕所述第二有源区域的线状半导体图形的第一侧墙；位于沟道区域另一侧的第一有源区域中的沿第二方向延伸且环绕所述第一有源区域的线状半导体图形的第二侧墙。
15.根据权利要求11所述的三维半导体结构，其特征在于，填充在字线结构之间的绝缘层。
16.根据权利要求11所述的三维半导体结构，其特征在于，所述第二区域为两个，第一区域为一个，两个所述第二区域分别位于所述第一区域的沿第一方向上的两侧。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211459446.1A CN118102708A (zh) | 2022-11-21 | 2022-11-21 | 三维半导体结构及其形成方法 |
| PCT/CN2023/110901 WO2024109158A1 (zh) | 2022-11-21 | 2023-08-03 | 三维半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211459446.1A CN118102708A (zh) | 2022-11-21 | 2022-11-21 | 三维半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118102708A true CN118102708A (zh) | 2024-05-28 |
Family
ID=91140955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211459446.1A Pending CN118102708A (zh) | 2022-11-21 | 2022-11-21 | 三维半导体结构及其形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN118102708A (zh) |
| WO (1) | WO2024109158A1 (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10535659B2 (en) * | 2017-09-29 | 2020-01-14 | Samsung Electronics Co., Ltd. | Semiconductor memory devices |
| US11367726B2 (en) * | 2020-10-26 | 2022-06-21 | Micron Technology, Inc. | Vertical digit lines for semiconductor devices |
| KR20220066528A (ko) * | 2020-11-16 | 2022-05-24 | 삼성전자주식회사 | 반도체 메모리 장치 및 그 제조 방법 |
| CN115295551A (zh) * | 2022-08-04 | 2022-11-04 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| CN115332347A (zh) * | 2022-08-15 | 2022-11-11 | 长鑫存储技术有限公司 | 半导体结构及制备方法 |
-
2022
- 2022-11-21 CN CN202211459446.1A patent/CN118102708A/zh active Pending
-
2023
- 2023-08-03 WO PCT/CN2023/110901 patent/WO2024109158A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024109158A1 (zh) | 2024-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105390542B (zh) | 具有旁路栅极的半导体器件及其制备方法 | |
| KR20150137224A (ko) | 에어갭을 구비한 반도체장치 및 그 제조 방법 | |
| CN114005791B (zh) | 存储器件及其形成方法 | |
| US20230209807A1 (en) | Memory cell, memory and method for manufacturing memory | |
| WO2023024415A1 (zh) | 存储器件及其形成方法 | |
| TWI802469B (zh) | 記憶體裝置及其形成方法 | |
| KR20120074850A (ko) | 반도체 소자의 제조 방법 | |
| CN113707612B (zh) | 存储器件及其形成方法 | |
| KR20210050817A (ko) | 반도체 장치 및 이의 제조 방법 | |
| KR20210050686A (ko) | 반도체 장치 및 이의 제조 방법 | |
| CN114464621A (zh) | 半导体器件 | |
| WO2020244198A1 (zh) | 存储结构及其形成方法 | |
| CN114121817B (zh) | 存储器件及其形成方法 | |
| CN117295327A (zh) | 一种半导体结构及其制造方法、dram和电子设备 | |
| CN112038341B (zh) | 存储结构及其形成方法 | |
| CN118102708A (zh) | 三维半导体结构及其形成方法 | |
| WO2024109157A1 (zh) | 半导体结构及其形成方法 | |
| WO2024037347A1 (zh) | 半导体结构及其形成方法 | |
| WO2024037164A1 (zh) | 半导体器件及其形成方法 | |
| US11626408B2 (en) | Memory device and forming method thereof | |
| WO2024146131A1 (zh) | 半导体结构及其形成方法 | |
| US20230084851A1 (en) | Storage device and method for forming storage device | |
| US20240130116A1 (en) | Semiconductor device | |
| WO2024016753A1 (zh) | 三维半导体结构及其形成方法 | |
| CN114256155B (zh) | 存储器的制造方法和存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |