CN118039558A - 一种半导体结构及其制造方法 - Google Patents
一种半导体结构及其制造方法 Download PDFInfo
- Publication number
- CN118039558A CN118039558A CN202211375891.XA CN202211375891A CN118039558A CN 118039558 A CN118039558 A CN 118039558A CN 202211375891 A CN202211375891 A CN 202211375891A CN 118039558 A CN118039558 A CN 118039558A
- Authority
- CN
- China
- Prior art keywords
- contact
- initial
- isolation
- structures
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000002955 isolation Methods 0.000 claims abstract description 344
- 239000000463 material Substances 0.000 claims abstract description 119
- 238000000059 patterning Methods 0.000 claims abstract description 26
- 238000000151 deposition Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 38
- 238000005530 etching Methods 0.000 claims description 23
- 230000000149 penetrating effect Effects 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 188
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 238000000231 atomic layer deposition Methods 0.000 description 14
- 238000005229 chemical vapour deposition Methods 0.000 description 14
- 238000005240 physical vapour deposition Methods 0.000 description 14
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 239000010949 copper Substances 0.000 description 10
- 239000010936 titanium Substances 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910001092 metal group alloy Inorganic materials 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- -1 silicon nitride) Chemical class 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052715 tantalum Inorganic materials 0.000 description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本公开实施例公开了一种半导体结构及其制造方法，制造方法包括：提供初始结构，所述初始结构包括沿第一方向间隔排布的多个第一接触部；在所述初始结构上形成第一隔离层，图形化所述第一隔离层，形成多个第一隔离结构以及在所述第一隔离结构之间的至少一个第一沟槽，所述第一沟槽暴露出所述第一接触部；沉积第一初始接触材料，所述第一初始接触材料覆盖所述第一隔离结构和所述第一沟槽；图形化所述第一初始接触材料，形成与所述第一接触部接触的多个第一接触结构和在所述第一接触结构之间的至少一个第二沟槽，所述第二沟槽暴露出所述第一隔离结构；在所述第二沟槽中形成第二隔离结构，用以隔离所述第一接触结构。
Description
技术领域
本公开涉及半导体制造领域，尤其涉及一种半导体结构及其制造方法。
背景技术
半导体结构，例如动态随机存取存储器(DRAM)，当前的技术通常会采用1个晶体管和1个电容器(1T1C)存储单元来实现更密集的存储芯片。其中晶体管的栅极与字线相连，源极和漏极分别通过相应的接触结构与位线和电容器相连。
然而，随着半导体结构不断朝着小型化、高集成度的方向发展，当制程微缩时，接触结构的尺寸随之微缩，尺寸微缩后，在形成接触结构的过程中，容易导致形成的接触结构形貌欠佳，进而影响产品性能。
发明内容
本公开提供一种半导体结构的制造方法，包括：
提供初始结构，所述初始结构包括沿第一方向间隔排布的多个第一接触部；
在所述初始结构上形成第一隔离层，图形化所述第一隔离层，形成多个第一隔离结构以及在所述第一隔离结构之间的至少一个第一沟槽，所述第一沟槽暴露出所述第一接触部；
沉积第一初始接触材料，所述第一初始接触材料覆盖所述第一隔离结构和所述第一沟槽；
图形化所述第一初始接触材料，形成与所述第一接触部接触的多个第一接触结构和在所述第一接触结构之间的至少一个第二沟槽，所述第二沟槽暴露出所述第一隔离结构；
在所述第二沟槽中形成第二隔离结构，用以隔离所述第一接触结构。
在一些实施例中，在所述初始结构上形成第一隔离层，图形化所述第一隔离层，形成多个第一隔离结构的步骤包括：
在所述初始结构上形成第一初始隔离层和第二初始隔离层，图形化所述第一初始隔离层和所述第二初始隔离层，形成多个第一初始隔离结构以及在所述第一初始隔离结构之间的至少一个第一初始沟槽，所述第一初始沟槽暴露出所述第一接触部；
在所述第一初始隔离结构侧壁形成第一绝缘层；
去除所述第一初始隔离结构中的所述第二初始隔离层以及位于所述第二初始隔离层侧壁上的所述第一绝缘层，形成所述第一隔离结构。
在一些实施例中，所述初始结构还包括沿第二方向间隔排布的多个第二接触部；形成所述第一初始隔离层之后，还包括：
刻蚀所述第一初始隔离层，形成多个初始接触孔，所述第二接触部从所述初始接触孔暴露；其中，所述第二方向与所述第一方向相交。
在一些实施例中，形成所述第二初始隔离层包括：
形成第一子层，所述第一子层填充所述初始接触孔；
形成第二子层，所述第二子层覆盖所述第一子层与所述第一初始隔离层，所述第一子层与所述第二子层定义为所述第二初始隔离层。
在一些实施例中，在形成所述初始接触孔之后，形成所述第二初始隔离层之前，所述方法还包括：
形成多个第二初始接触结构，所述第二初始接触结构填充所述初始接触孔。
在一些实施例中，所述方法还包括：
以所述初始接触孔形成的开口刻蚀所述第二接触部从所述初始接触孔暴露的部分，使得所述第二接触部的上表面下降第一预设距离以形成第一凹槽；
在当采用所述第一子层填充所述初始接触孔时，所述第一子层还填充所述第一凹槽；
当在所述初始接触孔内形成所述第二初始接触结构时，所述第二初始接触结构还填充所述第一凹槽。
在一些实施例中，在所述第一初始隔离结构侧壁形成第一绝缘层，包括：
共形地形成第一绝缘层，使得所述第一绝缘层覆盖所述第一初始隔离结构以及相邻所述第一初始隔离结构之间的区域；其中，覆盖相邻所述第一初始隔离结构之间的区域的所述第一绝缘层定义为第一子绝缘层，覆盖所述第一初始隔离结构的所述第一绝缘层定义为第二子绝缘层；
去除所述第一子绝缘层，以暴露出多个所述第一接触部。
在一些实施例中，所述初始结构还包括第三隔离结构，所述第三隔离结构位于相邻的所述第一接触部之间；在去除所述第一子绝缘层之后，还包括：
刻蚀所述第三隔离结构以形成第二凹槽，使得所述第三隔离结构的上表面下降第二预设距离，所述第一接触部的至少部分侧壁从所述第二凹槽内暴露；
沉积第一初始接触材料，还包括：在所述第二凹槽内也填充所述第一初始接触材料。
在一些实施例中，在沉积第一初始接触材料之后，包括：
去除位于所述第一隔离结构上方的第一初始接触材料，形成多条沿第二方向延伸的第三沟槽，以将所述第一初始接触材料形成为多条沿第二方向延伸的第一初始接触结构；
在所述第三沟槽内形成沿第二方向延伸的位线结构。
在一些实施例中，图形化所述第一初始接触材料，形成与所述第一接触部接触的第一接触结构和在所述第一接触结构之间的第二沟槽，所述第二沟槽暴露出所述第一隔离结构，包括：
刻蚀所述第一初始接触结构以及所述位线结构，形成多个贯穿所述第一初始接触结构的窗口，所述窗口暴露出所述第一隔离结构的侧壁，使得所述第一初始接触结构被所述窗口分割为多个分立的所述第一接触结构，并在所述位线结构的上表面形成多个凹陷，多个所述凹陷与多个所述窗口相互连通构成所述第二沟槽。
在一些实施例中，所述初始结构还包括沿第二方向间隔排布的多个第二接触部；在所述初始结构上形成第一隔离层，图形化所述第一隔离层，形成多个第一隔离结构以及在所述第一隔离结构之间的第一沟槽，包括：
在所述初始结构上形成第一隔离层；
采用一次掩膜工艺刻蚀所述第一隔离层，形成多个所述第一隔离结构、位于所述第一隔离结构之间的所述第一沟槽以及贯穿所述第一隔离结构的多个接触孔，所述接触孔暴露所述第二接触部。
本公开实施例还提供一种半导体结构，包括：
衬底以及位于所述衬底上的沿第一方向间隔排布的多个第一接触部；
位于所述衬底上的多个第一隔离结构，以及位于相邻的所述第一隔离结构之间的第一沟槽，所述第一沟槽暴露所述第一接触部；
多个第一接触结构，至少部分位于所述第一沟槽内，且所述第一接触结构的下端与所述第一接触部电连接；
多个第二沟槽，所述第二沟槽位于所述第一接触部之间，所述第二沟槽暴露出所述第一隔离结构；
位于所述第二沟槽中的第二隔离结构，用以隔离所述第一接触结构。
在一些实施例中，还包括：
位于所述衬底上且沿第二方向间隔排布的多个第二接触部，所述第二方向与所述第一方向相交；
多个接触孔，所述接触孔贯穿所述第一隔离结构并暴露所述第二接触部；
多个第二接触结构，所述第二接触结构填充于所述接触孔内，且与所述第二接触部电连接。
在一些实施例中，
定义所述第一隔离结构的中轴线为第一线；
定义位于该所述第一隔离结构内的所述第二接触结构的中心位置的连接线为第二线；其中，
所述第一线与所述第二线在所述衬底的平面上的投影重合。
在一些实施例中，所述第二接触结构与所述第一接触结构通过一步材料形成工艺制造。
在一些实施例中，所述半导体结构还包括：
位于所述接触孔下方且位于所述第二接触部上表面的第一凹槽，所述第二接触结构还填充于所述第一凹槽内。
在一些实施例中，还包括：
位于所述衬底上的第三隔离结构，所述第三隔离结构位于相邻的所述第一接触部之间；
所述第一沟槽还暴露部分所述第三隔离结构，暴露的部分所述第三隔离结构的上表面低于所述第一接触部的上表面以形成第二凹槽，所述第一接触结构还位于所述第二凹槽内。
在一些实施例中，所述半导体结构还包括：
多条沿所述第二方向延伸的位线结构，所述位线结构位于所述第一隔离结构的上方，所述位线结构包括位线连接线和位线盖层，所述位线连接线电连接位于所述第一隔离结构内的所述第二接触结构。
在一些实施例中，
多个所述第一接触结构与多条所述位线结构围成多个窗口；
所述位线结构的上表面还包括多个凹陷，多个所述凹陷与多个所述窗口连通构成所述第二沟槽。
在一些实施例中，所述第二隔离结构包括多个第一子部和多个第二子部，所述第一子部填充所述窗口，所述第二子部填充所述凹陷。
本公开实施例提供的半导体结构及其制造方法，其中，所述制造方法包括：提供初始结构，所述初始结构包括沿第一方向间隔排布的多个第一接触部；在所述初始结构上形成第一隔离层，图形化所述第一隔离层，形成多个第一隔离结构以及在所述第一隔离结构之间的至少一个第一沟槽，所述第一沟槽暴露出所述第一接触部；沉积第一初始接触材料，所述第一初始接触材料覆盖所述第一隔离结构和所述第一沟槽；图形化所述第一初始接触材料，形成与所述第一接触部接触的多个第一接触结构和在所述第一接触结构之间的至少一个第二沟槽，所述第二沟槽暴露出所述第一隔离结构；在所述第二沟槽中形成第二隔离结构，用以隔离所述第一接触结构。本公开实施例先形成多个第一隔离结构以及位于第一隔离结构之间的第一沟槽，接着在第一沟槽内沉积第一初始接触材料，第一初始接触材料用于形成第一接触结构，相比原来需要填很小的孔，本公开实施例仅需要填很浅的第一沟槽，填孔难度减小，避免或减少在第一初始接触材料中形成缝隙或孔洞，从而提高第一接触结构的质量和导电性能，降低第一接触结构和第一接触部之间的接触电阻，进而提高半导体结构的性能；同时，本公开实施例在沉积第一初始接触材料之前形成第一隔离结构，在沉积第一初始接触材料之后形成第二隔离结构，第一隔离结构和第二隔离结构能够实现多个第一接触结构之间以及第一接触结构与其他结构之间的有效隔离。
本公开的一个或多个实施例的细节在下面的附图和描述中提出。本公开的其它特征和优点将从说明书、附图以及权利要求书变得明显。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开实施例提供的半导体结构的制造方法的流程框图；
图2至图37为本公开实施例提供的半导体结构的制造方法的工艺流程图；
图38至图46为本公开另一实施例提供的半导体结构的制造方法的工艺流程图；
图47至图53为本公开又一实施例提供的半导体结构的制造方法的工艺流程图；
图54为本公开实施例提供的半导体结构沿图52的箭头B所示的方向的结构示意图；
图55为本公开实施例提供的半导体结构沿图52的线C-C'截取的剖面结构示意图。
具体实施方式
下面将参照附图更详细地描述本公开公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开公开的范围完整的传达给本领域的技术人员。
本公开实施例提供了一种半导体结构的制造方法，具体请参见图1。如图所示，方法包括以下步骤：
步骤101、提供初始结构，初始结构包括沿第一方向间隔排布的多个第一接触部；
步骤102、在初始结构上形成第一隔离层，图形化第一隔离层，形成多个第一隔离结构以及在第一隔离结构之间的至少一个第一沟槽，第一沟槽暴露出第一接触部；
步骤103、沉积第一初始接触材料，第一初始接触材料覆盖第一隔离结构和第一沟槽；
步骤104、图形化第一初始接触材料，形成与第一接触部接触的多个第一接触结构和在第一接触结构之间的至少一个第二沟槽，第二沟槽暴露出第一隔离结构；
步骤105、在第二沟槽中形成第二隔离结构，用以隔离第一接触结构。
以下结合图2至图53对本公开实施例提供的半导体结构的制造方法再作进一步说明。
首先，执行步骤101，如图2至图3所示，提供初始结构2，初始结构2包括沿第一方向间隔排布的多个第一接触部231。
在一实施例中，初始结构2还包括第三隔离结构21，第三隔离结构21位于相邻的第一接触部231之间。在一些实施例中，初始结构2还包括沿第二方向间隔排布的多个第二接触部232，多个第二接触部232之间亦由第三隔离结构21间隔开。
具体的，初始结构2包括衬底20以及位于衬底20内的第三隔离结构21，第三隔离结构21在衬底20内限定出多个平行排布的有源区23，有源区23在衬底20平面上的正投影沿第一方向延伸，其中，第一接触部231位于有源区23的两个端部，第二接触部232位于有源区23的中间区域。更具体的，半导体结构还包括多条字线结构22，字线结构22在第三隔离结构21和有源区23内沿第三方向延伸，第一接触部231和第二接触部232之间由字线结构22分隔开。其中，第二方向与第一方向相交。第一方向和第二方向可以垂直或斜交，当第一方向和第二方向斜交时，第一方向和第二方向的夹角的范围在100°至150°之间，例如100°、110°、120°、130°、140°、150°。第二方向和第三方向可以垂直设置。
这里，衬底20可以为半导体衬底，并且可以包括至少一个单质半导体材料(例如为硅(Si)衬底、锗(Ge)衬底)、至少一个III-V化合物半导体材料、至少一个II-VI化合物半导体材料、至少一个有机半导体材料或者在本领域已知的其他半导体材料。在一具体实施例中，衬底20为硅衬底，硅衬底可经掺杂或未经掺杂。第三隔离结构21的材料可以包括氧化物(例如硅氧化物)、氮化物(例如硅氮化物)和氮氧化物(例如硅氮氧化物)中的一种或多种。
在一实施例中，字线结构22包括沿第三方向延伸的导电层221和位于导电层221上的字线盖层222。在一些实施例中，字线结构22还包括位于导电层221两侧的栅介质层(未标识)，字线盖层222覆盖导电层221和栅介质层(未标识)。
接下来，执行步骤102，如图4至图5、图18图22以及图25至图26所示，在初始结构2上形成第一隔离层L，图形化第一隔离层L，形成多个第一隔离结构28以及在第一隔离结构28之间的至少一个第一沟槽T1，第一沟槽T1暴露出第一接触部231。
具体的，在初始结构2上形成第一隔离层L，图形化第一隔离层L，形成多个第一隔离结构28的步骤包括：
在初始结构2上形成第一初始隔离层24和第二初始隔离层27，图形化第一初始隔离层24和第二初始隔离层27，形成多个第一初始隔离结构28a以及在第一初始隔离结构28a之间的至少一个第一初始沟槽T1′，第一初始沟槽T1′暴露出第一接触部231(如图4至图5以及图18至图20)；
在第一初始隔离结构28a侧壁形成第一绝缘层29(如图21至图22)；
去除第一初始隔离结构28a中的第二初始隔离层27以及位于第二初始隔离层27侧壁上的第一绝缘层29，形成第一隔离结构28(如图25至图26)。
如图21所示，这里，第一隔离层L包括第一初始隔离层24、第二初始隔离层27以及第一绝缘层29。第一初始隔离层24可以通过化学气相沉积(CVD)、等离子增强化学气相沉积(PECVD)、物理气相沉积(PVD)、原子层沉积(ALD)等工艺形成在初始结构2上。第一初始隔离层24覆盖第三隔离结构21、第一接触部231、第二接触部232以及字线结构22。第一初始隔离层24的材料包括但不限于氮化物，例如氮化硅。
如图6至图11，在一实施例中，形成第一初始隔离层24之后，还包括：刻蚀第一初始隔离层24，形成多个初始接触孔H′，第二接触部232从初始接触孔H′暴露。具体的，刻蚀第一初始隔离层24，形成多个初始接触孔H′，包括：在第一初始隔离层24上形成第一图案化掩膜层25，第一图案化掩膜层25包括多个暴露第一初始隔离层24的开口251；以第一图案化掩膜层25为掩膜刻蚀第一初始隔离层24，从开口251去除部分第一初始隔离层24，以形成多个初始接触孔H′。如图9至图11所示，在一实施例中，初始接触孔H′还暴露围绕第二接触部232的部分字线盖层222和部分第三隔离结构21，即初始接触孔H′具有较大的尺寸，便于后续在初始接触孔H′内填充材料。
如图12至图14所示，在一实施例中，方法还包括：以初始接触孔H′形成的开口刻蚀第二接触部232从初始接触孔H′暴露的部分，使得第二接触部232的上表面下降第一预设距离以形成第一凹槽S1。
如图15至图17所示，在一实施例中，在形成初始接触孔H′之后，形成第二初始隔离层27之前，方法还包括：形成多个第二初始接触结构26a，第二初始接触结构26a填充初始接触孔H′。在一具体实施例中，当在初始接触孔H′内形成第二初始接触结构26a时，第二初始接触结构26a还填充第一凹槽S1。多个第二初始接触结构26a沿第二方向排布且与多个第二接触部232一一对应电连接。后续可以刻蚀第二初始接触结构26a形成第二接触结构26(参见图20)，本公开实施例通过先刻蚀第一初始隔离层24形成初始接触孔H′，接着刻蚀从初始接触孔H′暴露的部分第二接触部232以形成第一凹槽S1，第二初始接触结构26a还填充第一凹槽S1，利于形成的第二初始接触结构26a与第二接触部232更好的接触，从而降低后续形成的第二接触结构26(参见图20)与第二接触部232的接触电阻，提高半导体结构的性能。
第二初始接触结构26a可以通过化学气相沉积(CVD)、等离子增强化学气相沉积(PECVD)、物理气相沉积(PVD)、原子层沉积(ALD)等工艺形成。第二初始接触结构26a的材料包括硅、硅锗、钨(W)、铜(Cu)、钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)、金属硅化物、金属合金或其任何组合。在一具体实施例中，第二初始接触结构26a的材料为多晶硅，多晶硅可经掺杂或不经掺杂。
再次参见图18，在一实施例中，第二初始隔离层27覆盖第一初始隔离层24和第二初始接触结构26a。第二初始隔离层27可以作为硬掩膜层使用，第二初始隔离层27的材料可以是非晶硅、非晶碳等。
再次参见图19至图20，图形化第一初始隔离层24和第二初始隔离层27，形成多个第一初始隔离结构28a以及在第一初始隔离结构28a之间的至少一个第一初始沟槽T1′，包括：刻蚀第二初始隔离层27形成沿第二方向延伸的多个第一墙状结构27′；以第一墙状结构27′为掩膜刻蚀第一初始隔离层24和第二初始接触结构26a，形成沿第二方向延伸的多个第二墙状结构24′，其中，剩余的第二初始隔离层27(即第一墙状结构27′)和第二墙状结构24′中剩余的第一初始隔离层24构成第一初始隔离结构28a，第二墙状结构24′中剩余的第二初始接触结构26a定义为第二接触结构26。如图19所示，第二接触结构26的侧壁从第一初始沟槽T1′中暴露。
在一实施例中，在刻蚀第二初始隔离层27形成沿第二方向延伸的多个第一墙状结构27′的步骤中，控制刻蚀工艺中所使用的掩膜图案的方位，使得刻蚀形成的第一墙状结构27′的中轴线与沿第二方向排布的多个第二初始接触结构26a的中心位置的连线在衬底20平面上的正投影重合，从而使得后续形成的第一隔离结构28的中轴线与沿第二方向排布的多个第二接触结构26的中心位置的连线在衬底20平面上的正投影重合，使得后续在第一隔离结构28的上方，即第一墙状结构27′的位置处形成的沿第二方向延伸的位线结构33(参见图30)与第二接触结构26实现更好的电连接。
再次参见图21至图22，在第一初始隔离结构28a侧壁形成第一绝缘层29，包括：
共形地形成第一绝缘层29，使得第一绝缘层29覆盖第一初始隔离结构28a以及相邻第一初始隔离结构28a之间的区域；其中，覆盖相邻第一初始隔离结构28a之间的区域的第一绝缘层29定义为第一子绝缘层291，覆盖第一初始隔离结构28a的第一绝缘层29定义为第二子绝缘层292；
去除第一子绝缘层291，以暴露出多个第一接触部231。
如图22所示，第一绝缘层29还覆盖第二接触结构26的侧壁，第一绝缘层29起到保护第二接触结构26的作用。第一绝缘层29的材料包括但不限于氮化硅。
如图23至图24所示，在一实施例中，在去除第一子绝缘层291之后，还包括：刻蚀第三隔离结构21以形成第二凹槽S2，使得第三隔离结构21的上表面下降第二预设距离，第一接触部231的至少部分侧壁从第二凹槽S2内暴露。
再次参见图25至图26，在去除第一初始隔离结构28a中的第二初始隔离层27以及位于第二初始隔离层27侧壁上的第一绝缘层29的同时，还去除位于第二初始隔离层27上表面上的第一绝缘层29，第一隔离结构28由保留下来的第一初始隔离层24以及覆盖第一初始隔离层24和第二接触结构26侧壁的第一绝缘层29组成。第一隔离结构28沿第二方向延伸，多个沿第二方向排布的第二接触结构26位于每一第一隔离结构内，且第二接触结构26的上表面从第一隔离结构28的上表面暴露。第一隔离结构28对沿第二方向排布的多个第二接触结构26起到有效隔离作用，且对后续形成的第一接触结构31(参见图32至图33)起到有效隔离作用。
接下来，执行步骤103，如图27至图28所示，沉积第一初始接触材料31a，第一初始接触材料31a覆盖第一隔离结构28和第一沟槽T1。
第一初始接触材料31a可以通过化学气相沉积(CVD)、等离子增强化学气相沉积(PECVD)、物理气相沉积(PVD)、原子层沉积(ALD)等工艺形成。第一初始接触材料31a的材料包括硅、硅锗、钨(W)、铜(Cu)、钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)、金属硅化物、金属合金或其任何组合。在一具体实施例中，第一初始接触材料31a的材料为多晶硅，多晶硅可经掺杂或不经掺杂。
本公开实施例先形成多个第一隔离结构28以及位于第一隔离结构28之间的第一沟槽T1，接着在第一沟槽T1内沉积第一初始接触材料31a，第一初始接触材料31a用于形成第一接触结构31(参见图32至图33)，相比原来需要填很小的孔，本公开实施例仅需要填很浅的第一沟槽T1，填孔难度减小，避免或减少在第一初始接触材料31a中形成缝隙或孔洞，从而提高第一接触结构31(参见图32至图33)的质量和导电性能，降低第一接触结构31(参见图32至图33)和第一接触部231之间的接触电阻，进而提高半导体结构的性能。
在一实施例中，沉积第一初始接触材料31a，还包括：在第二凹槽S2内也填充第一初始接触材料31a。本公开实施例中，在形成第一沟槽T1暴露出第一接触部231之后，继续刻蚀第三隔离结构21以形成暴露第一接触部231侧壁的第二凹槽S2，并在第二凹槽S2内沉积第一初始接触材料31a，使第一接触部231的上表面和部分侧壁均与第一初始接触材料31a电连接，增加了第一接触部231和第一初始接触材料31a的接触面积，后续将图形化第一初始接触材料31a形成第一接触结构31(参见图32至图33)，如此，增大了第一接触结构31(参见图32至图33)和第一接触部231的接触面积，降低了二者的接触电阻，提高了半导体结构的性能。
接下来，执行步骤104，如图31至图33所示，图形化第一初始接触材料31a，形成与第一接触部231接触的多个第一接触结构31和在第一接触结构31之间的至少一个第二沟槽T2，第二沟槽T2暴露出第一隔离结构28。
如图29至图30所示，在一实施例中，在沉积第一初始接触材料31a之后，形成第一接触结构31之前，还包括：去除位于第一隔离结构28上方的第一初始接触材料31a，形成多条沿第二方向延伸的第三沟槽T3，以将第一初始接触材料31a形成为多条沿第二方向延伸的第一初始接触结构31b；在第三沟槽T3内形成沿第二方向延伸的位线结构33。每一第一初始接触结构31b与沿第二方向排布的多个第一接触部231电连接。
具体的，首先，在第一初始接触材料31a上形成第二图案化掩膜层32，接着，以第二图案化掩膜层32为掩膜刻蚀第一初始接触材料31a，形成多条沿第二方向延伸的第三沟槽T3，第三沟槽T3暴露第一隔离结构28以及位于第一隔离结构28中的第二接触结构26；接着，在第三沟槽T3内形成位线结构33。
如图30所示，在一实施例中，位线结构33包括位线连接线331和覆盖位线连接线331的侧壁和上表面的位线盖层332，每一位线连接线331与沿第二方向排布的多个第二接触结构26电连接。
位线盖层332可以具有多层结构。在实际操作中，位线结构33可以采用如下方法形成：首先，在第三沟槽T3的侧壁形成第一位线盖层(未标识)；接着，在第三沟槽T3内填充位线连接线331并执行回蚀刻工艺，使位线连接线331的上表面低于第一初始接触结构31b的上表面；接着，形成填充第三沟槽T3并覆盖位线连接线331的第二位线盖层(未标识)，第一位线盖层(未标识)和第二位线盖层(未标识)构成位线盖层332。位线盖层332的材料包括氧化物(例如氧化硅)、氮化物(例如氮化硅)、氮氧化物(例如氮氧化硅)中的一种或多种。在一具体实施例中，第一位线盖层(未标识)为包括氮化物-氧化物-氮化物的复合层，第二位线盖层(未标识)的材料为氮化物。位线连接线331的材料包括硅、硅锗、钨(W)、铜(Cu)、钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)、金属硅化物、金属合金或其任何组合。
在一实施例中，位线连接线331的高度为位线结构33的高度的1/20-1/5，例如1/20、1/15、1/10、1/5，其中，高度是指沿垂直于衬底20的平面方向的高度。
再次参见图31至图33，图形化第一初始接触材料31a，形成与第一接触部231接触的多个第一接触结构31和在第一接触结构31之间的至少一个第二沟槽T2，第二沟槽T2暴露出第一隔离结构28，包括：刻蚀第一初始接触结构31b以及位线结构33，形成多个贯穿第一初始接触结构31b的窗口T21，窗口T21暴露出第一隔离结构28的侧壁，使得第一初始接触结构31b被窗口T21分割为多个分立的第一接触结构31，并在位线结构33的上表面形成多个凹陷T22，多个凹陷T22与多个窗口T21相互连通构成第二沟槽T2。
在实际操作中，可以先在第一初始接触结构31b和位线结构33上形成第三图案化掩膜层34，接着以第三图案化掩膜层34为掩膜刻蚀第一初始接触结构31b以及位线结构33，以形成第二沟槽T2。
多个第一接触结构31与多个第一接触部231一一对应连接。在一实施例中，第二沟槽T2沿第三方向延伸，第二沟槽T2与位线结构33交叉设置，多个第一接触结构31之间由第二沟槽T2和位线结构33分隔开。
接下来，执行步骤105，如图34至图37所示，在第二沟槽T2中形成第二隔离结构35，用以隔离第一接触结构31。
具体的，在第二沟槽T2中形成第二隔离结构35，包括：
采用隔离材料填充第二沟槽T2并覆盖位线结构33与第一接触结构31，以形成第二隔离结构35；
对第二隔离结构35的上表面进行处理，使得第一接触结构31的顶面从第二隔离结构35的上表面露出。
在一实施例中，第二隔离结构35包括多个第一子部351和多个第二子部352，第一子部351填充窗口T21，第二子部352填充凹陷T22。第二隔离结构35可以通过化学气相沉积(CVD)、等离子增强化学气相沉积(PECVD)、物理气相沉积(PVD)、原子层沉积(ALD)等工艺形成。在实际操作中，可以采用平坦化工艺或者回蚀刻工艺对第二隔离结构35的上表面进行处理，使第一接触结构31的顶面从第二隔离结构35的上表面露出。第二隔离结构35的材料包括但不限于氮化物，例如氮化硅。
凹陷T22的存在能够降低第二隔离结构35的填孔难度。凹陷T22为去除部分位线盖层332形成的，本公开实施例中，位线连接线331的高度为位线结构33的高度的1/20-1/5，即位于位线连接线331上方的部分位线盖层332的厚度较大，允许形成具有更大深度的凹陷T22，则位于凹陷T22下方的部分窗口T21具有更小的深度和深宽比，如此，后续在窗口T21和凹陷T22内填充第二隔离结构35时，降低填孔难度，避免或减少在第二隔离结构35内形成孔洞和缝隙。此外，本公开实施例在沉积第一初始接触材料31a之前形成第一隔离结构28，在沉积第一初始接触材料31a之后形成第二隔离结构35，第一隔离结构28和第二隔离结构35能够实现多个第一接触结构31之间以及第一接触结构31与其他结构之间的有效隔离。
图15至图26示出的第二接触结构26为在沉积第一初始接触材料31a之前形成的，但不限于此，如图38至图46所示，在本公开的另一实施例中，还可以在沉积第一初始接触材料31a时形成第二接触结构26。
具体的，首先，如图38至图39所示，在第一初始隔离层24内形成初始接触孔H′之后，形成第二初始隔离层27，包括：形成第一子层271，第一子层271填充初始接触孔H′；形成第二子层272，第二子层272覆盖第一子层271与第一初始隔离层24，第一子层271与第二子层272定义为第二初始隔离层27。在一些实施例中，在当采用第一子层271填充初始接触孔H′时，第一子层271还填充第一凹槽S1。多个第一子层271沿第二方向排布，并覆盖第二接触部232。第一子层271的材料和第二子层272的材料可以相同或不同。
接着，如图40和图41所示，图形化第一初始隔离层24和第二初始隔离层27，形成多个第一初始隔离结构28a以及在第一初始隔离结构28a之间的至少一个第一初始沟槽T1′，第一初始沟槽T1′暴露出第一接触部231。
具体的，图形化第一初始隔离层24和第二初始隔离层27，形成多个第一初始隔离结构28a，包括：刻蚀第二子层272形成沿第二方向延伸的多个第一墙状结构27′；以第一墙状结构27′为掩膜刻蚀第一初始隔离层24和第一子层271，形成沿第二方向延伸的多个第二墙状结构24′，第一墙状结构27′和第二墙状结构24′中的第一初始隔离层24构成第一初始隔离结构28a；其中，第二墙状结构24′中还残留部分第一子层271，该残留的部分第一子层271的侧壁从第一初始沟槽T1′中暴露。
在一实施例中，在刻蚀第二子层272形成沿第二方向延伸的多个第一墙状结构27′的步骤中，控制刻蚀工艺中所使用的掩膜图案的方位，使得刻蚀形成的第一墙状结构27′的中轴线与沿第二方向排布的多个第一子层271的中心位置的连线在衬底20平面上的正投影重合，从而使得后续形成的第一隔离结构28的中轴线与后续形成的沿第二方向排布的多个第二接触结构26的中心位置的连线在衬底20平面上的正投影重合，使得后续在第一隔离结构28的上方位置处形成的位线结构33与第二接触结构26实现更好的电连接。
接着，如图42所示，在第一初始隔离结构28a侧壁形成第一绝缘层29。
再次参见图42，在一实施例中，还包括：从第一初始沟槽T1′刻蚀第三隔离结构21以形成第二凹槽S2，使得第三隔离结构21的上表面下降第二预设距离，第一接触部231的至少部分侧壁从第二凹槽S2内暴露。这里形成第二凹槽S2能够实现与前述实施例相同的技术效果。
接着，如图43所示，去除第一初始隔离结构28a中的第二子层272以及位于第二初始隔离层27侧壁上的第一绝缘层29，剩余的第一初始隔离层24以及覆盖第一初始隔离层24和第一子层271侧壁的第一绝缘层29定义为第一隔离结构28。
接着，如图44所示，去除第一子层271以在第一隔离结构28内形成接触孔H。在一些实施例中，当第一子层271还填充第一凹槽S1时，去除第一子层271还包括去除位于第一凹槽S1内的第一子层271，以暴露出第二接触部232。
接着，如图45至图46所示，沉积第一初始接触材料31a，第一初始接触材料31a覆盖第一隔离结构28及第一沟槽T1并填充接触孔H。在一些实施例中，第一初始接触材料31a还填充第一凹槽S1，以实现与前述实施例相同的技术效果。其中，位于接触孔H和第一凹槽S1内的第一初始接触材料31a定义为第二接触结构26。
后续在图45的基础上继续执行步骤104、步骤105，形成如图36至图37所示的半导体结构。
本公开实施例中，在沉积第一初始接触材料31a时形成第二接触结构26，能够简化工艺。
除上述实施例提供的方法之外还可以采用其他的方法形成第一隔离结构28和接触孔H。
具体的，首先，如图47至图48所示，在初始结构2上形成第一隔离层L；采用一次掩膜工艺刻蚀第一隔离层L，形成多个第一隔离结构28、位于第一隔离结构28之间的第一沟槽T1以及贯穿第一隔离结构28的多个接触孔H，第一沟槽T1暴露第一接触部231，接触孔H暴露第二接触部232。本公开实施例中，通过一步刻蚀工艺形成多个第一隔离结构28和多个接触孔H，进一步简化了工艺。
在一实施例中，在刻蚀第一隔离层L形成多个第一隔离结构28的步骤中，控制刻蚀工艺中所使用的掩膜图案的方位，使得刻蚀形成的第一隔离结构28的中轴线与沿第二方向排布的多个接触孔H的中心位置的连线在衬底20平面上的正投影重合，从而使得第一隔离结构28的中轴线与后续形成的沿第二方向排布的多个第二接触结构26的中心位置的连线在衬底20平面上的正投影重合，使得后续形成的位线结构33与第二接触结构26实现更好的电连接。
接下来，如图48所示，在形成第一隔离结构28和接触孔H之后，还包括：以接触孔H形成的开口刻蚀第二接触部232从接触孔H暴露的部分，使得第二接触部232的上表面下降第一预设距离以形成第一凹槽S1，并从第一沟槽T1刻蚀第三隔离结构21以形成第二凹槽S2，使得第三隔离结构21的上表面下降第二预设距离，第一接触部231的至少部分侧壁从第二凹槽S2内暴露。这里形成第一凹槽S1和第二凹槽S2能够实现与前述实施例相同的技术效果。
接下来，如图50至图51所示，沉积第一初始接触材料31a，第一初始接触材料31a覆盖第一隔离结构28及第一沟槽T1并填充接触孔H。在一些实施例中，第一初始接触材料31a还填充第一凹槽S1，以实现与前述实施例相同的技术效果。其中，位于接触孔H和第一凹槽S1内的第一初始接触材料31a定义为第二接触结构26。
接下来，可继续执行步骤104、步骤105，以形成如图52至图53所示的半导体结构。
可以看出，本公开实施例先形成多个第一隔离结构28以及位于第一隔离结构28之间的第一沟槽T1，接着在第一沟槽T1内沉积第一初始接触材料31a，第一初始接触材料31a用于形成第一接触结构31，相比原来需要填很小的孔，本公开实施例仅需要填很浅的第一沟槽T1，填孔难度减小，避免或减少在第一初始接触材料31a中形成缝隙或孔洞，从而提高第一接触结构31的质量和导电性能，降低第一接触结构31和第一接触部231之间的接触电阻，进而提高半导体结构的性能。此外，本公开实施例在沉积第一初始接触材料31a之前形成第一隔离结构28，在沉积第一初始接触材料31a之后形成第二隔离结构35，第一隔离结构28和第二隔离结构35能够实现多个第一接触结构31之间以及第一接触结构31与其他结构之间的有效隔离。
应当说明的是，本领域技术人员能够对上述步骤顺序之间进行可能的变换而并不离开本公开的保护范围。
本公开还提供一种半导体结构，如图52至图55所示，半导体结构包括：衬底20以及位于衬底20上的沿第一方向间隔排布的多个第一接触部231；位于衬底20上的多个第一隔离结构28，以及位于相邻的第一隔离结构28之间的第一沟槽T1，第一沟槽T1暴露第一接触部231；多个第一接触结构31，至少部分位于第一沟槽T1内，且第一接触结构31的下端与第一接触部231电连接；多个第二沟槽T2，第二沟槽T2位于第一接触部231之间，第二沟槽T2暴露出第一隔离结构28；位于第二沟槽T2中的第二隔离结构35，用以隔离第一接触结构31。
这里，衬底20可以为半导体衬底，并且可以包括至少一个单质半导体材料(例如为硅(Si)衬底、锗(Ge)衬底)、至少一个III-V化合物半导体材料、至少一个II-VI化合物半导体材料、至少一个有机半导体材料或者在本领域已知的其他半导体材料。在一具体实施例中，衬底20为硅衬底，硅衬底可经掺杂或未经掺杂。
在一实施例中，半导体结构还包括：位于衬底20上的第三隔离结构21，第三隔离结构21位于相邻的第一接触部231之间。在一些实施例中，半导体结构还包括：位于衬底20上且沿第二方向间隔排布的多个第二接触部232，第二方向与第一方向相交。第三隔离结构21的材料可以包括氧化物(例如硅氧化物)、氮化物(例如硅氮化物)和氮氧化物(例如硅氮氧化物)中的一种或多种。
具体的，第三隔离结构21在衬底20内限定出多个平行排布的有源区23，有源区23在衬底20平面上的正投影沿第一方(参见图2)延伸，第一接触部231位于有源区23的两个端部，第二接触部232位于有源区23的中间区域。更具体的，半导体结构还包括多条字线结构22，字线结构22在第三隔离结构21和有源区23内沿第三方向延伸，第一接触部231和第二接触部232之间由字线结构22分隔开。其中，第二方向与第一方向相交。第一方向和第二方向可以垂直或斜交，当第一方向和第二方向斜交时，第一方向和第二方向的夹角的范围在100°至150°之间，例如100°、110°、120°、130°、140°、150°。第二方向和第三方向可以垂直设置。
在一实施例中，字线结构22包括沿第三方向延伸的导电层221和位于导电层221上的字线盖层222。在一些实施例中，字线结构22还包括位于导电层221两侧的栅介质层(未标识)，字线盖层222覆盖导电层221和栅介质层(未标识)。
如图所示，在一实施例中，多个第一隔离结构28沿第二方向延伸。在一些实施例中，半导体结构还包括：多个接触孔H，接触孔H贯穿第一隔离结构28并暴露第二接触部232；多个第二接触结构26，第二接触结构26填充于接触孔H内，且与第二接触部232电连接。每一第一隔离结构28内具有沿第二方向排布的多个第二接触结构26，沿第二方向排布的第二接触结构26与沿第二方向排布的多个第二接触部232一一对应电连接，且第二接触结构26的上表面从第一隔离结构28的上表面暴露。第一隔离结构28对多个第一接触结构31以及多个第二接触结构26起到有效隔离作用。
在一些实施例中，半导体结构还包括：位于接触孔H下方且位于第二接触部232上表面的第一凹槽S1，第二接触结构26还填充于第一凹槽S1内，使得第二接触结构26与第二接触部232形成更好的接触，降低第二接触结构26与第二接触部232的接触电阻，提高半导体结构的性能。
在实际操作中，第二接触结构26可以通过化学气相沉积(CVD)、等离子增强化学气相沉积(PECVD)、物理气相沉积(PVD)、原子层沉积(ALD)等工艺形成于接触孔H和第一凹槽S1内。第二接触结构26的材料包括硅、硅锗、钨(W)、铜(Cu)、钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)、金属硅化物、金属合金或其任何组合。在一具体实施例中，第二接触结构26的材料为多晶硅，多晶硅可经掺杂或不经掺杂。第一隔离结构28可以具有单层或多层结构。第一隔离结构28的材料可以包括氧化物(例如硅氧化物)、氮化物(例如硅氮化物)和氮氧化物(例如硅氮氧化物)中的一种或多种。
在一实施例中，半导体结构还包括：多条沿第二方向延伸的位线结构33，位线结构33位于第一隔离结构28的上方，位线结构33包括位线连接线331和位线盖层332，位线连接线331电连接位于第一隔离结构28内的第二接触结构26。每一位线连接线331与沿第二方向排布的多个第二接触结构26电连接，并通过第二接触结构26与沿第二方向排布的多个第二接触部232电连接。
在一实施例中，位线盖层332覆盖位线连接线331的侧壁和上表面，避免位线连接线331与其他结构电接触。在一些实施例中，位线连接线331的高度为位线结构33的高度的1/20-1/5，例如1/20、1/15、1/10、1/5，其中，高度是指沿垂直于衬底20的平面方向的高度。
位线盖层可以具有多层结构。在一实施例中，位线盖层包括第一位线盖层和第二位线盖层，第二位线盖层覆盖位线连接线的上表面，第一位线盖层(未覆盖位线连接线和第二位线盖层的侧壁。位线盖层的材料包括氧化物(例如氧化硅)、氮化物(例如氮化硅)、氮氧化物(例如氮氧化硅)中的一种或多种。在一具体实施例中，第一位线盖层为包括氮化物-氧化物-氮化物的复合层，第二位线盖层的材料为氮化物。位线连接线的材料包括硅、硅锗、钨(W)、铜(Cu)、钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)、金属硅化物、金属合金或其任何组合。
在一实施例中，定义第一隔离结构28的中轴线为第一线；定义位于该第一隔离结构28内的第二接触结构26的中心位置的连接线为第二线；其中，第一线与第二线在衬底20的平面上的投影重合，如此，位于第一隔离结构28上方的位线结构33的中轴线与沿第二方向排布的多个第二接触结构26的中心位置的连线在衬底20平面上的正投影重合，使得位线结构33与第二接触结构26实现更好的电连接。
参考图49，第一沟槽T1位于相邻的第一隔离结构28之间并沿第二方向延伸，第一沟槽T1暴露出沿第二方向排布的多个第一接触部231。参考图52和图53，多个分立的第一接触结构31沿第二方向排布，且第一接触结构31的下部位于第一沟槽T1内并与由第一沟槽T1暴露的第一接触部231电连接。
在一实施例中，第一沟槽T1还暴露部分第三隔离结构21，暴露的部分第三隔离结构21的上表面低于第一接触部231的上表面以形成第二凹槽S2，第一接触结构31还位于第二凹槽S2内。本公开实施例中，第二凹槽S2暴露出第一接触部231的部分侧壁，第一接触结构31还填充在第二凹槽S2内，使得第一接触结构31与第一接触部231的上表面和部分侧壁均电连接，增加了第一接触结构31与第一接触部231的接触面积，降低了二者的接触电阻，提高了半导体结构的性能。
在一实施例中，多个第一接触结构26与多条位线结构33围成多个窗口T21；位线结构33的上表面还包括多个凹陷T22，多个凹陷T22与多个窗口T21连通构成第二沟槽T2。在一些实施例中，第二隔离结构35包括多个第一子部351和多个第二子部352，第一子部351填充窗口T21，第二子部352填充凹陷T22。其中，窗口T21的底部暴露第一隔离结构28的侧壁。
在一实施例中，第二沟槽T2以及位于第二沟槽T2内的第二隔离结构35沿第三方向延伸，位线结构33以及位于位线结构33下方的第一隔离结构28与第二隔离结构35交叉设置，多个第一接触结构31之间由位线结构33、位于位线结构33下方的第一隔离结构28以及第二隔离结构35分隔开。
在实际操作中，第二隔离结构35是通过化学气相沉积(CVD)、等离子增强化学气相沉积(PECVD)、物理气相沉积(PVD)、原子层沉积(ALD)等工艺在第二沟槽T2内沉积隔离材料形成的。第二隔离结构35的材料包括但不限于氮化物，例如氮化硅。
在实际操作中，凹陷T22为去除部分位线盖层332形成的，凹陷T22的存在降低了形成第二隔离结构35时的填孔难度。此外，本公开实施例中，位线连接线331的高度为位线结构33的高度的1/20-1/5，即位于位线连接线331上方的部分位线盖层332的厚度较大，允许形成具有更大深度的凹陷T22，则位于凹陷T22下方的部分窗口T21具有更小的深度和深宽比，如此，在窗口T21和凹陷T22内填充第二隔离结构35时，进一步降低了填孔难度，避免或减少在第二隔离结构35内形成孔洞和缝隙。
在实际操作中，第一接触结构31可以通过如下方式形成：首先，在形成位线结构33和第二隔离结构32之前，沉积接触材料，接触材料覆盖第一沟槽T1和第一隔离结构28；接着形成位线结构33和第二隔离结构32，以将该接触材料分割为多个分立的第一接触结构31。与原来需要填很小的孔相比，本公开实施例仅需要填很浅的第一沟槽T1，填孔难度减小，避免或减少在沉积接触材料时，在接触材料内中形成缝隙或孔洞，从而提高最终形成的第一接触结构31的质量和导电性能，降低第一接触结构31和第一接触部231之间的接触电阻，进而提高半导体结构的性能。
这里，可以通过化学气相沉积(CVD)、等离子增强化学气相沉积(PECVD)、物理气相沉积(PVD)、原子层沉积(ALD)等工艺沉积接触材料。第一接触结构31的材料包括硅、硅锗、钨(W)、铜(Cu)、钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)、金属硅化物、金属合金或其任何组合。在一具体实施例中，第一接触结构31的材料为多晶硅，多晶硅可经掺杂或不经掺杂。
在实际操作中，可以在沉积用于形成第一接触结构31的接触材料之前，形成第二接触结构26。但不限于此，在一些其他的实施例中，第二接触结构26与第一接触结构31通过一步材料形成工艺制造。具体的，可以采用如下方法形成第二接触结构26与第一接触结构31：首先，在衬底20上形成多个第一隔离结构28以及贯穿第一隔离结构28的多个接触孔H，并形成位于第一隔离结构28之间的第一沟槽T1，接着，沉积接触材料以覆盖第一沟槽T1和隔离结构28并填充接触孔H。在一些实施例中，接触材料还填充第一凹槽S1，其中，位于接触孔H和第一凹槽S1内的接触材料定义为第二接触结构26，覆盖第一沟槽T1内的接触材料用于后续形成第一接触结构31，如此，简化了工艺步骤，节约了成本。
应当说明的是，以上所述，仅为本申请的较佳实施例而已，并非用于限定本申请的保护范围，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。
Claims (20)
1.一种半导体结构的制造方法，其特征在于，包括：
提供初始结构，所述初始结构包括沿第一方向间隔排布的多个第一接触部；
在所述初始结构上形成第一隔离层，图形化所述第一隔离层，形成多个第一隔离结构以及在所述第一隔离结构之间的至少一个第一沟槽，所述第一沟槽暴露出所述第一接触部；
沉积第一初始接触材料，所述第一初始接触材料覆盖所述第一隔离结构和所述第一沟槽；
图形化所述第一初始接触材料，形成与所述第一接触部接触的多个第一接触结构和在所述第一接触结构之间的至少一个第二沟槽，所述第二沟槽暴露出所述第一隔离结构；
在所述第二沟槽中形成第二隔离结构，用以隔离所述第一接触结构。
2.根据权利要求1所述的制造方法，其特征在于，在所述初始结构上形成第一隔离层，图形化所述第一隔离层，形成多个第一隔离结构的步骤包括：
在所述初始结构上形成第一初始隔离层和第二初始隔离层，图形化所述第一初始隔离层和所述第二初始隔离层，形成多个第一初始隔离结构以及在所述第一初始隔离结构之间的至少一个第一初始沟槽，所述第一初始沟槽暴露出所述第一接触部；
在所述第一初始隔离结构侧壁形成第一绝缘层；
去除所述第一初始隔离结构中的所述第二初始隔离层以及位于所述第二初始隔离层侧壁上的所述第一绝缘层，形成所述第一隔离结构。
3.根据权利要求2所述的制造方法，其特征在于，所述初始结构还包括沿第二方向间隔排布的多个第二接触部；形成所述第一初始隔离层之后，还包括：
刻蚀所述第一初始隔离层，形成多个初始接触孔，所述第二接触部从所述初始接触孔暴露；其中，所述第二方向与所述第一方向相交。
4.根据权利要求3所述的制造方法，其特征在于，形成所述第二初始隔离层包括：
形成第一子层，所述第一子层填充所述初始接触孔；
形成第二子层，所述第二子层覆盖所述第一子层与所述第一初始隔离层，所述第一子层与所述第二子层定义为所述第二初始隔离层。
5.根据权利要求3所述的制造方法，其特征在于，在形成所述初始接触孔之后，形成所述第二初始隔离层之前，所述方法还包括：
形成多个第二初始接触结构，所述第二初始接触结构填充所述初始接触孔。
6.根据权利要求4或5所述的制造方法，其特征在于，所述方法还包括：
以所述初始接触孔形成的开口刻蚀所述第二接触部从所述初始接触孔暴露的部分，使得所述第二接触部的上表面下降第一预设距离以形成第一凹槽；
在当采用所述第一子层填充所述初始接触孔时，所述第一子层还填充所述第一凹槽；
当在所述初始接触孔内形成所述第二初始接触结构时，所述第二初始接触结构还填充所述第一凹槽。
7.根据权利要求2所述的制造方法，其特征在于，在所述第一初始隔离结构侧壁形成第一绝缘层，包括：
共形地形成第一绝缘层，使得所述第一绝缘层覆盖所述第一初始隔离结构以及相邻所述第一初始隔离结构之间的区域；其中，覆盖相邻所述第一初始隔离结构之间的区域的所述第一绝缘层定义为第一子绝缘层，覆盖所述第一初始隔离结构的所述第一绝缘层定义为第二子绝缘层；
去除所述第一子绝缘层，以暴露出多个所述第一接触部。
8.根据权利要求7所述的制造方法，其特征在于，所述初始结构还包括第三隔离结构，所述第三隔离结构位于相邻的所述第一接触部之间；在去除所述第一子绝缘层之后，还包括：
刻蚀所述第三隔离结构以形成第二凹槽，使得所述第三隔离结构的上表面下降第二预设距离，所述第一接触部的至少部分侧壁从所述第二凹槽内暴露；
沉积第一初始接触材料，还包括：在所述第二凹槽内也填充所述第一初始接触材料。
9.根据权利要求1所述的制造方法，其特征在于，在沉积第一初始接触材料之后，包括：
去除位于所述第一隔离结构上方的第一初始接触材料，形成多条沿第二方向延伸的第三沟槽，以将所述第一初始接触材料形成为多条沿第二方向延伸的第一初始接触结构；
在所述第三沟槽内形成沿第二方向延伸的位线结构。
10.根据权利要求9所述的方法，其特征在于，图形化所述第一初始接触材料，形成与所述第一接触部接触的第一接触结构和在所述第一接触结构之间的第二沟槽，所述第二沟槽暴露出所述第一隔离结构，包括：
刻蚀所述第一初始接触结构以及所述位线结构，形成多个贯穿所述第一初始接触结构的窗口，所述窗口暴露出所述第一隔离结构的侧壁，使得所述第一初始接触结构被所述窗口分割为多个分立的所述第一接触结构，并在所述位线结构的上表面形成多个凹陷，多个所述凹陷与多个所述窗口相互连通构成所述第二沟槽。
11.根据权利要求1所述的制造方法，其特征在于，所述初始结构还包括沿第二方向间隔排布的多个第二接触部；在所述初始结构上形成第一隔离层，图形化所述第一隔离层，形成多个第一隔离结构以及在所述第一隔离结构之间的第一沟槽，包括：
在所述初始结构上形成第一隔离层；
采用一次掩膜工艺刻蚀所述第一隔离层，形成多个所述第一隔离结构、位于所述第一隔离结构之间的所述第一沟槽以及贯穿所述第一隔离结构的多个接触孔，所述接触孔暴露所述第二接触部。
12.一种半导体结构，其特征在于，包括：
衬底以及位于所述衬底上的沿第一方向间隔排布的多个第一接触部；
位于所述衬底上的多个第一隔离结构，以及位于相邻的所述第一隔离结构之间的第一沟槽，所述第一沟槽暴露所述第一接触部；
多个第一接触结构，至少部分位于所述第一沟槽内，且所述第一接触结构的下端与所述第一接触部电连接；
多个第二沟槽，所述第二沟槽位于所述第一接触部之间，所述第二沟槽暴露出所述第一隔离结构；
位于所述第二沟槽中的第二隔离结构，用以隔离所述第一接触结构。
13.根据权利要求12所述的半导体结构，其特征在于，还包括：
位于所述衬底上且沿第二方向间隔排布的多个第二接触部，所述第二方向与所述第一方向相交；
多个接触孔，所述接触孔贯穿所述第一隔离结构并暴露所述第二接触部；
多个第二接触结构，所述第二接触结构填充于所述接触孔内，且与所述第二接触部电连接。
14.根据权利要求13所述的半导体结构，其特征在于，
定义所述第一隔离结构的中轴线为第一线；
定义位于该所述第一隔离结构内的所述第二接触结构的中心位置的连接线为第二线；其中，
所述第一线与所述第二线在所述衬底的平面上的投影重合。
15.根据权利要求13所述的半导体结构，其特征在于，所述第二接触结构与所述第一接触结构通过一步材料形成工艺制造。
16.根据权利要求13所述的半导体结构，其特征在于，所述半导体结构还包括：
位于所述接触孔下方且位于所述第二接触部上表面的第一凹槽，所述第二接触结构还填充于所述第一凹槽内。
17.根据权利要求12所述的半导体结构，其特征在于，还包括：
位于所述衬底上的第三隔离结构，所述第三隔离结构位于相邻的所述第一接触部之间；
所述第一沟槽还暴露部分所述第三隔离结构，暴露的部分所述第三隔离结构的上表面低于所述第一接触部的上表面以形成第二凹槽，所述第一接触结构还位于所述第二凹槽内。
18.根据权利要求13所述的半导体结构，其特征在于，所述半导体结构还包括：
多条沿所述第二方向延伸的位线结构，所述位线结构位于所述第一隔离结构的上方，所述位线结构包括位线连接线和位线盖层，所述位线连接线电连接位于所述第一隔离结构内的所述第二接触结构。
19.根据权利要求18所述的半导体结构，其特征在于，
多个所述第一接触结构与多条所述位线结构围成多个窗口；
所述位线结构的上表面还包括多个凹陷，多个所述凹陷与多个所述窗口连通构成所述第二沟槽。
20.根据权利要求19所述的半导体结构，其特征在于，所述第二隔离结构包括多个第一子部和多个第二子部，所述第一子部填充所述窗口，所述第二子部填充所述凹陷。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211375891.XA CN118039558A (zh) | 2022-11-04 | 2022-11-04 | 一种半导体结构及其制造方法 |
| PCT/CN2023/110719 WO2024093404A1 (zh) | 2022-11-04 | 2023-08-02 | 一种半导体结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211375891.XA CN118039558A (zh) | 2022-11-04 | 2022-11-04 | 一种半导体结构及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118039558A true CN118039558A (zh) | 2024-05-14 |
Family
ID=90929638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211375891.XA Pending CN118039558A (zh) | 2022-11-04 | 2022-11-04 | 一种半导体结构及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN118039558A (zh) |
| WO (1) | WO2024093404A1 (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130065257A (ko) * | 2011-12-09 | 2013-06-19 | 에스케이하이닉스 주식회사 | 다마신공정을 이용한 반도체장치 제조 방법 |
| CN107946232B (zh) * | 2017-12-01 | 2023-05-26 | 长鑫存储技术有限公司 | 浅沟槽隔离结构阵列、半导体器件结构及制备方法 |
| KR20210014018A (ko) * | 2019-07-29 | 2021-02-08 | 삼성전자주식회사 | 반도체 메모리 소자 및 반도체 메모리 소자의 제조 방법 |
| CN114068544A (zh) * | 2020-08-04 | 2022-02-18 | 长鑫存储技术有限公司 | 半导体结构的制备方法 |
| CN112992792B (zh) * | 2021-02-09 | 2022-06-24 | 长鑫存储技术有限公司 | 半导体结构的制造方法及半导体结构 |
-
2022
- 2022-11-04 CN CN202211375891.XA patent/CN118039558A/zh active Pending
-
2023
- 2023-08-02 WO PCT/CN2023/110719 patent/WO2024093404A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024093404A1 (zh) | 2024-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8298911B2 (en) | Methods of forming wiring structures | |
| US6534361B2 (en) | Method of manufacturing a semiconductor device including metal contact and capacitor | |
| US5990021A (en) | Integrated circuit having self-aligned CVD-tungsten/titanium contact plugs strapped with metal interconnect and method of manufacture | |
| US7986012B2 (en) | Semiconductor device and process for manufacturing same | |
| KR100322218B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20180071463A (ko) | 반도체 메모리 장치 | |
| US8232653B2 (en) | Wiring structures | |
| US7670946B2 (en) | Methods to eliminate contact plug sidewall slit | |
| KR20160136062A (ko) | 배선 구조물, 배선 구조물 형성 방법, 반도체 장치 및 반도체 장치의 제조 방법 | |
| KR100583965B1 (ko) | 비트라인들 간의 기생 커패시턴스를 줄일 수 있는반도체소자의 제조방법 및 그에 의해 제조된 반도체소자 | |
| KR20220035674A (ko) | 배선 구조물, 그 형성 방법, 및 상기 배선 구조물을 포함하는 반도체 장치 | |
| KR100487563B1 (ko) | 반도체 소자 및 그 형성 방법 | |
| KR100742281B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US11665889B2 (en) | Semiconductor memory structure | |
| JP3677755B2 (ja) | 半導体装置及びその製造方法 | |
| TWI809359B (zh) | 動態隨機存取記憶體的製造方法 | |
| CN118039558A (zh) | 一种半导体结构及其制造方法 | |
| JP2003332531A (ja) | 半導体装置の製造方法 | |
| CN117500270B (zh) | 半导体结构及其制作方法 | |
| US7372157B2 (en) | Semiconductor device including titanium wires and manufacturing method therefor | |
| US7268085B2 (en) | Method for fabricating semiconductor device | |
| US20070010089A1 (en) | Method of forming bit line of semiconductor device | |
| TW202234593A (zh) | 半導體結構及其製造方法 | |
| CN114400205A (zh) | 一种半导体结构及其制造方法 | |
| KR20050011944A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination |