CN118020391A - 配线基板 - Google Patents

配线基板 Download PDF

Info

Publication number
CN118020391A
CN118020391A CN202280062909.2A CN202280062909A CN118020391A CN 118020391 A CN118020391 A CN 118020391A CN 202280062909 A CN202280062909 A CN 202280062909A CN 118020391 A CN118020391 A CN 118020391A
Authority
CN
China
Prior art keywords
continuous phase
insulating layer
conductor
wiring board
via conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280062909.2A
Other languages
English (en)
Inventor
东登志文
佐野裕明
井本晃
山口贵史
山元泉太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN118020391A publication Critical patent/CN118020391A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

配线基板具备由陶瓷构成的绝缘层和在厚度方向上贯通绝缘层的通孔导体,通孔导体包括金属部及陶瓷部。金属部具有在纵剖面观察时沿着绝缘层的厚度方向配置的连续相。

Description

配线基板
技术领域
本公开的实施方式涉及配线基板。
背景技术
以往,已知有具有绝缘层、以铜为主要成分的导体层及通孔导体的配线基板。该配线基板例如通过将在铜粉末中添加有金属氧化物的导体材料和作为绝缘层材料的玻璃陶瓷同时烧成而得到(例如,参照专利文献1)。
现有技术文献
专利文献
专利文献1:日本特开2003-277852号公报。
发明内容
实施方式的一个方式所涉及的配线基板具备由陶瓷构成的绝缘层和在厚度方向上贯通所述绝缘层的通孔导体,所述通孔导体包括金属部及陶瓷部。所述金属部具有在纵剖面观察时沿着所述绝缘层的厚度方向配置的连续相。
附图说明
图1是表示实施方式所涉及的配线基板的结构的一个实例的剖视图。
图2是表示实施方式所涉及的通孔导体的结构的一个实例的纵剖视图。
图3是表示实施方式所涉及的通孔导体的结构的一个实例的横剖视图。
图4是表示实施方式所涉及的通孔导体内的微晶的配置的一个实例的图。
图5是表示实施例所涉及的通孔导体的SEM观察照片的图。
图6是表示比较例中的通孔导体的SEM观察照片的图。
图7是表示实施例所涉及的通孔导体的SEM观察照片的图。
具体实施方式
以往,已知有具有绝缘层、以铜为主要成分的导体层及通孔导体的配线基板。该配线基板例如通过将在铜粉末中添加有金属氧化物的导体材料和作为绝缘层材料的玻璃陶瓷同时烧成而得到。
然而,在现有技术中,在提高通孔导体的界面导电率这一点上还有进一步改善的余地。
因此,期待实现能够克服上述问题、提高通孔导体的界面导电率的技术。
以下,参照附图,对本申请所公开的配线基板的实施方式进行说明。此外,本发明并不限定于以下所示的实施方式。另外,在本公开的附图中,为了明确位置关系,规定相互正交的X轴、Y轴以及Z轴,将Z轴方向设为绝缘层的厚度方向。
<配线基板>
首先,参照图1对实施方式所涉及的配线基板1的结构进行说明。图1是表示实施方式所涉及的配线基板1的一个实例的剖视图。如图1所示,实施方式所涉及的配线基板1具备绝缘层2、导体层3、以及通孔导体4。
绝缘层2例如由从玻璃陶瓷烧结体、氧化铝质烧结体、氮化铝质烧结体、碳化硅质烧结体、氮化硅质烧结体或莫来石质烧结体等的组中选出的一种陶瓷构成。
绝缘层2例如也可以由玻璃陶瓷构成。由此,能够通过同时烧成作为绝缘层2的原料的生片和作为导体层3及通孔导体4的原料的导电膏来制造配线基板1。因此,根据实施方式,能够降低配线基板1的制造成本。
实施方式所涉及的配线基板1例如如图1所示,层叠复数个(图中为4个)绝缘层2而构成。此外,在本公开中,配线基板1也可以由一个绝缘层2构成。
导体层3具有导电性,并且在绝缘层2的表面以及相互邻接的绝缘层2彼此之间以预定的图案形状配置。即,在配线基板1中,绝缘层2和导体层3交替层叠而构成。
导体层3由铜、银、钯、金、铂、钨、钼或锰等金属材料、或者以这些金属材料为主要成分的合金材料或以金属间化合物为代表的混合材料等构成。
通孔导体4具有导电性,以沿着绝缘层2的厚度方向贯通绝缘层2的方式配置。通孔导体4包括金属部7(参照图5)及陶瓷部8(参照图5)。
金属部7由金属构成,例如由铜、银、钯、金、铂、钨、钼或锰等构成。金属部7例如可以由铜构成。由此,能够提高通孔导体4的导电率。
陶瓷部8由陶瓷构成。陶瓷部8例如可以由与绝缘层2所包含的陶瓷材料中的至少一种陶瓷材料相同的材料构成。
由此,能够使绝缘层2与通孔导体4之间的热收缩的举动接近,因此在配线基板1的同时烧成处理中,能够减少烧成后的热收缩导致的配线基板1的破损等。
<通孔导体>
接着,参照图2~图4对实施方式所涉及的通孔导体4的详细情况进行说明。图2是表示实施方式所涉及的通孔导体4的结构的一个实例的纵剖视图,图3是表示实施方式所涉及的通孔导体4的结构的一个实例的横剖视图。
如图2及图3所示,通孔导体4为柱状形状,例如为大致圆柱形状。另外,通孔导体4具有连续相5和芯部6。
连续相5是沿着具有柱状形状的通孔导体4的侧面4a而配置,从该侧面4a向中心方向具有规定的厚度。即,如图2所示,连续相5在纵剖面视图中为具有与绝缘层2的厚度T相当的长度L的带状。
图4是表示实施方式所涉及的通孔导体4内的微晶9的配置的一个实例的图。如图4所示,连续相5中,存在复数个构成金属部7(参照图5)的金属颗粒的微晶9,该复数个微晶9连续地连接。即,通孔导体4所包含的金属部7在通孔导体4的侧面4a(参照图2)附近具有在纵剖面观察时为带状的连续相5。
其中,金属颗粒的微晶9包括从剖面观察时为多边形状的微晶。如图4所示,复数个微晶9中,多边形状的微晶9所具有的直线的边彼此相接。由这样的多边形状的微晶9形成的金属部7没有孔洞等空隙、陶瓷颗粒等异物的介入,微晶9成为一体地连接的状态。
其中,确定带状的连续相5的区域的方法如下所示。此外,下述的特别是确定划分线5A(参照图5)的方法只不过是一例。带状的连续相5是指,在纵剖面观察通孔导体4时,如图2所示,其长度与绝缘层2的厚度方向相等,将所谓的矩形(或长方形)作为基本的形状,但不限于此,还包括连续相5的两侧面为凹凸状的情况。
在该情况下,凹凸是由构成通孔导体4所包含的金属部7及陶瓷部8中的至少一方的颗粒的外形引起的。因此,在测定连续相5的两侧面的平均粗糙度Ra时,有时存在比构成通孔导体4所包含的金属部7及陶瓷部8中的至少一方的颗粒(或微晶)的平均粒径小的部分。
其中,连续相5的两侧面中的一个侧面是与绝缘层2接触的面,另一个侧面是与芯部6接触的面。在通孔导体4中指定连续相5的部分的情况下,连续相5的宽度方向上的一个侧面成为该连续相5与绝缘层2的界面。关于其相反侧的侧面(另一侧的侧面),也可以设为如图5所示的划分线5A。
在该情况下,划分线5A是在厚度方向上直线连接通孔导体4中所含的复数个颗粒状的陶瓷部8的线。如图5所示,在陶瓷部8中划出划分线5A的位置是在纵剖面观察通孔导体4时的陶瓷部8的连续相5侧。
也就是说,在陶瓷部8中划出划分线5A的位置是陶瓷部8的连续相5侧的表面。在图5中,在陶瓷部8中划出划分线5A的位置是在陶瓷部8的左侧的表面中成为与连续相5之间的接触点的位置。在这种情况下,所选择的陶瓷部8的平均粒径为200(nm)以上。
在连续相5内也有存在最大直径为200(nm)以下的陶瓷部8的情况,但作为连续相5,与靠近芯部6相比,在靠近成为通孔导体4的外周侧的绝缘层2处,陶瓷部8的比例越少越好。
其中,陶瓷部8的比例除了是体积比例或面积比例之外,也可以是个数比例。这是因为,通孔导体4中靠近绝缘层2的部分成为在更高的频率下表皮效应(skin effect)变得明显的部分。
因此,通孔导体4中靠近绝缘层2的部分,陶瓷部8的存在比例越低越好。例如,在将连续相5在与绝缘层2的界面和划分线5A之间沿宽度方向二等分时,绝缘层2侧的部分与芯部6侧的部分相比,陶瓷部8的比例越少越好。
例如,如图5所示,在连续相5中,即使是最大直径为几(nm)的微小的陶瓷部8,这些微小的陶瓷部8也优选位于比绝缘层2侧更靠芯部6侧的位置。通孔导体4的外周附近优选成为未发现最大直径为几(nm)的微小的陶瓷部8的存在的相。
如图2和图3所示,在具有柱状形状的通孔导体4中,芯部6配置在连续相5的内侧。在芯部6中,金属部7和陶瓷部8(参照图5)混合存在。
如上所述,在实施方式中,在电流沿着绝缘层2的厚度方向流动的通孔导体4中,配置有沿着绝缘层2的厚度方向配置的连续相5。由此,能够在通孔导体4与绝缘层2的界面附近形成由连续相5形成的良好的导电路径。
因此,根据实施方式,能够提高通孔导体4的界面导电率。
另外,在实施方式中,连续相5的长度也可以在纵剖面观察时与绝缘层2的厚度T相同。由此,能够利用连续相5在通孔导体4的内部形成更良好的导电路径。
因此,根据实施方式,能够进一步提高通孔导体4的界面导电率。
另外,在实施方式中,如图2所示,在将通孔导体4的平均宽度设为W0、将连续相5的平均宽度设为W1的情况下,W1/W0可以为0.01以上且0.5以下。由此,能够使在厚度方向上贯通绝缘层2的连续相5的宽度变宽,因此能够进一步提高通孔导体4的界面导电率。
另外,在实施方式中,如图2所示,在对通孔导体4进行纵剖面观察的情况下,连续相5也可以配置于通孔导体4的宽度方向上的两个端部。即,在实施方式中,也可以具有连续相5沿着通孔导体4与绝缘层2的界面配置、芯部6位于该连续相5的内侧的芯壳结构。
由此,能够提高通孔导体4与绝缘层2的界面附近的导电率,因此能够提高通孔导体4的高频区域中的界面导电率。
此外,在本公开中,通孔导体4的宽度方向上的端部是指,从通孔导体4的宽度方向上的端部(即,通孔导体4的侧面4a)朝向通孔导体4的内侧,长度为1(μm)以上且10(μm)以下的范围。
另外,在实施方式中,通孔导体4的内部的金属部7的面积比例也可以为60(%)以上。由此,除了通孔导体4之外,还能够提高芯部6的导电率,因此能够提高通孔导体4整体的导电率。
此外,在该情况下,通孔导体4的内部的金属部7的面积比例的上限为100%,但出于提高通孔导体4和绝缘层2之间的粘接性的原因,也可以包含陶瓷成分。因此,作为通孔导体4的内部的金属部7的面积比例的上限,也可以是99%。进而,为了将通孔导体4的整个侧面牢固地粘接到绝缘层2,通孔导体4的内部的金属部7的面积比例的上限也可以是90%、80%。
此外,在本公开中,在将在纵剖面观察通孔导体4时的区域的面积设为A0、将金属部7在该区域所占的面积设为A1的情况下,通孔导体4的内部的金属部7的面积比例通过A1/A0求出。
另外,在实施方式中,通孔导体4的连续相5也可以包含尺寸为10(nm)以上且50(nm)以下的氧化硅成分10(参照图7)。由此,能够利用该氧化硅成分10提高连续相5和与该连续相5邻接的陶瓷制的绝缘层2之间的粘接性。其中,尺寸是指在通孔导体4的剖面中看到的氧化硅成分10的最大直径。
因此,根据实施方式,能够提高配线基板1的可靠性。另外,在实施方式中,由于该氧化硅成分10为微小的尺寸,因此能够减少连续相5的界面导电率的降低。
另外,在实施方式中,如图4所示,连续相5也可以包含多边形状的微晶9。而且,在实施方式中,相互邻接的微晶9彼此也可以将各微晶9所具有的呈直线状的边作为晶界而相接。
由此,即使在微晶9彼此的界面存在微小的氧化硅成分10,也能够增大微晶9彼此的接触面积,因此能够进一步提高通孔导体4的高频区域中的界面导电率。
另外,在实施方式中,大小为0.5(μm)以上且6.0(μm)以下的微晶9以个数比计可以占90(%)以上。
此外,在本公开中,多边形状的微晶9是指形成直线状的边的数量为2个以上的微晶。另外,在本公开中,例如能够通过使用电子背散射衍射分析(EBSD:Electron BackScattered Diffraction Pattern)法对研磨后的面进行分析来观察微晶9。
另外,在实施方式中,绝缘层2的相对介电常数也可以为5以上且7以下。由此,能够进一步提高通孔导体4在高频区域中的界面导电率。
[实施例]
具体地制作实施例及比较例的配线基板1,对各种特性的差异进行评价。
作为实施例,首先,作为绝缘层2的材料,准备氧化铝颗粒40(wt%)和硼硅酸盐玻璃60(wt%)的混和物。该混合物是烧成温度为900℃以上且1000℃以下的玻璃陶瓷原料。
另外,作为有机粘合剂,使用相对于玻璃陶瓷原料100(质量份)为20(质量份)的甲基丙烯酸异丁酯树脂和邻苯二甲酸二丁酯,通过刮刀(doctor blade)成形来制作厚度为100(μm)的生片。
另外,作为通孔导体4的原料,准备平均粒径为2(μm)的铜粉末、平均粒径为2(μm)的硼硅酸盐玻璃粉末和平均粒径为20(nm)的二氧化硅(氧化硅)颗粒。二氧化硅颗粒的下限为10(nm)、上限为30(nm)的累积量的比例为70(%)以上。铜粉末使用纯度为99.9%的铜粉末。
另外,有机粘合剂使用甲基丙烯酸异丁酯树脂、丁基卡必醇乙酸酯及邻苯二甲酸二丁酯的混合溶剂。相对于铜粉末100(质量份)以5(质量份)的比例添加甲基丙烯酸异丁酯树脂,再添加丁基卡必醇乙酸酯、邻苯二甲酸二丁酯的混合溶剂,制备含有铜粉末、硼硅酸盐玻璃粉末及二氧化硅颗粒的导体膏。
表1所示的玻璃粉末、二氧化硅颗粒的添加量均为相对于100质量份铜粉末的比例。
此外,比较例的试样中的玻璃粉末的添加量多达20.5质量份是因为,以往的通孔导体若不使用添加有该程度的玻璃粉末的导体膏,则在烧成后形成的通孔导体与绝缘层2之间容易产生间隙。
也就是说,实施例的导电膏由于含有微粒的二氧化硅颗粒,因此能够减少玻璃粉末的添加量。因此,即使是如实施例所示的玻璃粉末的添加量少的组成,也能够形成金属部7形成连续相5那样的高填充率的通孔导体4。
在该情况下,存在即使在烧成后也能够确认在通孔导体4中存在二氧化硅颗粒的情况。
通孔导体4的剖面中的二氧化硅颗粒的面积比例为0.002(%)~0.01(%)左右。另外,通孔导体4的剖面中的玻璃相的面积比例为二氧化硅颗粒的面积比例的10倍左右,例如为0.02(%)~0.1(%)。因此,通孔导体4中的剩余部分成为金属部7及陶瓷部8。
陶瓷部8是以烧成后成为绝缘层2的生片中原本包含的氧化铝颗粒、硼硅酸盐玻璃为前体的玻璃陶瓷。可以认为该玻璃陶瓷在烧成时从绝缘层2侧向通孔导体4侧移动。
然后,在制作的生片上预先形成贯通孔,通过丝网印刷法在该贯通孔中填充导体膏。也就是说,以贯通生片的方式印刷大致圆柱形状的导体膏。接着,在制作的生片的包含贯通孔的两个表面上以规定的面积印刷导体膏,并进行烧成。由此,得到实施例所涉及的配线导体。
该烧成处理是在使用了氢气-氮气的混合气的还原环境中,将最高温度设为930(℃),将保持时间设为2(小时)来进行的。重叠复数片生片,使厚度为500(μm)。
另一方面,比较例所涉及的配线基板1除了在导电膏中不添加二氧化硅颗粒之外,与上述实施例所涉及的配线基板1同样地制作。此外,在实施例和比较例中,导电膏中的硼硅酸盐玻璃粉末及二氧化硅颗粒的混合比率是后面所示的表1中记载的值,其是为了在烧成处理后配线基板1不破损而适当调整的值。
其中,如表1所示,与在导电膏中不包含微小的二氧化硅颗粒的比较例相比,在包含二氧化硅颗粒的实施例中,即使在减少了硼硅酸盐玻璃粉末的比例(即,增加了铜粉末的比例)的情况下,也能够在烧成时无破损地形成配线基板1。
关于该主要原因推测如下。在烧成处理前,通过在铜粉末的周围附着微粉末的二氧化硅颗粒,铜粉末的缩颈开始温度向高温侧移动。因此,能够使作为通孔导体4的主要成分的铜粉末的缩颈开始温度与作为绝缘层2的主要成分的玻璃陶瓷粉末的缩颈开始温度一致。
因此,在实施例中,通过使导电膏中含有微小的二氧化硅颗粒,即使减少硼硅酸盐玻璃粉末的比例,也能够减少烧成处理后的因热收缩而引起的破损。如表1中作为比较例所示,以往的通孔导体是添加20.5质量份硼硅酸盐玻璃粉末而制作的。
接着,切断得到的配线基板1,用SEM(Scanning Electron Microscope:扫描电子显微镜)观察绝缘层2与通孔导体4的界面及其附近。图5和图7是表示实施例所涉及的通孔导体4的SEM观察照片的图,图6是表示比较例中的通孔导体4的SEM观察照片的图。
如图5所示,在实施例中,在通孔导体4中存在沿着绝缘层2的厚度方向配置的连续相5。另外,该连续相5为带状,具有与绝缘层2的厚度T(参照图2)相当的长度L(参照图2)。
此外,在实施例中,通孔导体4的平均宽度W0(参照图2)约为80(μm),连续相5的平均宽度W1(参照图2)约为2(μm)。带状的连续相5的范围是在SEM观察照片中映出的通孔导体4上如图5所示地标注划分线5A而确定的。
另一方面,如图6所示,在比较例中,在通孔导体4中未观察到带状的连续相5。
在实施例所涉及的配线基板1中,关于在通孔导体4中形成带状的连续相5的主要原因,推测如下。在烧成处理中,与生片的玻璃陶瓷粉末接触的通孔导体4的铜粉末与其它部位的铜粉末相比,表观熔点降低。
进而,在与生片接触的通孔导体4的铜粉末中,铜颗粒容易因微粉末的二氧化硅颗粒而成为膜状,因此形成带状的连续相5。
另外,如图7所示,在实施例所涉及的配线基板1的通孔导体4中,在连续相5中相互邻接的铜的微晶9彼此之间观察到了氧化硅成分10。据推测,该氧化硅成分10是由微粉末的二氧化硅颗粒引起的。
另外,使用实施例及比较例中的通孔导体4的SEM观察照片,求出通孔导体4整体中的金属部7的比例(面积比)。具体而言,将得到的SEM观察照片变换为规定的明亮度(例如,明亮度50%)以上和小于规定的明亮度的二值化图像,计算规定的明亮度以上的像素数相对于该二值化图像中的全部像素数的比例,作为金属部7的面积比。
接着,分别测定实施例及比较例中的配线基板1的界面导电率。该界面导电率通过以下所示的电介质圆柱谐振器法测定。
利用电介质圆柱谐振器法的界面导电率的测定方法是,在由相对介电常数、介电损耗已知的电介质材料构成的电介质圆柱的两端面或一个端面上,以成为规定的关系的方式安装在内部形成有上述导体的绝缘层而形成电介质谐振器,由此测定导体与绝缘层的界面、即导体界面的导电率的方法。
该测定方法的原理是,在构成了在具有规定的尺寸比(高度h/直径d)的电介质圆柱的两端面平行地设置并夹持了能够忽略边缘效果的程度的充分大的导体板(通常是具有电介质圆柱的直径d的3倍左右的直径D的导体板)的电磁场谐振器的情况下,通过TEomn(横电波)谐振模式(以下,称为TEomn模式)流过导体板的高频电流仅分布于短路面、即电介质与导体的对置面。
在电介质谐振器中,利用通过TEomn模式(m=1,2,3…、n=1,2,3…)流过导体的高频电流仅分布于与导体和电介质圆柱相接触的电介质基板的界面的情况,能够根据所测定的TEomn模式(m=1,2,3…、n=1,2,3…)的谐振频率f0和无负载Q、Qu计算出界面导电率。在频率6(GHz)下测量界面导电率。
其中,关于实施例和比较例,表1示出作为通孔导体4的原料的导电膏中所含的玻璃粉末及二氧化硅颗粒的添加量、频率6GHz下的界面导电率的测定结果、以及通孔导体4中的金属部7的比例的测定结果。此外,频率6(GHz)条件下的界面导电率的测定结果是将直流下的界面导电率设为100(%)时的相对值。
[表1]
实施例 比较例
玻璃粉末添加量 1.0(质量份) 20.5(质量份)
二氧化硅颗粒添加量 0.3(质量份) 无添加
界面导电率(6GHz) 82(%) 20(%)
金属部的比例(面积比) 92.0(%) 53.8(%)
通过比较在通孔导体4中配置有带状的连续相5的实施例和没有配置该连续相5的比较例,可知通过在通孔导体4中配置带状的连续相5,通孔导体4的高频区域中的界面导电率变高。
另外,通过比较在作为通孔导体4的原料的导电膏中添加二氧化硅颗粒的实施例和没有添加二氧化硅颗粒的比较例,可知通过在导电膏中添加二氧化硅颗粒,能够将金属部7的比例提高到60(%)以上。
以上,对本发明的实施方式进行了说明,但本发明并不限定于上述实施方式,只要不脱离其主旨就能够进行各种变更。例如,在上述的实施方式中,示出了在作为通孔导体4的原料的导电膏中添加二氧化硅(氧化硅)颗粒的微粉末的例子,但本公开不限于该例子。
例如,也可以在导电膏中添加二氧化硅以外的陶瓷微粉末(例如,氧化铝微粉末等)。由此,也能够得到与上述实施方式同样的效果。
另一方面,通过使用与绝缘层2的玻璃陶瓷(在此为硼硅酸盐玻璃)中包含的成分相同的成分即二氧化硅颗粒的微粉末,能够提高绝缘层2与通孔导体4之间的密接性,因此,能够提高配线基板1的可靠性。
本领域技术人员能够容易地导出进一步的效果和其他方式。因此,本发明的更广泛的方式不限定于以上所示及所述的特定的细节及代表性的实施方式。因此,在不脱离由所附权利要求及其等同物限定的总体发明构思的精神或范围的情况下,可以进行各种修改。
附图标记的说明
1:配线基板。
2:绝缘层。
3:导体层。
4:通孔导体。
5:连续相。
6:芯部。
7:金属部。
8:陶瓷部。
9:微晶。
10:氧化硅成分。L:长度。
T:厚度。
W0、W1:平均宽度。

Claims (9)

1.一种配线基板,其中,
所述配线基板具备由陶瓷构成的绝缘层和在厚度方向上贯通所述绝缘层的通孔导体,
所述通孔导体包括金属部以及陶瓷部,
所述金属部具有在纵剖面观察时沿着所述绝缘层的厚度方向配置的连续相。
2.根据权利要求1所述的配线基板,其中,
在纵剖面观察时,所述连续相的长度与所述绝缘层的厚度相同。
3.根据权利要求1或2所述的配线基板,其中,
在将所述通孔导体的平均宽度设为W0、将所述连续相的平均宽度设为W1的情况下,W1/W0为0.01以上且0.5以下。
4.根据权利要求1~3中任一项所述的配线基板,其中,
在对所述通孔导体进行纵剖面观察的情况下,所述连续相配置于所述通孔导体的宽度方向上的两个端部。
5.根据权利要求1~4中任一项所述的配线基板,其中,
所述通孔导体的内部的所述金属部的面积比例是60%以上且99%以下。
6.根据权利要求1~5中任一项所述的配线基板,其中,
所述连续相包含尺寸为10nm以上且50nm以下的氧化硅成分。
7.根据权利要求1~6中任一项所述的配线基板,其中,
所述连续相包含多边形状的微晶。
8.根据权利要求1~7中任一项所述的配线基板,其中,
所述连续相是在所述绝缘层与所述通孔导体的界面的附近沿着该界面而被配置。
9.根据权利要求1~8中任一项所述的配线基板,其中,
所述金属部具有芯部位于所述连续相的内侧的芯壳结构。
CN202280062909.2A 2021-09-29 2022-09-21 配线基板 Pending CN118020391A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-159610 2021-09-29
JP2021159610 2021-09-29
PCT/JP2022/035265 WO2023054137A1 (ja) 2021-09-29 2022-09-21 配線基板

Publications (1)

Publication Number Publication Date
CN118020391A true CN118020391A (zh) 2024-05-10

Family

ID=85780678

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280062909.2A Pending CN118020391A (zh) 2021-09-29 2022-09-21 配线基板

Country Status (3)

Country Link
JP (1) JPWO2023054137A1 (zh)
CN (1) CN118020391A (zh)
WO (1) WO2023054137A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003277852A (ja) 2002-03-25 2003-10-02 Kyocera Corp 銅メタライズ組成物およびセラミック配線基板
JP4807161B2 (ja) * 2006-06-29 2011-11-02 株式会社村田製作所 積層型セラミック電子部品およびその製造方法
JP4781189B2 (ja) * 2006-07-27 2011-09-28 京セラ株式会社 配線基板
KR100997989B1 (ko) * 2008-08-28 2010-12-03 삼성전기주식회사 다층 세라믹 기판
JP6369560B2 (ja) * 2015-04-17 2018-08-08 株式会社村田製作所 セラミック配線基板およびセラミック配線基板の製造方法

Also Published As

Publication number Publication date
JPWO2023054137A1 (zh) 2023-04-06
WO2023054137A1 (ja) 2023-04-06

Similar Documents

Publication Publication Date Title
KR101872520B1 (ko) 적층 세라믹 전자부품
KR101862396B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
EP1981320B1 (en) Conductive paste, multilayer ceramic substrate and method for manufacturing multilayer ceramic substrate
KR101823160B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101912266B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
US20070142209A1 (en) Dielectric ceramic composition, electronic device, and multilayer ceramic capacitor
US11081279B2 (en) Multilayer ceramic capacitor
CN115985686A (zh) 层叠陶瓷电容器
US20130027843A1 (en) Multi-layered ceramic electronic component
US20230083438A1 (en) Multilayer ceramic electronic component
US7259957B2 (en) Laminated ceramic capacitor
CN115148496A (zh) 包括液囊的多层电容器
KR101813284B1 (ko) 도전성 페이스트 및 이를 이용한 적층 세라믹 전자부품
KR101883111B1 (ko) 적층 세라믹 전자부품
CN118020391A (zh) 配线基板
JP2002110444A (ja) 導電性ペーストおよび積層セラミック電子部品
KR101942739B1 (ko) 적층 세라믹 전자부품
US11315730B2 (en) Multilayer electronic component
WO2023189513A1 (ja) 配線基板
WO2023228888A1 (ja) 回路部品
JP2006332236A (ja) 導電性ペースト、及び積層セラミック電子部品の製造方法、並びに積層セラミック電子部品
WO2023189338A1 (ja) 配線基板
EP4286077A1 (en) Wiring board
JP3537698B2 (ja) 配線基板およびその製造方法
US20230420182A1 (en) Coil-component manufacturing method and coil component

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination