CN118020153A - 可选择的单片或外部可扩展裸片到裸片互连系统方法 - Google Patents

可选择的单片或外部可扩展裸片到裸片互连系统方法 Download PDF

Info

Publication number
CN118020153A
CN118020153A CN202280063145.9A CN202280063145A CN118020153A CN 118020153 A CN118020153 A CN 118020153A CN 202280063145 A CN202280063145 A CN 202280063145A CN 118020153 A CN118020153 A CN 118020153A
Authority
CN
China
Prior art keywords
die
chip
level
feol
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280063145.9A
Other languages
English (en)
Inventor
S·达布拉尔
翟军
叶荣城
胡坤忠
R·卡蒙福特
T·霍夫曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Publication of CN118020153A publication Critical patent/CN118020153A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3018—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/30181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

描述了多裸片结构以及制造方法。在一个实施方案中，一种多裸片结构包括第一裸片、第二裸片以及将该第一裸片连接到该第二裸片的裸片到裸片布线。裸片到裸片互连可单片集成为芯片级裸片到裸片布线或外部封装级裸片到裸片布线。

Description

可选择的单片或外部可扩展裸片到裸片互连系统方法
技术领域
本文所述的实施方案涉及集成电路(IC)制造以及多个裸片的互连。
背景技术
IC的微电子制造通常使用逐层序列中的电路元件的沉积和图案化序列来执行，其中使用步进器(或扫描仪)使光穿过标线，从而在下面的层上形成标线图案的图像。步进器不是暴露整个晶圆，而是逐步跨晶圆从一个裸片区域位置移动到另一个裸片区域位置。这样，在有限的区域上工作能够实现更高的分辨率和关键尺寸。然后可从晶圆划出裸片并进一步封装。
多芯片模块(MCM)通常是多个裸片集成在基板上的电子组件。MCM的各种具体实施包括二维(2D)、2.5D和三维(3D)封装。一般来讲，2D封装模块包括并排布置在封装基板上的多个裸片。在2.5D封装技术中，利用微凸块将多个裸片键合到中介层。中介层继而被键合到封装基板。中介层可包括用于使相邻裸片互连的布线。因此，2.5D封装中的裸片可直接连接到中介层，并且通过中介层内的布线连接到彼此。一般来讲，3D封装模块包括竖直堆叠在彼此顶部上的多个裸片。因此，3D封装中的裸片可彼此直接连接，其中底部裸片直接连接到封装基板。3D封装中的顶部裸片可使用各种构型连接到封装基板，该各种构型包括焊线和穿过底部裸片的硅通孔(TSV)。
最近，已在美国专利10,438,896中提出通过针脚布线来连接形成于同一基板中的相邻裸片。因此，可利用通常保留用于各个裸片互连的后道工序(BEOL)堆积结构来进行裸片到裸片布线以连接同一基板中的相邻裸片区域。这样，可从同一晶圆划出裸片集。此外，这些裸片集可大于单个标线尺寸。然后可将这些裸片集进一步集成在各种模块或半导体封装中。
甚至更近期地，在美国公开号2020/0176419中已提出以重构晶圆方法连接裸片集，在该重构晶圆方法中将包括部分制造的裸片级后道工序(BEOL)堆积结构的已知良好裸片集成到重构晶圆中，之后在裸片之上形成芯片级BEOL堆积结构，其中芯片级BEOL堆积结构包括用于对特定裸片集进行切片的特定裸片到裸片布线。
发明内容
描述了多裸片结构以及将多裸片结构集成到芯片和封装中的方法，其中裸片被设计成具有冗余裸片到裸片布线布局。在一个实施方案中，多个裸片区域被图案化到半导体晶圆中，之后跨半导体基板形成芯片级BEOL堆积结构，该芯片级BEOL堆积结构可包括芯片级裸片到裸片布线、用于潜在后续封装级裸片到裸片连接的裸片间布线、和/或用于潜在后续3D封装级裸片到裸片连接的旁路布线和硅通孔。根据实施方案，具有单片芯片级裸片到裸片布线的裸片集可被切片或分割或者裸片(或裸片集)可被切片，以用于利用封装级裸片到裸片布线或硅通孔进行后续外部裸片到裸片互连。
在示例性单片裸片到裸片互连实施方案中，一种多裸片结构包括：图案化到半导体基板中的第一裸片的第一前道工序(FEOL)裸片区域和图案化到半导体基板中的第二裸片的第二FEOL裸片区域，其中第二FEOL裸片区域与第一FEOL裸片区域分开。第一选择设备可形成于第一FEOL裸片区域内，并且第二选择设备形成于第二FEOL裸片区域内。在一个实施方案中，BEOL堆积结构跨越第一FEOL裸片区域和第二FEOL裸片区域，并且BEOL堆积结构包括将第一选择设备与第二选择设备连接的芯片级裸片到裸片布线、连接到第一选择设备的第一芯片间布线以及与第二选择设备的第二芯片间布线。例如，第一FEOL裸片区域可包括连接到第一选择设备的输入端的收发器，并且第二FEOL裸片区域可包括连接到第二选择设备的输出端的接收器。硅通孔(TSV)可任选地连接到第一选择设备和/或第二选择设备。
第一芯片间布线可电连接到电开路第一端子，并且第二芯片间布线电连接到电开路第二端子。第一端子和第二端子两者可在BEOL堆积结构的正面下方内埋在BEOL堆积结构内。BEOL堆积结构还可包括将第一FEOL裸片和第二FEOL裸片区域连接到多个芯片级接合(landing)焊盘的另外的布线。在一些配置中，对应的多个焊料凸块位于多个芯片级接合焊盘上。
单片芯片级裸片到裸片布线可在裸片集之间以及沿着切片裸片边缘呈现多种配置。BEOL堆积结构可包括与第一FEOL裸片区域相邻的第一金属密封件和与第二FEOL裸片区域相邻的第二金属密封件，其中芯片级裸片到裸片布线延伸穿过第一金属密封件中的第一开口和第二金属密封件中的第二开口。类似地，BEOL堆积结构可包括与第一FEOL裸片区域相邻的第一金属密封件和与第二FEOL裸片区域相邻的第二金属密封件，其中芯片级裸片到裸片布线延伸越过第一金属密封件和第二金属密封件。在一个实施方案中，第一FEOL裸片区域包括第三选择设备，第一BEOL堆积结构包括连接到第三选择设备的开路芯片级裸片到裸片布线，并且开路芯片级裸片到裸片布线延伸穿过第一金属密封件中的第二开口。例如，开路芯片级裸片到裸片布线可终止于第一裸片的侧边缘处。
在示例性外部裸片到裸片互连实施方案中，多裸片结构包括布线层，该布线层包括第一封装级键合焊盘、第二封装级键合焊盘和将第一封装级键合焊盘电连接到第二封装级键合焊盘的封装级裸片到裸片布线。第一裸片键合到布线层的第一面并且与第一封装级键合焊盘电连接，并且第二裸片键合到布线层的第一面并且与第二封装级键合焊盘电连接。在一个实施方案中，第一裸片包括第一FEOL裸片区域，该第一FEOL裸片区域包括通信设备诸如收发器或接收器；以及第一BEOL堆积结构，该第一BEOL堆积结构跨越第一FEOL裸片区域，其中第一BEOL堆积结构包括连接到通信设备的芯片内布线以及将通信设备连接到第一BEOL堆积结构的第一键合焊盘的芯片级裸片到裸片布线，并且其中第一键合焊盘键合到布线层并且电连接到第一封装级键合焊盘。第一FEOL裸片区域可包括连接在通信设备与芯片级裸片到裸片布线和芯片间布线之间的选择设备，诸如多路复用器或多路解调器。TSV可任选地连接到选择设备。
在一些配置中，芯片内布线可以是电开路的。在示例性结构中，BEOL堆积结构包括与第一FEOL裸片区域相邻的第一金属密封件，并且芯片内布线横向地限制于金属密封件内部。第一键合焊盘可与第一封装级键合焊盘直接接触。例如，这可以是在晶圆上芯片配置中利用电介质-电介质键合物和金属-金属键合物将第一裸片混合键合到布线层的结果。布线层可以是中介层，并且可以是有源的或无源的。例如，并且布线层可包括支持逻辑或缓冲的有源设备。在另选的制造序列中，布线层可诸如利用可任选地包括镶嵌互连件的嵌入式晶圆级处理直接形成于第一裸片和第二裸片上。
在另一个示例性外部裸片到裸片互连实施方案中，一种多裸片结构包括：布线层；以及第一裸片，该第一裸片键合到布线层的第一面并且与布线层电连接。第一裸片可包括第一FEOL裸片区域，该第一FEOL裸片区域包括第一通信设备诸如收发器或接收器；以及第一BEOL堆积结构，该第一BEOL堆积结构跨越第一FEOL裸片区域。在一个实施方案中，第一BEOL堆积结构包括正面，该正面具有键合到布线层的多个芯片级接合焊盘；以及TSV，该TSV将第一通信设备连接到位于第一裸片的与正面相反的背面上的背面焊盘。第二裸片可进一步键合到第一裸片的背面并且与背面焊盘电通信。
根据实施方案的具有TSV的外部裸片到裸片互连设计可进一步与各种其他外部裸片到裸片互连设计和单片裸片到裸片互连设计组合。在示例性其他外部组合中，第一BEOL堆积结构可包括连接到第一通信设备的芯片间布线。在一个具体实施中，第二裸片可混合键合到第一裸片，并且第一裸片可混合键合到布线层。第一FEOL裸片区域可包括连接在第一通信设备与芯片间布线和TSV之间的选择设备，诸如多路复用器或多路解调器。第一FEOL裸片区域还可包括第二通信设备和将第二通信设备连接到键合焊盘的第二芯片间布线，该键合焊盘键合到布线层的第一面并且与键合到布线层的第一面的第三裸片电连接。在示例性其他单片组合中，第一BEOL堆积结构是芯片级BEOL堆积结构，该芯片级BEOL堆积结构包括将第一裸片连接到与第一裸片形成于同一半导体基板中的第三裸片的芯片级裸片到裸片布线。
附图说明
图1A是根据一个实施方案的包括用于封装级裸片到裸片互连的芯片级裸片到裸片布线和键合焊盘的冗余裸片到裸片互连布局的电路图。
图1B是根据一个实施方案的用于裸片集的组合示意性横截面侧视图图示和电路图，该裸片集包括切割之前的用于封装级裸片到裸片互连的芯片级裸片到裸片布线和键合焊盘。
图2是示出根据一个实施方案的制造裸片集的方法的流程图，该裸片集包括单片芯片级裸片到裸片互连或外部封装级裸片到裸片互连。
图3A是根据一个实施方案的包括裸片集阵列的基板的示意性顶视图图示，该裸片集阵列包括分割之前的芯片级裸片到裸片布线。
图3B是根据一个实施方案的包括裸片阵列的基板的示意性顶视图图示，该裸片阵列包括切割之前的用于封装级裸片到裸片互连的键合焊盘。
图4是根据一个实施方案的包括芯片级裸片到裸片布线的裸片到裸片互连布局的电路图。
图5A至图5B是根据实施方案的包括用于芯片级裸片到裸片布线的选择设备的芯片的组合示意性横截面侧视图图示和电路图。
图5C是根据一个实施方案的包括经光刻图案化的芯片级裸片到裸片布线的芯片的组合示意性横截面侧视图图示和电路图。
图6是根据一个实施方案的在键合到布线层之后的包括芯片级裸片到裸片布线的芯片的组合示意性横截面侧视图图示和电路图。
图7是根据一个实施方案的包括封装级裸片到裸片互连的裸片到裸片互连布局的电路图。
图8A是根据一个实施方案的包括键合到布线层的裸片集的封装的组合示意性横截面侧视图图示和电路图，其中裸片包括电开路裸片到裸片布线，并且布线层包括用于裸片集的互连的封装级裸片到裸片布线。
图8B是根据一个实施方案的包括经光刻图案化的裸片间布线的裸片集的组合示意性横截面侧视图图示和电路图。
图9A是根据一个实施方案的有源布线层的电路图。
图9B是根据一个实施方案的键合到有源布线层的裸片集的电路图。
图10A至图10B是根据实施方案的利用用于裸片集互连的预先存在的封装级裸片到裸片布线键合到布线层的多个裸片的示意性顶视图图示。
图10C是根据一个实施方案的在切割裸片集之前键合到布线层的裸片的组合示意性横截面侧视图图示和电路图。
图11是根据一个实施方案的键合到系统布线层的封装的组合示意性横截面侧视图图示和电路图，该封装包括具有电开路裸片到裸片布线的裸片，该裸片键合到具有用于裸片集的互连的封装级裸片到裸片布线的布线层。
图12是根据一个实施方案的封装的组合示意性横截面侧视图图示和电路图，该封装包括具有单片裸片到裸片布线的芯片以及第二芯片，其中第一芯片和第二芯片连接到外部封装级裸片到裸片布线。
图13是根据一个实施方案的TSV裸片到裸片互连布局的电路图。
图14至图15是根据实施方案的包括TSV裸片到裸片互连的3D裸片堆叠的组合示意性横截面侧视图图示和电路图。
具体实施方式
实施方案描述了包括单片裸片到裸片互连序列和外部裸片到裸片互连序列的多裸片结构以及形成方法。这可通过在切片之前在晶圆级的相邻裸片之间集成用于芯片级(即，单片)裸片到裸片布线的芯片内布线以及集成用于后续封装级(即，外部)裸片到裸片布线的芯片间布线来促进。例如，包括外部封装级裸片到裸片布线的布线层可在晶圆重构过程期间形成，其中单独的裸片安装在布线层(例如，有源中介层或无源中介层)上，或者布线层直接形成于多个裸片上，这些裸片可使用嵌入式晶圆级封装序列来重构。
对根据实施方案的裸片到裸片互连序列的选择可被预先确定或在裸片制造期间在晶圆级原位进行。选择可基于需要诸如功率、延迟、裸片面积、成本和平均制造时间。可在形成于裸片区域阵列之上的部分制造的后道工序(BEOL)堆积结构期间另外提供测试焊盘。这些测试焊盘可被探测以提供生产数据。另选地或此外，可依赖于切向过程数据。这种设计和制造方法还可用于产生互连裸片集诸如1X、2X、4X、8X、16X等的小型或大型配置。例如，更小裸片集诸如1X、2X、4X互连裸片集与较大裸片集诸如6X、8X、16X等相比可以更高产率切片。在一些实施方案中，可制造和切片包括芯片级(单片)裸片到裸片布线的具有预期更高产率的更小裸片集。在一些实施方案中，可制造和切片更大裸片集以用于例如利用切片的裸片或切片的裸片集的晶圆重构序列进行后续封装级(外部)裸片到裸片布线。例如，可基于可比较的裸片集的可比较的单片裸片到裸片互连的预期更低产率来选择外部裸片到裸片互连。
为了促进单片裸片到裸片互连或外部裸片到裸片互连的选择，裸片可包括选择设备诸如多路复用器或多路解调器以选择用于芯片级裸片到裸片布线的芯片内布线或用于外部封装级裸片到裸片布线的芯片间布线。另选地，可光刻进行选择，其中掩模选择可限定芯片内布线和/或芯片间布线。
根据实施方案的具有单片裸片到裸片互连的示例性多裸片结构可包括：图案化到半导体基板中的第一裸片的第一前道工序(FEOL)裸片区域和图案化到半导体基板中的第二裸片的第二FEOL裸片区域，其中第二FEOL裸片区域与第一FEOL裸片区域分开。多裸片结构可另外包括第一选择设备，该第一选择设备位于第一FEOL裸片区域内；第二选择设备，该第二选择设备位于第二FEOL裸片区域内；以及后道工序(BEOL)堆积结构，该BEOL堆积结构跨越第一FEOL裸片区域和第二FEOL裸片区域。BEOL堆积结构可另外包括将第一选择设备与第二选择设备连接的芯片级裸片到裸片布线、连接到第一选择设备的第一芯片间布线以及与第二选择设备的第二芯片间布线。因此，选择设备诸如多路复用器和多路解调器在相邻裸片中的互补布置可用于选择芯片级裸片到裸片布线或芯片间布线以用于后续外部裸片到裸片互连。在一个实施方案中，芯片间布线连接到电开路端子，并且选择设备被编程来选择芯片级裸片到裸片布线，该芯片级裸片到裸片布线可在BEOL堆积结构内包括对应芯片间布线。
根据实施方案的具有外部裸片到裸片互连的示例性多裸片结构可包括布线层(诸如中介层或封装级再分布层)，该布线层包括第一封装级键合焊盘、第二封装级键合焊盘和将第一封装级键合焊盘电连接到第二封装级键合焊盘的封装级裸片到裸片布线。第一裸片可键合到布线层的第一面并且与第一封装级键合焊盘电连接，并且第二裸片可键合到布线层的第一面并且与第二封装级键合焊盘电连接。可使用多种键合方法，诸如用于晶圆上芯片(CoW)设计的混合键合，或者布线层可以嵌入式晶圆级封装序列直接形成于第一裸片和第二裸片上。此类配置可消除中间导电键合层诸如焊料以产生具有更小功率损失的几乎芯片状连接。第一裸片和第二裸片可以是同质或异质裸片类型。在一个实施方案中，这些裸片中的至少一个裸片包括：第一FEOL裸片区域，该第一FEOL裸片区域包括通信设备(例如，收发器或接收器)；第一BEOL堆积结构，该第一BEOL堆积结构跨越第一FEOL裸片区域，其中第一BEOL堆积结构包括连接到通信设备的电开路芯片内布线；以及芯片级裸片到裸片布线，该芯片级裸片到裸片布线将通信设备连接到第一BEOL堆积结构的第一键合焊盘，其中第一键合焊盘键合到布线层并且电连接到第一封装级键合焊盘。
具有外部裸片到裸片互连的另一个示例性多裸片结构可利用硅通孔(TSV)来实现。这种配置可利用3D裸片堆叠促进裸片到裸片互连。根据实施方案，各种单片裸片到裸片互连设计和外部裸片到裸片互连设计可被组合以实现更复杂的互连结构。
在各种实施方案中，参照附图来进行描述。然而，可在不具有这些特定细节中的一者或多者的情况下或与其他已知的方法和构造组合地实践某些实施方案。在以下的描述中，示出许多具体细节诸如特定构型、尺寸和工艺等，以提供对实施方案的透彻理解。在其他情况下，未对熟知的半导体工艺和制造技术进行特别详细地描述，以免不必要地模糊实施方案。整个说明书中所提到的“一个实施方案”是指结合实施方案所描述的特定特征、结构、构造或特性被包括在至少一个实施方案中。因此，整个说明书中多处出现短语“在一个实施方案中”不一定是指相同的实施方案。此外，特定特征、结构、构造或特性可以任何适当的方式组合在一个或多个实施方案中。
本文所使用的术语“在……上方”、“至”、“在……之间”、“跨”和“在……上”可指一层相对于其他层的相对位置。一层或特征相对于另一层来说为“在……之上”、“跨越其”、或“在其上”，与另一层“接触”或者连接“到”另一层可为直接与另一层或特征接触或直接连接到另一层或特征，或可具有一个或多个居间层或特征。一层在多层“之间”可为直接与该多层接触或可具有一个或多个居间层。
现在参照图1A至图1B，图1A是根据一个实施方案的包括用于封装级裸片到裸片互连的芯片级裸片到裸片布线和键合焊盘的冗余裸片到裸片互连布局的电路图；图1B是根据一个实施方案的用于裸片集的组合示意性横截面侧视图图示和电路图，该裸片集包括切割之前的用于封装级裸片到裸片互连的芯片级裸片到裸片布线和键合焊盘。特别地，图1A至图1B示出了相同结构内的各种单片裸片到裸片互连设计和外部裸片到裸片互连设计的组合。应当了解，实际应用可仅实现互连特征中的一些互连特征，这取决于要集成到处理流程中的灵活性。
为了清楚和简明起见，同时描述图1A至图1B。根据实施方案的裸片102A、102B可具有冗余裸片到裸片布线配置，这些冗余裸片到裸片布线配置包括用于芯片级裸片到裸片布线110的芯片内布线104，以及用于封装级裸片到裸片互连的到面向外部的键合焊盘112的芯片间布线106。如图所示，在图1A中，裸片102A、102B可任选地包括一个或多个选择设备，诸如分别连接到收发器124和接收器126的多路解调器120和/或多路复用器122。例如，收发器124可连接到多路解调器的输入端，其中芯片间布线106将键合焊盘112连接到多路解调器的输出端，并且芯片内布线104将芯片级裸片到裸片布线110连接到多路解调器120的另一个输出端。应当了解，根据一些实施方案的选择设备以及根据实施方案的形成裸片到裸片互连的其他方法可利用光刻来进行裸片到裸片布线通路选择。
在一个实施方案中，多裸片结构100包括图案化到半导体基板101中的第一裸片102A的第一前道工序(FEOL)裸片区域103A和图案化到半导体基板101中的第二裸片102B的第二FEOL裸片区域103B，其中第二FEOL裸片区域103B与第一FEOL裸片区域103A分开。如图1B所示，多裸片结构可另外包括第一选择设备诸如多路解调器120、以及位于第一FEOL裸片区域103A内的收发器124、第二选择设备诸如多路复用器122、以及位于第二FEOL裸片区域103B内的接收器126。后道工序(BEOL)堆积结构130可形成于第一FEOL裸片区域103A和第二FEOL裸片区域103B之上并且跨越该第一FEOL裸片区域和该第二FEOL裸片区域。在一个实施方案中，BEOL堆积结构130另外包括将第一选择设备(多路解调器120)与第二选择设备(多路复用器122)连接的芯片级裸片到裸片布线110、连接到第一选择设备的第一芯片间布线104以及与第二选择设备的第二芯片间布线104。因此，选择设备诸如多路解调器120和多路复用器122在相邻裸片中的互补布置可用于选择芯片级裸片到裸片布线110或芯片间布线104以用于后续外部裸片到裸片互连。
如图所示，每个FEOL裸片区域103A、103B形成于相同(半导体)基板101诸如硅晶圆中。每个FEOL裸片区域103A、103B可包括裸片的有源设备和无源设备。后道工序(BEOL)堆积结构130提供电互连件和任选的金属密封结构。BEOL堆积结构130常规上可满足裸片的连接性要求。BEOL堆积结构130可使用常规材料制造，这些常规材料包括金属接线层134(例如铜、铝等)和绝缘层间电介质(ILD)136，诸如氧化物(例如氧化硅、碳掺杂氧化物等)、氮化物(例如氮化硅)、低k材料等。
芯片级裸片到裸片布线110可包括从每个裸片开始连接到针脚布线105的芯片内布线104，该针脚布线跨越裸片之间的划线区109。根据实施方案，芯片内布线104和芯片间布线106可由BEOL堆积结构130内的一个或多个通孔133和金属层134形成。芯片间布线106和芯片级裸片到裸片布线110可包括形成于多个金属层内的多个布线。根据实施方案，布线可形成于下金属层M_low、上金属层M_high、中间层级金属层M_mid以及它们的组合内。一般来讲，下金属层M_low具有更细的线宽和间距。另外，用于下金属层和中间层级金属层的层间电介质(ILD)可由低_k材料形成，这可允许更快的水分传送。因此，当使用更细的接线层时，根据实施方案可采取另外的预防措施，诸如切片的芯片边缘的钝化。这可归因于在设备之间进行连接。上金属层M_high可具有较粗的线宽和线间距，其中中间层级金属层M_mid具有中间线宽和间距。在一个实施方案中，上金属层M_high可主要用于较低电阻接线的针脚布线105。根据实施方案，芯片级裸片到裸片布线110延伸穿过金属密封件140中的一个或多个开口142以电连接裸片102。
再次参照图1A至图1B两者，以虚线示出芯片级裸片到裸片布线110、芯片间布线106以及选择设备(多路解调器120、多路复用器122)以指示每一者为任选的。例如，不是包括选择设备，而是可使用光刻来确定芯片级裸片到裸片布线110和/或芯片间布线106的形成。另选地，选择设备可与芯片级裸片到裸片布线110和/或芯片间布线106两者的形成组合使用。在一些实施方案中，芯片间布线106可一直形成到键合焊盘112。在其他实施方案中，部分地形成或根本不形成芯片间布线106。类似地，可部分地或根本不形成芯片级裸片到裸片布线110。另外，示出任选的旁路布线172，该旁路布线将选择设备连接到硅通孔(TSV)170，这些硅通孔延伸到位于多裸片结构100的背面176上的背面焊盘174。背面176可对应于位于半导体基板101的背面上的背面钝化层177。可部分地形成或根本不形成旁路布线172、TSV 170以及背面焊盘174的任选的互连。因此，应当了解，图1A至图1B示出了具有显著灵活性的实施方案。在其他具体实施或实施方案中，出于实用性和/或生产成本降低，可移除某些特征。
仍然参照图1B，在一个实施方案中，BEOL堆积结构130包括正面132，该正面具有第一键合焊盘112和第二键合焊盘112；芯片级裸片到裸片布线110，该芯片级裸片到裸片布线将多路解调器120与多路复用器122连接；第一芯片间布线106，该第一芯片间布线将第一键合焊盘112与多路解调器120连接；以及第二芯片间布线106，该第二芯片间布线将第二键合焊盘112与多路复用器122连接。BEOL堆积结构130可另外包括多个芯片级接合焊盘138，该多个芯片级接合焊盘可电连接到第一FEOL裸片区域103A和第二FEOL裸片区域103B。根据的键合焊盘112是任选的并且可用于诸如利用混合键合或利用嵌入式晶圆级处理的针脚布线进行外部裸片到裸片互连。根据所设计的裸片到裸片互连，芯片级接合焊盘138可呈现不同的配置。例如，芯片级接合焊盘138可被设计用于混合键合以及外部裸片到裸片互连，或者对于单片裸片到裸片互连，被设计用于焊料凸块附接，诸如凸块底部金属化(UBM)焊盘。用于混合键合的键合表面将是平面的，而对于UBM焊盘，平面性被放宽以具有用于接收焊料凸块的水平顶表面。另外，根据互连方法，测试焊盘141可位于多种位置。在一个实施方案中，测试焊盘141在芯片级接合焊盘138旁边形成。例如，呈这种配置的测试焊盘141可以是UBM焊盘，其中裸片集包括单片裸片到裸片互连。另选地，测试焊盘141可嵌入在BEOL堆积结构130内。在这种配置中，测试焊盘可位于被设计用于例如混合键合以及外部裸片到裸片互连的键合焊盘112以及芯片级接合焊盘138下方。在一个实施方案中，内埋式测试焊盘141可由铝形成，这与在BEOL堆积结构内形成金属化布线层的铜材料完全不同。
每个裸片区域可表示完整的系统或子系统。相邻裸片区域可执行相同或不同的功能。作为非限制性示例，在一个实施方案中，例如互连到裸片到裸片布线的裸片区域103A、103B可包括数字裸片区域，该数字裸片区域利用另一种功能诸如模拟、无线(例如，射频、RF)或无线输入/输出捆绑到裸片区域。无论是否具有相同或不同的功能，都可以使用相同的处理节点形成捆绑的裸片区域。无论每个裸片和裸片区域是包括完整系统还是捆绑子系统，裸片到裸片布线都可用于裸片间布线(不同系统)或裸片内布线(相同系统内的不同或相同子系统)。例如，裸片到裸片内布线可连接片上系统(SOC)内的不同子系统，其中裸片到裸片到裸片布线可连接不同的SOC，但这是例示性的，并且实施方案不限于SOC。在一个实施方案中，裸片集包括数字和模拟或无线裸片区域103A、103B。在一个实施方案中，具有裸片集的不同裸片102A、102B可包括多个引擎，诸如图形处理单元(GPU)、中央处理单元(CPU)、神经引擎(例如神经网络处理引擎)、人工智能(AI)引擎、信号处理器、网络、高速缓存以及它们的组合。然而，实施方案不限于引擎，并且可包括存储器设备，诸如SRAM、MRAM、DRAM、NVRAM、NAND、高速缓存存储器，或其他部件，诸如电容器、电感器、电阻器、电源管理集成电路(IC)等。
根据实施方案，芯片级裸片到裸片布线110延伸穿过金属密封件140中的一个或多个开口142以电连接裸片102。在一个实施方案中，开口142是横向开口。例如，开口142可类似于栅栏中的门开口。在一个实施方案中，开口142是竖直开口。例如，为了例示性的目的，开口142可类似于地板与天花板之间的墙壁中的窗口，或者类似于开放式厨房服务柜台。开口142可呈现不同的形状，以及横向和竖直特性的组合。金属密封件140可沿着裸片102的任何面和所有面形成。例如，每个裸片102可包括沿着单个面、多个面或所有面的金属密封件140。多种组合是可能的。
仍然参照图1B，BEOL堆积结构130可包括顶部钝化层135，该顶部钝化层可包括一个或多个层。例如，顶部钝化层135可包括密封层137和位于密封层137之上的任选的第二密封层143或结合层139。密封层137、143可由氮化物、聚酰亚胺等形成以向下面的结构提供化学和防潮保护。任选的键合层139可被提供用于诸如利用混合键合而裸片键合到另一个布线层。在一个实施方案中，键合层139由介电材料诸如氧化物(例如SiO2)或聚合物形成，以用于在混合键合操作中进行电介质-电介质(例如氧化物-氧化物、聚合物-聚合物)键合。根据实施方案的任选的第二密封层143或键合层139的选择可至少部分地通过该结构是否被制造用于单片和/或外部裸片到裸片互连来确定。
在一个实施方案中，BEOL堆积结构130包括与第一FEOL裸片区域103A相邻的第一金属密封件140和与第二FEOL裸片区域103B相邻的第二金属密封件140，其中芯片级裸片到裸片布线110延伸穿过第一金属密封件140中的第一开口142和第二金属密封件140中的第二开口142。在一个实施方案中，芯片级裸片到裸片布线110延伸越过第一金属密封件140和第二金属密封件140。
在一些实施方案中，芯片级裸片到裸片布线110可沿着切片的裸片边缘111终止。在一些实施方案中，与切片的边缘相邻的金属密封件140可以是连续的，使得裸片到裸片布线并不延伸穿过与切片的边缘111相邻的金属密封件140。在这种配置中，对应芯片级裸片到裸片布线110的芯片内布线可横向地限制于金属密封件140内部。
图2是示出根据一个实施方案的制造裸片集的方法的流程图，该裸片集包括单片芯片级裸片到裸片互连或外部封装级裸片到裸片互连。在操作2010处，在半导体基板101中形成裸片区域的阵列。例如，裸片区域可具有相同或不同的功能。在操作2020处，关于各个裸片或裸片组做出制造序列是将针对单片裸片到裸片布线处理流程(例如，参见图4至图6)进行还是将针对外部裸片到裸片布线处理流程(例如，参见图7至图14)进行的决定。更具体地，做出裸片到裸片互连配置将是用于大型裸片集、即产率有限的裸片集，用于异质裸片集还是用于物理定向的决定，并且配置(例如不规则形状的区域)需要更好地适合系统。在考虑这些情形中的任一种情形的情况下，可遵循外部裸片到裸片布线处理流程。在产率是可接受的(通常裸片集的大小有限)并且有可能形成同质裸片集(来自同一晶圆)的情况下，则可遵循单片裸片到裸片布线处理流程。可在BEOL堆积结构130制造之前做出该决定。例如，该决定可基于产率预计算，其中某些裸片集或集群大小将具有不可接受的产率。因此，对于使用更小单元的更大配置，可采用外部互连制造布线。对于更小配置，单片裸片到裸片互连导致足够的产率，其中更小配置的坏的部分仍可被切出并且良好部分可被恢复。也可在BEOL堆积结构130制造期间诸如大约在开口142形成于金属密封件140中(参见图1B)之前的时间做出该决定。可通过探测BEOL堆积结构130内的测试焊盘以及过程度量来辅助该决定。测试焊盘141的探测也可在做出决定之后执行。
根据实施方案的单片裸片到裸片互连处理流程(例如，图4至图6)和外部裸片到裸片互连处理流程(例如，图7至图14)两者可利用选择设备(例如，多路复用器、多路解调器)或光刻选择的接线方案。
在单片处理流程中，在操作2030处，可诸如穿过位于金属密封件140内或之上的开口142形成贯穿密封件的芯片级裸片到裸片布线110，之后在操作2040处，对单片裸片集进行切割。预定单片处理流程可包括利用贯穿密封件的芯片级裸片到裸片布线110形成特定裸片集。这样，不存在外部互连通路。全金属密封件可任选地围绕预定裸片集形成(例如，参见图5B至图5C)，或者任选地贯穿密封件的芯片级裸片到裸片布线110可形成于所有裸片之间以用于在切出裸片集时具有另外的灵活性(例如，参见图5A)。在支持单片裸片到裸片互连和外部裸片到裸片互连两者的更灵活的处理流程中(例如，参见图1B)，芯片内布线104和芯片间布线106两者可被包括并且终止于UBM焊盘处以用于倒装芯片键合。具体地，UBM焊盘包括芯片级接合焊盘138、测试焊盘141以及任选的键合焊盘112。然而，在图4至图6所示出的示例性处理流程中，芯片间布线106(如果存在的话)在形成键合焊盘112之前终止。
根据实施方案的各种焊盘的描述将适于倒装芯片键合的焊盘(例如，UBM焊盘)和适于混合键合或利用嵌入式晶圆级处理使布线层直接形成于裸片上的焊盘区分开。例如，倒装芯片/UBM焊盘可具有50μm-100μm的间距，并且比混合键合焊盘厚，并且任选地由相对于混合键合焊盘不同的材料(例如铝)形成。另外，与混合键合相比，倒装芯片的表面光洁度粗糙度和颗粒要求有所放宽。
在外部处理流程中，在操作2050处，芯片间布线106一直形成到键合焊盘112。这可伴随着全金属密封件140一直形成到顶部钝化层135。这之后可以是在操作2060处切割裸片或裸片集，接着之后在操作2070处将键合焊盘112连接到外部裸片到裸片布线。在预先确定的外部互连处理流程中，不形成贯穿密封件的芯片级裸片到裸片布线110。键合焊盘112可被制备用于混合键合。具体地，被调节用于混合键合或利用嵌入式晶圆级处理的针脚布线的焊盘可包括键合焊盘112和芯片级接合焊盘138。其中的两者可与键合层139一起共享平面正面132表面。此外，可在每个裸片102周围形成全金属密封件。在支持外部裸片到裸片互连和单片裸片到裸片互连两者的更灵活的处理流程中(例如，参见图1B)，可包括任选地终止于键合焊盘112处的芯片间布线106和贯穿密封件的芯片级裸片到裸片布线110两者。然而，在图7至图14所示出的示例性处理流程中，芯片内布线104通常在芯片级裸片到裸片布线110完成之前终止。
如上所述，单片互连处理流程和外部互连处理流程可具有显著不同的设计，或者基本上类似的设计，这取决于集成到处理流程中的灵活性。在下面的描述中，描述了各种具体处理流程。应当了解，所示出和描述的特定配置表示实施方案的某些具体实施，并且实施方案未必彼此限制，如关于图1B所示出和描述的。
现在参照图3A至图3B，提供了根据实施方案的半导体基板101的示意性顶视图图示，该半导体基板包括被配置用于单片裸片到裸片互连或外部裸片到裸片互连并且在切割之前的裸片102的阵列。在图3A所示的实施方案中，示出了2X裸片集的阵列，每个裸片集包括用于单片裸片到裸片互连的芯片级裸片到裸片布线110。在图3B所示的实施方案中，形成裸片102的阵列，每个裸片包括用于外部裸片到裸片互连的键合焊盘112。根据实施方案，芯片级裸片到裸片布线110和/或键合焊盘112可沿着裸片102的单个面、多个面或所有面形成。另外，所有裸片102可潜在地捆绑在一起，或者特定裸片组可被配置来捆绑在一起。因此，多种配置是可能的。其中每个裸片102在一面或所有面上包括芯片级裸片到裸片布线110和键合焊盘112的潜在配置(例如，参见图1B)可提供用于切出具有芯片级裸片到裸片布线110的裸片集或用于外部裸片到裸片互连的裸片的更昂贵但灵活的配置。
现在参照图4至图5C，图4是根据一个实施方案的包括芯片级裸片到裸片布线的裸片到裸片互连布局的电路图；图5A至图5B是根据实施方案的包括用于芯片级裸片到裸片布线的选择设备的芯片160的组合示意性横截面侧视图图示和电路图；图5C是根据一个实施方案的包括经光刻图案化的芯片级裸片到裸片布线的芯片160的组合示意性横截面侧视图图示和电路图。为了清楚和简明起见，同时描述图4至图5C。
具体地，图4示出了类似于图1A的电路图的电路图，其中多路解调器120和多路复用器122被配置来选择芯片级裸片到裸片布线110。因此，收发器124和接收器126通过芯片级裸片到裸片布线110进行通信。在所示出的实施方案中，裸片间布线106终止。例如，裸片间布线106可终止于端子108处，该端子在BEOL堆积结构130的正面132下方内埋在BEOL堆积结构130内。因此，裸片间布线106可任选地在形成图1B的键合焊盘112之前终止。在一个实施方案中，裸片间布线106在部分制造的BEOL堆积结构130期间在决定操作2020之后终止。然而，该决定可在制造BEOL堆积结构130之前被预先确定，并且可不存在裸片间布线106。在另选的实施方案中，裸片间布线106可一直蔓延到键合焊盘112，如关于图1B所描述的。然后可形成BEOL堆积结构130的剩余部分，之后探测测试焊盘141。这之后可以是将焊料凸块152放置在至少芯片级接合焊盘138、以及任选地测试焊盘141上，并且对裸片集进行切片。应当了解，虽然在图5A中示出了2X裸片集，但这是示例性的，并且这种配置也适用于更大且单个的裸片集。
在图5A所示的特定实施方案中，可通过芯片级裸片到裸片布线110执行切片，该芯片级裸片到裸片布线然后沿着裸片102的侧边缘111终止。这种处理在具有开口142的金属密封件140为设备提供足够密封功能的情况下可为可接受的。另选地，沿着裸片(芯片)侧边缘111的金属密封件140可以是从半导体基板101延伸到顶部钝化层135的全密封件，如图5B所示。在这种情况下，位于未连接的裸片侧边缘111处的芯片级裸片到裸片布线110在全金属密封件140内部结束于端子107处。
在图5A至图5B所示出的两个实施方案中，包括选择设备诸如多路解调器120和多路复用器122以便选择芯片级裸片到裸片布线110，而不是任选地终止于端子108处的裸片间布线106。如图5C所示，等效电路还可被光刻产生。如图5C所示的实施方案中所示，通信设备(例如，收发器124、接收器126)直接连接到芯片级裸片到裸片布线110。在这种实施方案中，在决定操作2020处，确定图案化芯片级裸片到裸片布线110。在这种实施方案中，裸片内布线104可包括可已用于裸片内布线104或裸片间布线106的共同布线113。因此，在操作2020处，确定蔓延共同布线作为芯片级裸片到裸片布线110的一部分。因此，可任选地不存在裸片间布线106的工件(artifact)。在一个实施方案中，在操作2020处，可任选地确定芯片级裸片到裸片布线110以端子107终止于未连接裸片侧边缘111处，并且形成全金属密封件140。然而，这是任选的，并且还可通过沿着裸片边缘111的开路芯片级裸片到裸片布线110执行切片。另选地，在裸片集被预先确定的情况下，邻近切片的侧边缘111不存在裸片内布线104。
图6是根据一个实施方案的在键合到布线层200之后的包括芯片级裸片到裸片布线110的芯片160的组合示意性横截面侧视图图示和电路图。虽然图6中所包括的芯片160类似于图5A的芯片，但图6表示其中可进一步集成图4至图5C的芯片160中的任一者的系统级集成。例如，芯片160可利用焊料凸块152倒装芯片键合到布线层200以及其他系统部件上。例如，布线层200可以是中介层、封装基板或系统级印刷电路板。底部填充材料202可任选地施加在芯片160的正面132下面。在一个实施方案中，底部填充材料202是绝缘体材料。芯片160可进一步被封装在位于布线层200的顶部上的模塑料(未示出)中。
现在参照图7至图8B，示出了其中利用键合焊盘112而不是芯片级裸片到裸片布线110来进行外部裸片到裸片互连的另选实施方案。图7是根据一个实施方案的包括(外部)封装级裸片到裸片互连的裸片到裸片互连布局的电路图；图8A是根据一个实施方案的包括键合到布线层302的裸片集的封装300的组合示意性横截面侧视图图示和电路图，其中裸片包括电开路裸片到裸片布线，并且布线层包括用于裸片集的互连的封装级裸片到裸片布线310；图8B是根据一个实施方案的包括经光刻图案化的裸片间布线106的裸片集的组合示意性横截面侧视图图示和电路图。为了清楚和简明起见，同时描述图7至图8B。
图7至图8B的配置可在决定操作2020之后产生，确定图案化裸片102以用于外部裸片到裸片互连。例如，在确定单片裸片到裸片互连可能不满足更大裸片集的产率要求的情况下，在操作2020处，裸片102可被设计用于外部裸片到裸片互连。
根据实施方案，图8A至图8B的封装300可使用重构技术诸如CoW重构或嵌入式晶圆级处理来形成。在一些实施方案中，CoW可包括混合键合，与倒装芯片焊料键合相比，混合键合可更紧密地匹配芯片上布线的电特性，并且减轻了对性能差异的调整。类似地，在嵌入式晶圆级处理期间直接在裸片102上形成布线层302诸如封装级再分布层可类似地用于匹配芯片上布线的特性。应当了解，虽然1X裸片集被单独地键合到图8A所示的布线层，但这是示例性的，并且这种配置也适用于可在其间包括芯片级裸片到裸片布线110的更大裸片集。
具体地，图7示出了与图1A的电路图类似的电路图。在图7所示的特定实施方案中，多路解调器120和多路复用器122被配置来选择用于封装级裸片到裸片互连的键合焊盘112。因此，收发器124和接收器126通过键合焊盘112和封装级裸片到裸片布线310进行通信。裸片内布线104是电开路的，或者根本不被形成。如图8A所示，裸片内布线104可终止于端子107处，该端子在BEOL堆积结构130A、130B的正面132下方内埋在BEOL堆积结构130内。因此，裸片内布线104可任选地在添加针脚布线105之前终止。在另选的实施方案中，裸片内布线104可与针脚布线105一起蔓延，该针脚布线可在裸片切割期间切断。在图8B所示的实施方案中，裸片内布线104可任选地被包括并且也终止于BEOL堆积结构130内。
根据实施方案，裸片内布线104终止于BEOL堆积结构130内或根本不形成裸片内布线104可帮助减轻原本可与通过芯片级裸片到裸片布线110进行切片相关联的粒子的生成。这样，可减少粒子生成，这可促进使正面132主要用于诸如具有可特别易受粒子影响的混合键合的CoW键合。此外，在不通过金属层执行切片的情况下，可采用等离子体切片技术，从而与其他切片技术诸如刀片锯切或激光切片相比，进一步减少了碎屑形成。
在特定实施方案中，布线层302和裸片102可被配置用于混合键合。因此，裸片正面132包括键合层139(例如氧化物或聚合物)、芯片级接合焊盘138和键合焊盘112。类似地，布线层302包括封装级键合层339(例如，氧化物或聚合物)、封装级接合焊盘338和任选的封装级键合焊盘312。根据所确定的裸片集配置，第一组封装级键合焊盘312可连接到封装级裸片到裸片布线310以用于与多个裸片102互连。第二组封装级键合焊盘312可任选地是电开路的并且仅用于支持混合键合。在所示出的实施方案中，不存在第二组封装级键合焊盘312。
图8A所示的BEOL堆积结构130A、130B不同于先前针对倒装芯片键合所描述的那些结构。首先，测试焊盘141可在可被平面化的正面132下方嵌入在BEOL堆积结构内部。如图所示，密封层137可形成于金属密封件140之上。测试焊盘141可形成于密封层137之上并且利用通孔连接到下面的金属化层。在一个实施方案中，测试焊盘141可由不同于下面的金属化层(例如，铜)的材料(例如，铝)形成。在一些实施方案中，测试探针可在测试焊盘141上留下压痕144，该测试焊盘可任选地保持电开路或进一步连接。绝缘层145可形成于密封层137之上以覆盖测试焊盘141，并且结合层139形成于绝缘层145之上。键合焊盘112和芯片级键合焊盘138可利用延伸穿过密封层137以及任选地绝缘层145和键合层139的通孔146连接到下面的金属化层。
布线层302可以是包括有机中介层和无机中介层的任何合适的布线层，并且可以是刚性的或柔性的。布线层可以是无源中介层或有源中介层。在有源中介层中，支持逻辑和缓冲能力的有源设备是可行的。布线层可包括多个接线层334和电介质层336。例如，布线层302可通过逐层薄膜处理序列(诸如层压电介质层336，之后是图案化和沉积接线层334和通孔333)来形成。电介质层336可由合适的材料诸如聚合物、氧化物等形成。布线层302可任选地包括刚性层以提供结构完整性。
在一个实施方案中，多个裸片102键合到布线层302的第一面350，该布线层包括封装级键合层339(例如，氧化物或聚合物)、封装级接合焊盘338以及任选的封装级键合焊盘312。例如，键合可以是混合键合，其中金属-金属键合物形成于封装级接合焊盘338与芯片级接合焊盘138以及封装级键合焊盘312与裸片键合焊盘112(当存在时)之间。电介质-电介质(例如，氧化物-氧化物)键合物可形成于裸片键合层139和封装级键合层339之间。另选地，布线层302形成于包括面向上并且嵌入在间隙填充材料360中的裸片102的重构结构之上
在一个实施方案中，布线层302形成于包括面向上并且嵌入在间隙填充材料360中的裸片102的重构结构之上。在一个实施方案中，BEOL堆积结构130A、130B可主要包括Cu接线，其中上金属/接线层(例如，M_high)包括由Al形成的测试焊盘。在一个实施方案中，布线层302接线包括与BEOL堆积结构130A、130B的上金属/接线层(例如，M_high)或与之接触的接线层相等或比其厚的金属/接线层(尽管更细的接线是可能的)。布线层302可使用Cu或Al接线工艺来形成。在一个实施方案中，布线层302使用Al接线工艺，其可任选地使用(单个)镶嵌通孔。然而，根据实施方案，用于接触BEOL堆积结构130A、130B的焊盘或通孔也可由Cu形成。在一些实施方案中，服务质量可用于基于诸如延迟、功率等要求来组织金属使用。
因此，在任一处理序列中，每个裸片102可以是具有裸片级BEOL堆积结构的离散部件，并且裸片102连接到布线层302中的封装级裸片到裸片布线310。裸片102可进一步被封装在位于布线层302的第一面350上的间隙填充材料360中。间隙填充材料360可形成于单独的裸片102之上和之间。合适的材料包括模塑料、氧化物和其他材料，诸如硅胶等。布线层302的第二面354还可包括多个接合焊盘320。焊料凸块352可任选地放置于接合焊盘320上以用于进一步封装集成。
如图8A至图8B所示，封装还可在裸片102的背面上包括载体400。例如，载体400可提供结构支撑和/或用作散热片。在一些配置中，载体400可存在于裸片102被薄化的地方。
现在参照图9A至图9B，图9A是根据一个实施方案的有源布线层302(例如，中介层)的电路图；图9B是根据一个实施方案的键合到有源布线层302的裸片集的电路图。如图所示，布线层302可包括收发器324和接收器326，以及封装级键合焊盘312，该封装级键合焊盘可被测试以用于添加裸片102A、102B。例如，裸片102A、102B可使用如先前所描述的键合焊盘112混合键合到有源布线层302。根据实施方案的有源布线层302可允许功能测试，诸如功率输送网络开路/短路测试、电容器开路/短路测试和互连测试。有源布线层302可另外包括布线层中的连接收发器324和接收器326的缓冲器。在测试有源布线层302时，则可将已知的良好裸片键合到有源布线层302的已知的良好位置。收发器324和接收器326可在如图9B中的虚线所示的功能模式下(即，在裸片安装之后)三态化，并且仅在布线层302(例如，图9A)的测试模式下激活以在裸片安装之前确定已知良好的布线层。来自裸片102A、102B功能逻辑的收发器124和接收器126用于通信。有源布线层302可提供另外的缓冲功能、布线功能和逻辑功能。
可从晶圆级或面板级重构序列切割根据实施方案的封装300。图10A至图10B是根据实施方案的利用用于裸片集互连的预先存在的封装级裸片到裸片布线310键合到布线层302的多个裸片102的示意性顶视图图示。虽然不要求，但可根据生产要求对布线层302进行布线以切出特定裸片集，诸如4X、6X、8X等。预先存在的或稍后形成的封装级裸片到裸片布线310通过放置已知的良好裸片102而成为可能。如图10A至图10B所示，裸片102可以是相同类型(同质集成)或不同的(异质集成)，并且可具有不同的大小、形状和用于形成设备的技术节点。
图10C是根据一个实施方案的在切割裸片集之前键合到布线层302的裸片102的组合示意性横截面侧视图图示和电路图。如图所示，裸片102可被键合，之后用间隙填充材料360封装。另选地，裸片可面朝上安装到载体400上，之后沉积间隙填充材料，并且形成布线层302。焊料凸块352可任选地放置在接合焊盘320上，之后对包括特定裸片集的封装300进行切割。封装300然后可被进一步集成。例如，在图11所示的实施方案中，封装300可键合到布线层200诸如另一个封装基板或系统级印刷电路板以及其他系统部件，并且任选地用底部填充材料202进行底部填充。
现在参照图12，封装300被示出为包括具有单片芯片级裸片到裸片布线110的芯片以及第二芯片，其中第一芯片和第二芯片连接到外部封装级裸片到裸片布线310。图12所示的实施方案示出可如何组合各种实施方案，包括图1B和图4至图6的单片多裸片结构与使用图7至图11的外部裸片到裸片互连的另外的裸片102/芯片160的灵活性。应当了解，所描述实施方案的多种组合可以组合单片连接的裸片集和外部连接的裸片集两者。另外，布线层302可以是有源的或无源的。
到目前为止，外部裸片到裸片互连已被描述为利用键合焊盘112以及合适的技术诸如晶圆上芯片键合或利用嵌入式晶圆级处理的针脚进行。应当了解，外部裸片到裸片互连也可利用TSV裸片到裸片互连进行，如图1A至图1B所示。TSV 170还可与其他单片裸片到裸片互连方案或外部裸片到裸片互连方案组合，无论TSV 170最终是否连接。例如，TSV 170可对应于未连接工件或有源裸片到裸片连接。此外，可在不形成芯片间布线106或芯片内布线104的情况下，或在具有电开路芯片间布线106和/或芯片内布线104工件的情况下预先选择TSV 170。
现在参照图13至图15，图13是根据一个实施方案的TSV裸片到裸片互连布局的电路图；图14至图15是根据实施方案的包括TSV裸片到裸片互连的3D裸片堆叠的组合示意性横截面侧视图图示和电路图。具体地，图14所示出的实施方案包括堆叠于现有外部裸片到裸片互连布置诸如关于图7至图12所示出和描述的外部裸片到裸片互连布置的顶部上的另外的裸片，而图15中所示出的实施方案包括堆叠于现有单片裸片到裸片互连布置诸如关于图4至图6所示出和描述的单片裸片到裸片互连布置的顶部上的另外的裸片。应当了解，这些是示例性具体实施，并且包括TSV裸片到裸片互连的实施方案不限于此。为了清楚和简明起见，一起描述图13至图15。
在所示出的特定实施方案中，一个或多个裸片可通过TSV 170布线连接。与先前的实施方案类似，裸片102A、102B可各自包括一个或多个选择设备(收发器124和接收器126)以及将选择设备连接到TSV 170的旁路布线172，这些TSV连接到背面焊盘174。如图所示，一个或多个另外的裸片402A、402B可键合到裸片102A、102B的背面。例如，一个或多个裸片可键合到单个裸片102A、102B的背面。另选地，裸片(例如，402A)可键合到背面，并且跨越多个裸片102A、102B。另外的裸片402A、402B可在安装到下面的裸片102A、102B上之后被进一步封装在间隙填充材料460中。间隙填充材料460也可由与间隙填充材料360类似的材料形成并且可直接形成于间隙填充材料360上。
在所示出的特定实施方案中，每个另外的裸片402A、402B包括可与下面的裸片102A、102B的背面焊盘174键合的至少一个键合焊盘474。例如，这可以是与混合键合一样的金属-金属键合物。因此，另外的裸片402A、402B可包括与背面钝化层177(例如，氧化物或聚合物)键合的电介质键合层477(也是氧化物或聚合物)。每个另外的裸片402A、402B可另外包括连接到对应选择设备(例如，收发器424或接收器426)的布线434，该对应选择设备与其电连接到的下面的裸片102A、102B的选择设备互补。虽然另外的裸片402A、402B被示出为包括单个选择设备，但应当了解，这旨在不使附图过于复杂，并且另外的裸片402A、402B中的每个裸片可包括多个选择设备，包括收发器和接收器以满足功能性。此外，裸片102A、102B可连接到具有多个互补选择设备的另外的裸片402A、402B。
在一个实施方案中，多裸片结构包括布线层302、键合到布线层302(图14)、200(图15)的第一面并且与布线层302、200电连接的第一裸片402A。例如，这可利用芯片级接合焊盘138/封装级接合焊盘338以及键合焊盘112/封装级键合焊盘312来实现，如图14所示出的实施方案所示。在图15所示的实施方案中，包括裸片102A、102B的裸片集可倒装芯片安装到布线层200上。在任一实施方案中，第一裸片102A包括具有第一通信设备(例如，收发器124或接收器126)的第一FEOL裸片区域103A，以及跨越第一FEOL裸片区域103A的第一BEOL堆积结构130A。第一BEOL堆积结构130A可包括正面，该正面包括键合到布线层302、200的多个芯片级接合焊盘138。
第一BEOL堆积结构130A可另外包括连接到第一通信设备的芯片间布线106，以及将第一通信设备连接到位于第一裸片102A的与正面相反的背面上的背面焊盘174的TSV170。芯片内布线104还可与将TSV 170与通信设备连接的旁路布线172一起连接到第一通信设备。在所示出的实施方案中，第二裸片402A键合到第一裸片102A的背面并且与背面焊盘174电通信。例如，第二裸片402A可混合键合到第一裸片102A。
在一个实施方案中，第一FEOL裸片区域103A还包括连接在第一通信设备与芯片间布线106和TSV 170之间的选择(例如，多路复用器或多路解调器)。
第一裸片102A可另外连接到如先前实施方案中所描述的另外的裸片。如图14所示，第一FEOL裸片区域103A可另外包括第二通信设备和将第二通信设备连接到键合焊盘112的第二芯片间布线106，该键合焊盘键合到布线层302的第一面并且与也键合到布线层302的第一面的第三裸片102B电连接。第一裸片102A和第三裸片102B可电连接到封装级裸片到裸片布线310，如先前所描述。如图15所示，第一BEOL堆积结构是芯片级BEOL堆积结构130，该芯片级BEOL堆积结构包括将第一裸片102A(以及第一通信设备：接收器126)连接到与第一裸片102A形成于同一半导体基板101中的第三裸片102B(以及对应的通信设备：收发器124)的芯片级裸片到裸片布线110。如图所示，实施方案促进多种裸片到裸片互连方案的形成和组合以及单片裸片到裸片互连和/或外部裸片到裸片互连的组合。
在利用实施方案的各个方面时，对本领域技术人员显而易见的是，上述实施方案的组合或变型可以用于形成具有被配置用于单片裸片到裸片互连和外部裸片到裸片互连的裸片的裸片集。尽管以特定于结构特征和/或方法行为的语言对实施方案进行了描述，但应当理解，所附权利要求并不一定限于所描述的特定特征或行为。所公开的特定特征和行为相反应当被理解为用于进行例示的权利要求的实施方案。

Claims (27)

1.一种多裸片结构，所述多裸片结构包括：
图案化到半导体基板中的第一裸片的第一前道工序(FEOL)裸片区域和图案化到所述半导体基板中的第二裸片的第二FEOL裸片区域，所述第二FEOL裸片区域与所述第一FEOL裸片区域分开；
第一选择设备，所述第一选择设备位于所述第一FEOL裸片区域内；
第二选择设备，所述第二选择设备位于所述第二FEOL裸片区域内；和
跨越所述第一FEOL裸片区域和所述第二FEOL裸片区域的后道工序(BEOL)堆积结构，所述BEOL堆积结构包括：
芯片级裸片到裸片布线，所述芯片级裸片到裸片布线将所述第一选择设备与所述第二选择设备连接；
第一芯片间布线，所述第一芯片间布线连接到所述第一选择设备；和
第二芯片间布线，所述第二芯片间布线具有所述第二选择设备。
2.根据权利要求1所述的多裸片结构，其中所述第一芯片间布线电连接到电开路第一端子，并且所述第二芯片间布线电连接到电开路第二端子。
3.根据权利要求2所述的多裸片结构，其中所述第一端子和所述第二端子两者在所述BEOL堆积结构的正面下方内埋在所述BEOL堆积结构内。
4.根据权利要求1所述的多裸片结构，其中所述BEOL堆积结构包括将所述第一FEOL裸片和所述第二FEOL裸片区域连接到多个芯片级接合焊盘的另外的布线。
5.根据权利要求4所述的多裸片结构，所述多裸片结构还包括：对应的多个焊料凸块，所述对应的多个焊料凸块位于所述多个芯片级接合焊盘上。
6.根据权利要求1所述的多裸片结构，其中所述BEOL堆积结构包括与所述第一FEOL裸片区域相邻的第一金属密封件和与所述第二FEOL裸片区域相邻的第二金属密封件，其中所述芯片级裸片到裸片布线延伸穿过所述第一金属密封件中的第一开口和所述第二金属密封件中的第二开口。
7.根据权利要求1所述的多裸片结构，其中所述BEOL堆积结构包括与所述第一FEOL裸片区域相邻的第一金属密封件和与所述第二FEOL裸片区域相邻的第二金属密封件，其中所述芯片级裸片到裸片布线延伸越过所述第一金属密封件和所述第二金属密封件。
8.根据权利要求7所述的多裸片结构，其中：
所述第一FEOL裸片区域包括第三选择设备，并且所述第一BEOL堆积结构包括连接到所述第三选择设备的开路芯片级裸片到裸片布线；并且
所述开路芯片级裸片到裸片布线延伸穿过所述第一金属密封件中的第二开口。
9.根据权利要求8所述的多裸片结构，其中所述开路芯片级裸片到裸片布线终止于所述第一裸片的侧边缘处。
10.根据权利要求1所述的多裸片结构，其中所述第一FEOL裸片区域包括连接到所述第一选择设备的输入端的收发器，并且所述第二FEOL裸片区域包括连接到所述第二选择设备的输出端的接收器。
11.根据权利要求1所述的多裸片结构，所述多裸片结构还包括：硅通孔，所述硅通孔连接到所述第一选择设备。
12.一种多裸片结构，所述多裸片结构包括：
布线层，所述布线层包括第一封装级键合焊盘、第二封装级键合焊盘和将所述第一封装级键合焊盘电连接到所述第二封装级键合焊盘的封装级裸片到裸片布线；
第一裸片，所述第一裸片键合到所述布线层的第一面并且与所述第一封装级键合焊盘电连接；和
第二裸片，所述第二裸片键合到所述布线层的所述第一面并且与所述第二封装级键合焊盘电连接；
其中所述第一裸片包括：
第一前道工序(FEOL)裸片区域，所述第一FEOL裸片区域包括选自由收发器和接收器组成的组的通信设备；和
第一后道工序(BEOL)堆积结构，所述第一BEOL堆积结构跨越所述第一FEOL裸片区域，所述第一BEOL堆积结构包括连接到所述通信设备的芯片内布线以及将所述通信设备连接到所述第一BEOL堆积结构的第一键合焊盘的芯片级裸片到裸片布线，其中所述第一键合焊盘键合到所述布线层并且电连接到所述第一封装级键合焊盘。
13.根据权利要求12所述的多裸片结构，其中所述芯片内布线是电开路的。
14.根据权利要求12所述的多裸片结构，其中所述第一BEOL堆积结构包括与所述第一FEOL裸片区域相邻的第一金属密封件，其中所述芯片内布线横向地限制于所述金属密封件内部。
15.根据权利要求14所述的多裸片结构，其中所述第一键合焊盘与所述第一封装级键合焊盘直接接触。
16.根据权利要求15所述的多裸片结构，其中所述第一裸片利用电介质-电介质键合物和金属-金属键合物键合到所述布线层。
17.根据权利要求16所述的多裸片结构，其中所述布线层包括支持逻辑或缓冲的有源设备。
18.根据权利要求15所述的多裸片结构，其中所述布线层直接形成于所述第一裸片和所述第二裸片上。
19.根据权利要求18所述的多裸片结构，其中所述布线层包括镶嵌互连件。
20.根据权利要求12所述的多裸片结构，其中所述第一FEOL裸片区域还包括连接在所述通信设备与所述芯片级裸片到裸片布线和所述芯片内布线之间的选自由多路复用器和多路解调器组成的组的选择设备。
21.根据权利要求20所述的多裸片结构，所述多裸片结构还包括：硅通孔，所述硅通孔连接到所述选择设备。
22.一种多裸片结构，所述多裸片结构包括：
布线层；
第一裸片，所述第一裸片键合到所述布线层的第一面并且与所述布线层电连接；
其中所述第一裸片包括：
第一前道工序(FEOL)裸片区域，所述第一FEOL裸片区域包括选自由收发器和接收器组成的组的第一通信设备；并且
第一后道工序(BEOL)堆积结构，所述第一BEOL堆积结构跨越所述第一FEOL裸片区域，所述第一BEOL堆积结构包括：
正面，所述正面包括键合到所述布线层的多个芯片级接合焊盘；
硅通孔(TSV)，所述TSV将所述第一通信设备连接到位于所述第一裸片的与所述正面相反的背面上的背面焊盘；
第二裸片，所述第二裸片键合到所述第一裸片的所述背面并且与所述背面焊盘电通信。
23.根据权利要求22所述的多裸片结构，其中所述第一BEOL堆积结构包括连接到所述第一通信设备的芯片间布线。
24.根据权利要求23所述的多裸片结构，其中所述第二裸片混合键合到所述第一裸片，并且所述第一裸片混合键合到所述布线层。
25.根据权利要求23所述的多裸片结构，其中所述第一FEOL裸片区域还包括连接在所述第一通信设备与所述芯片间布线和所述TSV之间的选自由多路复用器和多路解调器组成的组的选择设备。
26.根据权利要求23所述的多裸片结构，其中所述第一FEOL裸片区域还包括第二通信设备和将所述第二通信设备连接到键合焊盘的第二
芯片间布线，所述键合焊盘键合到所述布线层的所述第一面并且与键合到所述布线层的所述第一面的第三裸片电连接。
27.根据权利要求22所述的多裸片结构，其中所述第一BEOL堆积结构是芯片级BEOL堆积结构，所述芯片级BEOL堆积结构包括将所述第一裸片连接到与所述第一裸片形成于同一半导体基板中的第三裸片的芯片级裸片到裸片布线。
CN202280063145.9A 2021-09-23 2022-08-25 可选择的单片或外部可扩展裸片到裸片互连系统方法 Pending CN118020153A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/483,535 2021-09-23
US17/483,535 US11862557B2 (en) 2021-09-23 2021-09-23 Selectable monolithic or external scalable die-to-die interconnection system methodology
PCT/US2022/075471 WO2023049597A1 (en) 2021-09-23 2022-08-25 Selectable monolithic or external scalable die-to-die interconnection system methodology

Publications (1)

Publication Number Publication Date
CN118020153A true CN118020153A (zh) 2024-05-10

Family

ID=85572919

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280063145.9A Pending CN118020153A (zh) 2021-09-23 2022-08-25 可选择的单片或外部可扩展裸片到裸片互连系统方法

Country Status (5)

Country Link
US (2) US11862557B2 (zh)
KR (1) KR20240049823A (zh)
CN (1) CN118020153A (zh)
TW (1) TWI828287B (zh)
WO (1) WO2023049597A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11424167B2 (en) * 2020-10-09 2022-08-23 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
US11862557B2 (en) * 2021-09-23 2024-01-02 Apple Inc. Selectable monolithic or external scalable die-to-die interconnection system methodology

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6003107A (en) * 1996-09-10 1999-12-14 Hewlett-Packard Company Circuitry for providing external access to signals that are internal to an integrated circuit chip package
US8508029B2 (en) 2011-09-29 2013-08-13 Broadcom Corporation Semiconductor package including an integrated waveguide
US8703542B2 (en) * 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US10515939B2 (en) * 2015-02-17 2019-12-24 Mediatek Inc. Wafer-level package having multiple dies arranged in side-by-side fashion and associated yield improvement method
TWI576928B (zh) * 2015-10-21 2017-04-01 力成科技股份有限公司 模封互連基板及其製造方法
US10141291B2 (en) 2015-11-30 2018-11-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of manufacturing the same
US10438896B2 (en) * 2017-04-11 2019-10-08 Apple Inc. Interconnecting dies by stitch routing
US10217720B2 (en) * 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
US11569173B2 (en) * 2017-12-29 2023-01-31 Intel Corporation Bridge hub tiling architecture
US10644826B2 (en) * 2018-02-23 2020-05-05 Advanced Micro Devices, Inc. Flexibile interfaces using through-silicon via technology
US10742217B2 (en) * 2018-04-12 2020-08-11 Apple Inc. Systems and methods for implementing a scalable system
US11063534B2 (en) * 2018-08-21 2021-07-13 North Carolina State University Bidirectional universal power converter and control method
US10826492B2 (en) * 2018-08-31 2020-11-03 Xilinx, Inc. Power gating in stacked die structures
US11158607B2 (en) * 2018-11-29 2021-10-26 Apple Inc. Wafer reconstitution and die-stitching
US11164814B2 (en) * 2019-03-14 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
US10957645B1 (en) * 2019-09-17 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure having conductive patterns with crystal grains copper columnar shape and method manufacturing the same
TW202114108A (zh) 2019-09-27 2021-04-01 台灣積體電路製造股份有限公司 封裝結構和其製造方法
US11538762B2 (en) * 2020-01-24 2022-12-27 Micron Technology, Inc. Methods for making double-sided semiconductor devices and related devices, assemblies, packages and systems
US11495573B2 (en) * 2020-03-02 2022-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
US11728266B2 (en) * 2020-12-23 2023-08-15 Apple Inc. Die stitching and harvesting of arrayed structures
US20220230991A1 (en) * 2021-01-21 2022-07-21 Monolithic Power Systems, Inc. Multi-die package structure and multi-die co-packing method
US11862481B2 (en) * 2021-03-09 2024-01-02 Apple Inc. Seal ring designs supporting efficient die to die routing
US11824015B2 (en) * 2021-08-09 2023-11-21 Apple Inc. Structure and method for sealing a silicon IC
US11862557B2 (en) * 2021-09-23 2024-01-02 Apple Inc. Selectable monolithic or external scalable die-to-die interconnection system methodology

Also Published As

Publication number Publication date
TWI828287B (zh) 2024-01-01
TW202329389A (zh) 2023-07-16
US11862557B2 (en) 2024-01-02
KR20240049823A (ko) 2024-04-17
WO2023049597A1 (en) 2023-03-30
US20230085890A1 (en) 2023-03-23
US20240047353A1 (en) 2024-02-08

Similar Documents

Publication Publication Date Title
TWI757662B (zh) 晶圓重組及晶粒拼接
US11942408B2 (en) Semiconductor structure and manufacturing method thereof
KR102404957B1 (ko) 상호연결을 위한 브리지 다이를 갖는 패키지 및 그 형성 방법
US10068867B2 (en) Post-passivation interconnect structure and methods thereof
US9686852B2 (en) Multi-dimensional integrated circuit structures and methods of forming the same
US8143726B2 (en) Semiconductor device and method of making semiconductor device
US20240047353A1 (en) Selectable Monolithic or External Scalable Die-to-Die Interconnection System Methodology
US11728266B2 (en) Die stitching and harvesting of arrayed structures
KR102309989B1 (ko) 집적 회로 패키지 및 이의 형성 방법
US11309291B2 (en) Die stack structure and manufacturing method thereof
KR20220057116A (ko) 반도체 패키지
KR102545434B1 (ko) 칩릿 3D SoIC 시스템 집적 및 제조 방법
TW202418541A (zh) 可選擇的單塊或外部可擴縮晶粒至晶粒互連系統方法
CN104733437B (zh) 晶圆三维集成的方法
KR101601793B1 (ko) 멀티칩 모듈들을 위한 개선된 전기적 연결들

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination