CN117995772A - 半导体器件及其制作方法 - Google Patents

半导体器件及其制作方法 Download PDF

Info

Publication number
CN117995772A
CN117995772A CN202410397559.6A CN202410397559A CN117995772A CN 117995772 A CN117995772 A CN 117995772A CN 202410397559 A CN202410397559 A CN 202410397559A CN 117995772 A CN117995772 A CN 117995772A
Authority
CN
China
Prior art keywords
layer
contact hole
polysilicon
metal silicide
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202410397559.6A
Other languages
English (en)
Other versions
CN117995772B (zh
Inventor
李军辉
杨乾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Shengweixu Technology Co ltd
Original Assignee
Shenzhen Shengweixu Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Shengweixu Technology Co ltd filed Critical Shenzhen Shengweixu Technology Co ltd
Priority to CN202410397559.6A priority Critical patent/CN117995772B/zh
Publication of CN117995772A publication Critical patent/CN117995772A/zh
Application granted granted Critical
Publication of CN117995772B publication Critical patent/CN117995772B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请属于半导体技术领域，具体涉及一种半导体器件及其制作方法，半导体器件包括衬底、堆叠结构、覆盖层、金属硅化物层和阶梯连接结构，堆叠结构形成在衬底一侧，堆叠结构包括多个交替堆叠的多晶硅层和隔离层，堆叠结构至少一侧形成阶梯面；覆盖层形成在堆叠结构上并覆盖阶梯面，多个接触孔穿过覆盖层以分别连通多个多晶硅层；金属硅化物层形成在接触孔内且至少位于接触孔的底面；阶梯连接结构填充在接触孔内，阶梯连接结构包括导电层，导电层通过金属硅化物层与多晶硅层连接。至少形成在接触孔底面的金属硅化物层，增大了金属硅化物层和多晶硅层的接触面积，降低了阶梯连接结构和多晶硅层之间的接触阻抗。

Description

半导体器件及其制作方法
技术领域
本申请属于半导体技术领域，具体涉及一种半导体器件及其制作方法。
背景技术
平面（2D）存储器，存储单元在一个平面上布置，随着存储容量的增加，每个存储单元的特征尺寸逐渐减小，导致制作大容量存储器的制作成本及难度显著增大。三维（3D）存储器，多层存储单元垂直堆叠，在存储单元的特征尺寸相同的条件下，三维存储器与平面存储器相比，可具有更大的存储容量。
三维存储器通常采用O/P堆叠结构，即多晶硅层（poly）和氧化物层（oxide）交替层叠，形成多层多晶硅层和多层氧化物层堆叠的叠层阶梯结构。其中，每一层多晶硅层均采用阶梯连接结构与外围电路连接。
由于每一层多晶硅层在堆叠结构中所处深度不同，形成接触孔时，不同多晶硅层上可能会形成刻蚀量不足、部分刻蚀及刻蚀穿通等问题。对于部分刻蚀，由于刻蚀损伤，在后续接触孔清洗制程，容易出现接触孔底面多晶硅层过薄甚至穿孔。形成阶梯连接结构时，阶梯连接结构底部没有足够多晶硅以制备金属硅化物，接触阻抗急剧增加。
发明内容
本申请的目的在于提供一种半导体器件及其制作方法，以增大阶梯连接结构与多晶硅层接触面面积，降低接触电阻电容。
为了达到上述目的，本申请提供了一种半导体器件，包括：
衬底；
多个膜层对，竖直地堆叠在所述衬底一侧以形成堆叠结构，所述膜层对包括依次堆叠的隔离层和多晶硅层，所述堆叠结构至少一侧形成阶梯面；
覆盖层，形成在所述堆叠结构上并覆盖所述阶梯面，多个接触孔穿过所述覆盖层以分别连通多个所述多晶硅层；
金属硅化物层，形成在所述接触孔内且至少位于所述接触孔的底面，所述接触孔的底面为所述接触孔位于所述覆盖层的区段的竖直投影覆盖的部分内壁；
阶梯连接结构，填充在所述接触孔内，所述阶梯连接结构包括导电层，所述导电层通过所述金属硅化物层与所述多晶硅层连接。
可选的，所述金属硅化物层与所述多晶硅层直接连接；或
至少所述金属硅化物层靠近所述接触孔的所述底面一侧还形成有掺杂多晶材料层，所述掺杂多晶材料层形成于所述接触孔内，所述金属硅化物层与所述多晶硅层通过所述掺杂多晶材料层间接连接。
可选的，所述金属硅化物层与所述多晶硅层直接连接，所述接触孔延伸至所述多晶硅层中。
可选的，所述接触孔贯穿所述多晶硅层。
可选的，所述金属硅化物层与所述多晶硅层通过所述掺杂多晶材料层间接连接，所述接触孔延伸至所述多晶硅层中。
可选的，所述接触孔贯穿所述多晶硅层。
可选的，所述金属硅化物层至少还形成在所述接触孔位于所述覆盖层的区段的内壁。
可选的，至少所述金属硅化物层靠近所述接触孔的所述底面一侧以及所述覆盖层和所述金属硅化物层之间还形成有掺杂多晶材料层，所述掺杂多晶材料层形成于所述接触孔内，所述金属硅化物层与所述多晶硅层通过所述掺杂多晶材料层间接连接。
可选的，所述阶梯连接结构包括内衬层，所述内衬层至少形成在所述金属硅化物层和所述导电层之间。
可选的，所述内衬层包括氮化钛。
可选的，所述隔离层包括二氧化硅、氮化硅或氮氧化硅中至少一种，所述覆盖层包括二氧化硅、氮化硅或氮氧化硅中至少一种，所述金属硅化物层包括钛硅化物。
本申请还提供一种半导体器件的制作方法，包括：
在衬底上形成多个交替堆叠的多晶硅层和隔离层，刻蚀所述多晶硅层和所述隔离层形成堆叠结构，所述堆叠结构至少一侧形成有阶梯面；
在所述堆叠结构上形成覆盖层，所述覆盖层覆盖所述阶梯面，穿过所述覆盖层以形成分别连通多个所述多晶硅层的多个接触孔；
至少在所述接触孔的底面形成含硅材料层，所述接触孔的底面为其位于所述覆盖层的区段的竖直投影覆盖的部分内壁；
在所述接触孔内壁形成金属材料层，使所述金属材料层和所述含硅材料层反应形成金属硅化物层；
在所述接触孔内形成阶梯连接结构，所述阶梯连接结构通过所述金属硅化物层与所述多晶硅层连接。
可选的，所述含硅材料层包括非晶硅或掺杂的非晶硅，在形成所述金属硅化物层时，所述非晶硅或所述掺杂的非晶硅与所述金属材料层完全反应。
可选的，所述含硅材料层包括掺杂的非晶硅，所述含硅材料层中部分所述掺杂的非晶硅与所述金属材料层反应形成所述金属硅化物层，除所述部分所述掺杂的非晶硅之外的所述掺杂的非晶硅结晶形成掺杂多晶材料层。
可选的，所述金属材料层采用热沉积工艺形成。
可选的，所述掺杂的非晶硅采用原位掺杂工艺制作。
可选的，形成所述阶梯连接结构的方法包括：
在所述接触孔内依次形成内衬层和导电层，所述内衬层至少覆盖所述金属硅化物层，所述导电层填充所述接触孔，形成所述阶梯连接结构。
可选的，所述穿过所述覆盖层以形成分别连通多个所述多晶硅层的多个接触孔包括：
刻蚀所述覆盖层，形成连接孔，所述连接孔至少穿过所述覆盖层，并连通所述多晶硅层；
刻蚀清洗所述连接孔，在所述刻蚀清洗中至少去除所述连接孔底面的部分所述多晶硅层，从而形成所述接触孔。
可选的，刻蚀清洗所述连接孔时，将所述连接孔底面的所述多晶硅层部分或全部去除。
本申请公开的半导体器件及其制作方法具有以下有益效果：
本申请中，半导体器件包括衬底、堆叠结构、覆盖层、金属硅化物层和阶梯连接结构，堆叠结构形成在衬底一侧，堆叠结构包括多个交替堆叠的多晶硅层和隔离层，堆叠结构一侧形成阶梯面，覆盖层形成在堆叠结构上并覆盖阶梯面，覆盖层的多个接触孔分别连通多个多晶硅层，金属硅化物层形成在接触孔内且至少位于接触孔的底面，接触孔的底面为其位于覆盖层的区段的竖直投影覆盖的部分内壁，阶梯连接结构填充在接触孔内，阶梯连接结构包括导电层，导电层通过金属硅化物层与多晶硅层连接。至少形成在接触孔底面的金属硅化物层，增大了金属硅化物层和多晶硅层的接触面积，降低了阶梯连接结构和多晶硅层之间的接触阻抗。
本申请的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本申请的实践而习得。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例中半导体器件的结构示意图。
图2是本申请实施例中金属硅化物层与多晶硅层间接连接示意图。
图3是本申请实施例中半导体器件的制作方法流程图。
图4是本申请实施例中形成堆叠结构示意图。
图5是本申请实施例中形成覆盖层示意图。
图6是本申请实施例中形成接触孔示意图。
图7是本申请实施例中刻蚀清洗接触孔示意图。
图8是本申请实施例中形成金属硅化物层示意图。
图9是本申请实施例中形成内衬材料层和导电材料层示意图。
附图标记说明：
100、衬底；
200、堆叠结构；201、阶梯面；210、多晶硅层；220、隔离层；
300、覆盖层；301、接触孔；400、金属硅化物层；
500、阶梯连接结构；510、导电层；511、导电材料层；520、内衬层；521、内衬材料层；600、掺杂多晶材料层。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本申请将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。
此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本申请的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本申请的技术方案而没有特定细节中的一个或更多，或者可以采用其他的方法、组元、装置、步骤等。在其他情况下，不详细示出或描述公知方法、装置、实现或者操作以避免模糊本申请的各方面。
下面结合附图和具体实施例对本申请作进一步详述。在此需要说明的是，下面所描述的本申请各个实施例中所涉及的技术特征只要彼此之间未构成冲突就可以相互组合。下面通过参考附图描述的实施例是示例性的，旨在用于解释本申请，而不能理解为对本申请的限制。
参见图1所示，本实施例中，半导体器件包括衬底100、堆叠结构200、覆盖层300、金属硅化物层400和阶梯连接结构500。堆叠结构200形成在衬底100一侧，堆叠结构200包括竖直方向上堆叠的多个膜层对，竖直方向可以为垂直或近似垂直于衬底100表面的方向，膜层对为依次堆叠的隔离层220和多晶硅层210，也即，堆叠结构200包括竖直方向上交替堆叠的隔离层220和多晶硅层210，堆叠结构200远离衬底100一侧形成阶梯面201。本申请不对膜层对中隔离层220和多晶硅层210的堆叠顺序进行限定，但可以理解的是，同一堆叠结构200的膜层对中隔离层220和多晶硅层210的堆叠顺序是相同的。
覆盖层300形成在堆叠结构200上并覆盖阶梯面201，多个接触孔301穿过覆盖层300以分别连通多个多晶硅层210。接触孔301是竖直的，即接触孔301的孔壁是垂直或近似垂直于衬底100表面的。金属硅化物层400形成在接触孔301内且至少位于接触孔301的底面，金属硅化物层400与多晶硅层210连接。接触孔301的底面为接触孔301位于覆盖层300的区段的正投影，也即竖直投影所覆盖的部分内壁。例如，在接触孔301延伸至多晶硅层210的上表面或延伸至多晶硅层210中部分厚度时，接触孔301的内腔可为柱体或近似为柱体，接触孔301的底面为柱体的下端面。
阶梯连接结构500填充在接触孔301内。阶梯连接结构500包括导电层510，导电层510通过金属硅化物层400与多晶硅层210连接。应当理解的是，金属硅化物层400与多晶硅层210之间连接包括直接连接和间接连接。
需要说明的是，可在堆叠结构200远离衬底100一侧形成阶梯面201，但不限于此，也可在堆叠结构200靠近衬底100一侧形成阶梯面201，甚至还可以在堆叠结构200远离衬底100一侧以及堆叠结构200靠近衬底100一侧同时形成阶梯面201；也即，衬底100可以是制备堆叠结构200的衬底100，或衬底100可以是键合衬底，具体可视情况而定。
制作半导体器件时，由于每一层多晶硅层210所处深度不同，所对应的接触孔301具有不同的深宽比，形成的接触孔301容易出现部分刻蚀的问题。形成接触孔301包括刻蚀形成连接孔的步骤，刻蚀工艺导致连接孔底面的多晶硅层210损伤，例如过刻蚀损失，和/或被破坏而变得疏松。可以理解，需要刻蚀形成的连接孔深度越大，越容易对连接孔底面处暴露的多晶硅层210产生破坏。连接孔指接触孔301制备过程中，刻蚀步骤产生的结构，连接孔至少穿过覆盖层300，并连通多晶硅层210，连接孔可以直接作为接触孔301，或连接孔可以在清洗步骤后形成接触孔301。
在一些实施例中，为了移除刻蚀副产物等残留，刻蚀形成连接孔后会对连接孔进行清洗。在清洗连接孔以形成接触孔301时，清洗剂（例如：氟化氢HF和SC1，SC1包括氢氧化铵NH4OH、过氧化氢H2O2和水H2O）对未受刻蚀损伤的多晶硅层210的刻蚀率较低，但对已受刻蚀损伤的多晶硅层210的刻蚀率较高，由于连接孔底面处暴露的多晶硅层210被破坏，在清洗连接孔时也导致连接孔底面的多晶硅层210损失。
因此，在接触孔301内形成金属材料层时，由于刻蚀损伤导致的多晶硅层210过刻蚀损失，和/或清洗导致的多晶硅层210损失，使得接触孔301底面没有用于与金属材料层进行硅化反应的足量多晶硅，甚至底面的多晶硅全部被过刻蚀或清洗掉以至于多晶硅层210被贯穿，在接触孔301底面无法形成金属硅化物层400，金属硅化物层400覆盖面积显著减小，导致接触阻抗急剧增加，造成RC延迟升高，影响半导体器件的性能。
本实施例中，半导体器件包括衬底100、堆叠结构200、覆盖层300、金属硅化物层400和阶梯连接结构500，堆叠结构200形成在衬底100一侧，堆叠结构200包括多个交替堆叠的多晶硅层210和隔离层220，堆叠结构200一侧形成阶梯面201，覆盖层300形成在堆叠结构200上并覆盖阶梯面201，贯穿覆盖层300的多个接触孔301分别连通多个多晶硅层210，金属硅化物层400形成在接触孔301内且至少位于接触孔301的底面，接触孔301的底面为其位于覆盖层300的区段的竖直投影覆盖的部分内壁，阶梯连接结构500填充在接触孔301内，阶梯连接结构500包括导电层510，导电层510通过金属硅化物层400与多晶硅层210连接。至少形成在接触孔301底面的金属硅化物层400，降低了阶梯连接结构500和多晶硅层210之间的接触阻抗。
参见图1所示，金属硅化物层400至少还形成在接触孔301位于覆盖层300的区段的内壁。在接触孔301延伸至多晶硅层210的上表面时，金属硅化物层400形成在接触孔301的底面以及接触孔301位于覆盖层300的区段的内壁，即金属硅化物层400形成在接触孔301的整个内壁。
金属硅化物层400形成在接触孔301的整个内壁，既降低了阶梯连接结构500和多晶硅层210之间的接触阻抗，又简化了金属硅化物层400的制作工艺，降低了半导体器件的制作难度和成本。
参见图1所示，金属硅化物层400与多晶硅层210直接连接。
金属硅化物层400与多晶硅层210直接连接，自多晶硅层210至导电层510之间的导电路径较短，阻抗较低，且半导体器件的结构更简单，有利于降低半导体器件的制作成本。
参见图1所示，接触孔301延伸至多晶硅层210中，金属硅化物层400形成在接触孔301的整个内壁，金属硅化物层400部分埋入多晶硅层210中，即金属硅化物层400部分接触多晶硅层210。其他实施例中，当金属硅化物层400仅形成在接触孔301的底面时，金属硅化物层400全部接触多晶硅层210。
金属硅化物层400可形成在接触孔301的整个内壁，但不限于此，金属硅化物层400也可以形成为连续的或不连续的，视具体情况而定。例如，金属硅化物层400位于覆盖层300的区段的内壁的部分与位于接触孔301底面的部分之间形成为连续的或不连续的，也就是说，接触孔301位于多晶硅层210的区段的侧壁有或没有形成金属硅化物层400。此外，甚至金属硅化物层400位于覆盖层300的区段的内壁的部分形成为连续的或不连续的，金属硅化物层400位于接触孔301底面的部分形成为连续的或不连续的，此处不过多举例。
在形成接触孔301时，控制接触孔301停止在多晶硅层210远离衬底100上表面，同时保证接触孔301连通多晶硅层210，工艺难度大。接触孔301延伸至多晶硅层210中，可降低形成接触孔301的工艺难度，从而降低半导体器件的制作成本。同时，接触孔301延伸至多晶硅层210中、金属硅化物层400部分埋入多晶硅层210中，可使得接触孔301位于多晶硅层210中的区段侧壁部分也形成有金属硅化物层400，因此与接触孔301停止在多晶硅层210远离衬底100上表面、金属硅化物层400仅与多晶硅层210远离衬底100上表面连接相比，金属硅化物层400与多晶硅层210接触面积更大，降低了阶梯连接结构500和多晶硅层210之间的接触阻抗。
参见图1所示，接触孔301贯穿对应的多晶硅层210，金属硅化物层400贯穿对应的多晶硅层210。
在接触孔301的刻蚀中，为了节约掩膜次数，通常在一次刻蚀中形成不同深度的接触孔301。为了完成较深的接触孔301所对应连接孔的刻蚀，较浅接触孔301所对应连接孔的底面会受到较严重的刻蚀损伤，即受到的过刻蚀、破坏导致的疏松会更加严重。在连接孔停止在多晶硅层210远离衬底100一侧的上表面或略微延伸至多晶硅层210中时，刻蚀清洗连接孔过程会去除连接孔底面少许多晶硅层210，阶梯连接结构500近似为柱体；在连接孔延伸至多晶硅层210深度较大甚至贯穿了多晶硅层210时，接触孔301周围的剩余多晶硅层210也受到了破坏，包括接触孔301底面附近的侧壁，刻蚀清洗连接孔过程会去除接触孔301底面的被破坏的多晶硅层210，因此同时还会径向刻蚀已被破坏的、位于多晶硅层210的连接孔侧壁，导致阶梯连接结构500靠近衬底100一端近似为不规则球体。
金属硅化物层400形成在接触孔301的内壁，在金属硅化物层400贯穿多晶硅层210时，金属硅化物层400与多晶硅层210的接触面积最大。
参见图2所示实施例，至少金属硅化物层400靠近衬底100一侧还形成有掺杂多晶材料层600，掺杂多晶材料层600形成于接触孔301内。在接触孔301内壁形成非晶硅膜层或掺杂的非晶硅膜层、再在接触孔301内壁形成金属材料层并使得非晶硅膜层或掺杂的非晶硅膜层中的非晶硅与金属材料层反应形成金属硅化物层400，可至少使得金属硅化物层400形成于接触孔301的底面。
在金属硅化物层400面向接触孔301内壁侧设置一层掺杂多晶材料层600，制作金属硅化物层400时，可先在接触孔301内壁形成掺杂的非晶硅膜层，再在接触孔301内壁形成金属材料层，使掺杂的非晶硅膜层中部分非晶硅与金属材料层中金属材料反应形成金属硅化物层400，掺杂的非晶硅膜层中剩余部分可在高温制程中形成掺杂多晶材料层600，形成掺杂多晶材料层600包括掺杂的非晶硅膜层中的非晶硅结晶化。控制非晶硅膜层以及金属材料层的厚度，以使得非晶硅膜层中非晶硅与金属材料层中金属材料完全反应，工艺难度较大，使用掺杂的非晶硅膜层作为硅化反应的硅源，未反应掉的掺杂的非晶硅膜层结晶形成掺杂多晶材料层600，形成在金属硅化物层400面向接触孔301内壁侧，可降低半导体器件的制作工艺难度。
可以理解，同一工艺步骤中沉积的掺杂的非晶硅膜层具有均匀的掺杂浓度，当多晶硅层210是掺杂的且掺杂剂种类或掺杂浓度与其相接触的掺杂的非晶硅膜层不同，或多晶硅层210未掺杂时，掺杂的非晶硅膜层在高温制程中形成掺杂多晶材料层600的过程中，多晶硅层210和掺杂多晶材料层600的交界处掺杂剂发生扩散从而在交界处产生浓度梯度。因为多晶硅层210和掺杂多晶材料层600交界处可能存在浓度梯度且多晶硅层210和掺杂多晶材料层600在不同的工艺制程形成，所以可将多晶硅层210和掺杂多晶材料层600看作两个不同的层。
在一些实施例中，金属硅化物层400形成在接触孔301的底面，且金属硅化物层400至少还形成在接触孔301位于覆盖层300的区段的内壁。至少金属硅化物层400靠近衬底100一侧以及覆盖层300和金属硅化物层400之间还形成有掺杂多晶材料层600，掺杂多晶材料层600形成于接触孔301内，金属硅化物层400与多晶硅层210通过掺杂多晶材料层600间接连接。在接触孔301延伸至多晶硅层210的上表面时，金属硅化物层400靠近衬底100一侧以及覆盖层300和金属硅化物层400之间形成有掺杂多晶材料层600，即掺杂多晶材料层600形成在接触孔301的整个内壁。
掺杂多晶材料层600形成在接触孔301的整个内壁，既降低了阶梯连接结构500和多晶硅层210之间的接触阻抗，又简化了掺杂多晶材料层600的制作工艺，降低了半导体器件的制作难度和成本。
参见图2所示，接触孔301延伸至多晶硅层210中，掺杂多晶材料层600形成在接触孔301的整个内壁，掺杂多晶材料层600部分埋入多晶硅层210中。
需要说明的是，掺杂多晶材料层600可形成在接触孔301的整个内壁，但不限于此，掺杂多晶材料层600也可形成在接触孔301底面和/或覆盖层300和金属硅化物层400之间。由于金属材料层和含硅材料层的沉积厚度、硅化反应可能均匀或不均匀，导致剩余的含硅材料层所形成的掺杂多晶材料层600可以是连续或不连续的，视具体情况而定。例如，掺杂多晶材料层600位于覆盖层300的区段的内壁的部分与位于接触孔301底面的部分之间形成为连续的或不连续的，即接触孔301位于多晶硅层210的区段的侧壁有或没有形成掺杂多晶材料层600。
此外，掺杂多晶材料层600位于覆盖层300的区段的内壁的部分形成为连续的或不连续的，掺杂多晶材料层600位于金属硅化物层400与多晶硅层210之间的部分形成为连续的或不连续的，本发明不以此为限。当多晶硅层210是掺杂的时，多晶硅层210和掺杂多晶材料层600的掺杂类型可相同。
在形成接触孔301时，控制接触孔301停止在多晶硅层210远离衬底100的上表面，同时保证接触孔301连通多晶硅层210，工艺难度大。接触孔301延伸至多晶硅层210中，可降低形成接触孔301的工艺难度，从而降低半导体器件的制作成本。同时，接触孔301延伸至多晶硅层210中，掺杂多晶材料层600部分埋入多晶硅层210中，与掺杂多晶材料层600与多晶硅层210远离衬底100上表面连接、金属硅化物层400在掺杂多晶材料层600背离多晶硅层210一侧的表面与掺杂多晶材料层600和多晶硅层210形成的多晶硅结构连接相比，掺杂多晶材料层600与多晶硅层210接触面积更大。
当掺杂多晶材料层600的厚度较小，使得金属硅化物层400的底面低于多晶硅层210的顶表面时，金属硅化物层400与掺杂多晶材料层600、多晶硅层210共同构成的多晶硅结构接触面积更大，降低了阶梯连接结构500和多晶硅层210之间的接触阻抗；当掺杂多晶材料层600的厚度较大，使得金属硅化物层400的底面相平于或高于多晶硅层210的顶表面时，可以提供足够的硅源以供硅化反应，提高互连的可靠性。
在一些实施例中，接触孔301贯穿对应的多晶硅层210，掺杂多晶材料层600贯穿多晶硅层210。
金属硅化物层400形成在接触孔301的内壁，在掺杂多晶材料层600贯穿多晶硅层210时，掺杂多晶材料层600与多晶硅层210的接触面积最大，金属硅化物层400与掺杂多晶材料层600、多晶硅层210共同构成的多晶硅结构接触面积最大。
掺杂的非晶硅膜层不仅提供了足量的硅以与金属材料层反应生成金属硅化物层400，而且：当接触孔301下方的多晶硅层210余量较少、厚度较薄进而导致导通阻抗升高，剩余的掺杂的非晶硅膜层转化为掺杂多晶材料层600，使得接触孔301底面周围的多晶硅层210和掺杂多晶材料层600共同构成的多晶硅结构厚度增加，降低导通阻抗；当接触孔301下方的至少部分位置处多晶硅层210余量为零，从而降低了多晶硅层210与金属硅化物层400接触面积时，剩余的掺杂的非晶硅膜层转化为掺杂多晶材料层600，使得接触孔301底面周围的多晶硅层210和掺杂多晶材料层600共同构成的多晶硅结构与金属硅化物层400接触面积增大，降低导通阻抗。
参见图1所示，隔离层220包括二氧化硅、氮化硅或氮氧化硅中至少一种，覆盖层300包括二氧化硅、氮化硅或氮氧化硅中至少一种，隔离层220的制作材料和覆盖层300的制作材料可相同或不同。
金属硅化物层400的材料包括钨硅化物、镍硅化物、钴硅化物和钛硅化物等，导电层510的材料包括金属钨和金属铝等，选择其中一种或多种材料均可。
优选地，金属硅化物层400包括钛硅化物，钛硅化物具有形成温度较低的优点；优选地，导电层510包括金属钨，金属钨具有导电率高，且易于填充等优点。
参见图1所示，阶梯连接结构500包括内衬层520，内衬层520形成在金属硅化物层400和导电层510之间。优选地，金属硅化物层400（或掺杂多晶材料层600）形成在接触孔301的整个内壁，内衬层520形成在金属硅化物层400的整个内壁。内衬层520用于降低或防止内衬层520两侧膜层之间的扩散，例如导电层510中的金属离子扩散，同时防止掺杂多晶材料层600和/或多晶硅层210的掺杂剂扩散流失，同时增加导电层510与金属硅化物层400或未被金属硅化物层400覆盖的覆盖层300之间的粘附性。
举例而言，本实施例中，导电层510包括金属钨，金属硅化物层400包括钛硅化物，为防止导电层510和金属硅化物层400之间发生扩散，在金属硅化物层400和导电层510之间形成内衬层520，可阻挡导电层510和金属硅化物层400中离子相互扩散，提高了半导体器件的可靠性；同时导电层510在制备后易与相邻膜层之间剥离，设置内衬层520可以提高导电层510与相邻膜层之间的金属硅化物层400或未被金属硅化物层400覆盖的覆盖层300的粘附性，避免剥离影响半导体器件的可靠性。
在一些实施例中，内衬层520可选择能够阻挡金属离子扩散并且具有导电性的材料制备，例如氮化钨(WN)、氮化钽(TaN)和氮化钛(TiN)等金属氮化物或上述材料的任意组合，同时上述材料提高了导电层510的粘附性。
可以理解，也可以使得内衬层520为多层结构，例如包括扩散阻挡层和粘附层的叠层，其中扩散阻挡层直接接触金属硅化物层400，当金属材料层未反应完全、仍有剩余的部分则扩散阻挡层直接接触金属材料层。扩散阻挡层的材料可以包括金属、金属氮化物、金属氧化物、金属硅化物等中的至少一种，例如包括钛(Ti)、钽(Ta)、氮化钽(TaN)、氮化钛(TiN)、钨化钛(TiW)、氮化钴(CoN)、氮化钨(WN)、氮化硅钛(TiSiN)、氮化硅钨(WsiN)或氮化硅钽(TaSiN) 或上述材料的任意组合；粘附层的材料例如是TiN等金属氮化物以及钴(Co)、钽(Ta)或钌(Ru)等惰性金属或上述材料的任意组合。
本申请还提供一种半导体器件的制作方法，用于制作以上公开的半导体器件。参见图3至图9所示，本实施例中，半导体器件的制作方法包括：
S100：在衬底100上形成多个交替堆叠的多晶硅层210和隔离层220，刻蚀多晶硅层210和隔离层220形成堆叠结构200，以在堆叠结构200至少一侧形成有阶梯面201。
形成堆叠结构200时，根据预设层数堆叠多晶硅层210和隔离层220。
多晶硅层210可以是掺杂的或未掺杂的，可以理解，为了提高多晶硅层210的导电率，优选多晶硅层210是掺杂的。掺杂剂优选为磷，但不限于此，也可以采用其他的N型或P型掺杂剂，例如砷或硼等，具体可视情况而定。
示例的，多晶硅层210采用P型掺杂剂掺杂。制备多晶硅层210时，可采用原位（In-Situ）掺杂的等离子体增强化学气相沉积（Plasma Enhanced Chemical VaporDeposition，PECVD）工艺制作掺杂磷的非晶硅，即，在通入反应气体甲硅烷SiH4的同时通入掺杂源磷化氢PH3，掺杂磷的非晶硅在后续的退火工艺中结晶形成多晶硅层210。
应当理解的是，制作多晶硅层210的掺杂磷的非晶硅可采用原位掺杂的等离子体增强化学气相沉积工艺制作，但不限于此，制作多晶硅层210时，也可以先沉积非晶硅层，沉积可采用本领域所熟知的工艺，再根据是否需要形成的多晶硅层210为掺杂的，选择是否通过扩散或离子注入等工艺实现掺杂形成掺杂的非晶硅层，非晶硅层或掺杂的非晶硅层在热处理中结晶形成多晶硅层210，具体可视情况而定。在其他实施例中，多晶硅层210也可使用其他方法制作，例如使用CVD、ALD等方法直接制备多晶硅层210，本发明不以此为限。
隔离层220包括二氧化硅、氮化硅或氮氧化硅中至少一种，隔离层220采用化学气相沉积工艺制作。在其他实施例中，隔离层220的材料不限于上述材料，其制备工艺也不限于化学气相沉积工艺，可采用本领域所熟知的材料和制备工艺，视具体情况而定。
采用离子体增强化学气相沉积工艺制作多晶硅层210，可将多晶硅层210和隔离层220的沉积在同一设备上完成，不仅可以提高生产效率，还有利于减少晶圆在不同设备之间的转运，降低生产成本的同时减少转运产生的颗粒缺陷。
S200：在堆叠结构200上形成覆盖层300，覆盖层300覆盖阶梯面201，穿过覆盖层300以形成分别连通多个多晶硅层210的多个接触孔301。
覆盖层300可采用旋涂介质法（Spin-On-Dielectric，SOD）、流体化学气相沉积（Flowable Chemical Vapor Deposition，FCVD）、高密度等离子体化学气相沉积（HighDensity Plasma Enhanced Chemical Vapor Deposition，HDPCVD）、次常压化学气相沉积（Sub-atmospheric Chemical Vapor Deposition，SACVD）等工艺制作。覆盖层300可由沉积工艺完成后对沉积的材料层上表面进行平坦化得到，覆盖层300具有平坦的上表面有利于后续工艺的执行，平坦化的工艺例如化学机械研磨（Chemical Mechanical Polish，CMP）。覆盖层300的制作材料可为本领域所熟知的绝缘隔离材料，可与隔离层220的制作材料相同或不同。接触孔301可采用干法刻蚀形成。
S300：至少在接触孔301的底面形成含硅材料层，接触孔301的底面为其位于覆盖层300的区段的竖直投影覆盖的部分内壁。
至少在接触孔301的底面形成含硅材料层，即含硅材料层形成在接触孔301的底面，或含硅材料层形成在接触孔301的整个内壁，即含硅材料层形成在接触孔301的底面及接触孔301的侧壁，在其他实施例中，接触孔301位于多晶硅层210中的区段的侧壁可以有或没有含硅材料层。具体制作时，可在覆盖层300远离衬底100一侧形成含硅材料层，含硅材料层覆盖接触孔301内壁以及覆盖层300远离衬底100一侧。含硅材料层包括非晶硅或掺杂磷的非晶硅，但不限于此，含硅材料层还可包括硅锗（SiGe）、多晶硅或掺杂磷的多晶硅中任一，具体可视情况而定。
优选含硅材料层包括非晶硅或掺杂的非晶硅，由于非晶硅或掺杂的非晶硅的台阶覆盖性好，深孔的填充时形成的膜层厚度较均匀，有利于深孔的填充，有利于为在接触孔301的底面形成金属硅化物层400提供硅。同时含硅材料层的制备工艺优选台阶覆盖性好的工艺，当接触孔301深宽比较高时，有利于在接触孔301底面形成含硅材料层，有利于为在接触孔301的底面形成金属硅化物层400提供硅。
S400：在接触孔301内壁形成金属材料层，使金属材料层和含硅材料层反应形成金属硅化物层400。
金属材料层可采用热沉积工艺制作，金属材料层包括金属钛。热沉积的温度足以使得金属材料层与含硅材料层之间发生硅化反应，生成金属硅化物层400。在含硅材料层覆盖接触孔301内壁以及覆盖层300远离衬底100一侧时，形成的金属硅化物层400也覆盖接触孔301内壁以及覆盖层300远离衬底100一侧。
在其他实施例中，在含硅材料层上沉积金属材料层，再经过退火工艺使得金属材料层和含硅材料层反应形成金属硅化物层400。
在一些实施例中，金属材料层与接触孔301底面上的含硅材料层之间发生硅化反应将含硅材料层完全消耗后，金属材料层和接触孔301底面下的多晶硅层210继续发生硅化反应生成金属硅化物，此时多晶硅层210被硅化反应消耗，使得接触孔301进一步向多晶硅层210的深度方向延伸；当接触孔301位于多晶硅层210中的区段侧壁上没有形成含硅材料层或含硅材料层被硅化反应完全消耗，但形成有金属材料层或金属材料层在与含硅材料层硅化反应后仍有剩余，金属材料层可与被接触孔301侧壁暴露的多晶硅层210发生硅化反应，使得接触孔301位于多晶硅层210中的区段侧壁径向延伸。
S500：在接触孔301内形成阶梯连接结构500，阶梯连接结构500通过金属硅化物层400与多晶硅层210连接。
阶梯连接结构500包括导电层510和内衬层520，导电层510填充在接触孔301内，内衬层520形成在导电层510和金属硅化物层400之间。导电层510包括金属钨，内衬层520包括氮化钛。内衬层520可采用原子层沉积（Atomic Layer Deposition，ALD）工艺制作，导电层510可采用化学气相沉积或物理沉积工艺制作。可以理解，优选台阶覆盖性好的制备方法，以提高导电层510和内衬层520在深孔中的填充质量，提高器件可靠性。
制作半导体器件时，形成的接触孔301容易出现部分刻蚀的问题，这会导致连接孔底面的多晶硅层210受到刻蚀损伤，例如因过刻蚀产生损失和/或被破坏而变得疏松，进而导致在清洗连接孔以形成接触孔301时，连接孔底面的被破坏而变得疏松多晶硅层210损失。后续在接触孔301内形成金属材料层时，接触孔301底面没有用于与金属材料层进行硅化反应的足量多晶硅，甚至底面的多晶硅全部被过刻蚀掉和/或清洗掉，在接触孔301底面无法形成金属硅化物层400，金属硅化物层400覆盖面积显著减小，导致接触阻抗急剧增加，影响半导体器件的性能。
本实施例中，至少在接触孔301的底面形成含硅材料层，含硅材料层包括非晶硅或掺杂磷的非晶硅，在接触孔301内壁形成金属材料层，金属材料层和含硅材料层反应形成金属硅化物层400，至少形成在接触孔301底面的金属硅化物层400，增大了金属硅化物层400和多晶硅层210的接触面积，增大了阶梯连接结构500和多晶硅层210之间的导通面积，降低了阶梯连接结构500和多晶硅层210之间的接触阻抗。
参见图8所示，含硅材料层包括非晶硅，形成含硅材料层时需精确控制含硅材料层的厚度，保证在形成金属硅化物层400时，非晶硅与金属材料层完全反应，金属材料层完全反应或部分剩余。
使得非晶硅与金属材料层完全反应，以避免剩余的非晶硅在后续高温工艺中转化成的多晶硅导电率低，导致阶梯连接结构500和多晶硅层210之间接触阻抗增大。
在一些实施例中，含硅材料层包括掺杂的非晶硅，在形成金属硅化物层400时，含硅材料层中至少部分非晶硅与金属材料层反应。如有剩余部分掺杂的非晶硅，则结晶形成掺杂多晶材料层600。
控制含硅材料层中非晶硅与金属材料层中金属材料完全反应，工艺难度较大，通过使得含硅材料层位掺杂的非晶硅，可以使得剩余部分的掺杂的非晶硅结晶形成掺杂多晶材料层600，也即在金属硅化物层400和多晶硅层210之间设置一层掺杂多晶材料层600，可降低半导体器件的制作工艺难度，同时由于掺杂多晶材料层600的导电率良好，还可在提高阶梯连接结构500和多晶硅层210之间的导通面积的同时，避免阶梯连接结构500和多晶硅层210之间接触阻抗上升。
在一些实施例中，金属材料层采用热沉积工艺形成。
金属材料层采用热沉积工艺形成，优选台阶覆盖性好的沉积工艺以提高半导体器件的可靠性。热沉积的温度足以使得金属材料层与含硅材料层之间发生硅化反应，生成金属硅化物层400。也可先沉积金属再热退火以使得金属材料层与含硅材料层之间发生硅化反应，本发明不以此为限。此外，含硅材料层的材料为掺杂的非晶硅时，含硅材料层中剩余部分非晶硅可在制作金属硅化物层400制程中，结晶形成掺杂多晶材料层600。
在一些实施例中，形成材料为掺杂非晶硅的含硅材料层时，采用原位掺杂工艺。在掺杂剂为磷时，通入反应气体甲硅烷SiH4的同时通入掺杂源磷化氢PH3，可形成均匀掺杂的含硅材料层。同时选择具有良好的台阶覆盖性的工艺来沉积含硅材料层。此外，采用原位掺杂工艺制作含硅材料层，与采用离子注入工艺相比，可简化半导体器件的制作工艺流程，降低半导体器件的制作成本。
需要说明的是，含硅材料层可采用原位掺杂工艺制作，但不限于此，含硅材料层也可采用离子注入工艺制作，具体可视情况而定。
参见图1和图9所示，形成阶梯连接结构500的方法包括：
在覆盖层300远离衬底100一侧依次形成内衬材料层521和导电材料层511，内衬材料层521覆盖金属硅化物层400，导电材料层511填充接触孔301；
去除覆盖层300远离衬底100一侧的部分导电材料层511和部分内衬材料层521，形成导电层510和内衬层520，即形成阶梯连接结构500。
去除覆盖层300远离衬底100一侧的部分导电材料层511和部分内衬材料层521时，可采用化学机械研磨（Chemical Mechanical Polish，CMP）或干法刻蚀工艺。在金属硅化物层400和掺杂多晶材料层600有一部分位于覆盖层300远离衬底100一侧时，覆盖层300远离衬底100一侧的金属硅化物层400及掺杂多晶材料层600与导电材料层511及内衬材料层521位于覆盖层300远离衬底100一侧的部分一起去除。
内衬材料层521和导电材料层511形成在接触孔301内以及覆盖层300远离衬底100一侧，再去除内衬材料层521和导电材料层511位于覆盖层300远离衬底100一侧的部分，形成阶梯连接结构500，制作工艺简单，可降低半导体器件的制作成本。
参见图3至图9所示，穿过覆盖层300以形成分别连通多个多晶硅层210的多个接触孔301包括：
刻蚀覆盖层300，形成连接孔，连接孔至少穿过覆盖层300并连通多晶硅层210；
刻蚀清洗连接孔，在刻蚀清洗中至少去除连接孔底面的部分多晶硅层210，形成接触孔301。
形成连接孔属于深孔刻蚀，刻蚀工艺在垂直方向上具有较大能量，这会导致连接孔底面的多晶硅层210被破坏而变得疏松，刻蚀完成后，通常需要清洗连接孔以移除刻蚀残留物的制程，在清洗制程中，顺带去除连接孔底面的部分的被破坏的多晶硅层210，既没有增加半导体器件的制作工艺流程，又可以适当增大金属硅化物层400及阶梯连接结构500与多晶硅层210的接触面积，减小了阶梯连接结构500和多晶硅层210之间接触阻抗。
需要说明的是，在连接孔停止在多晶硅层210远离衬底100一侧的上表面或略微延伸至多晶硅层210中时，刻蚀清洗连接孔过程会去除连接孔底面少许多晶硅层210，阶梯连接结构500近似为柱体；在连接孔延伸至多晶硅层210深度较大甚至贯穿了多晶硅层210时，刻蚀清洗连接孔过程会去除接触孔301底面的多晶硅层210，同时还会径向刻蚀位于多晶硅层210的连接孔侧壁，阶梯连接结构500靠近衬底100一端近似为不规则球体。
在一些实施例中，连接孔底面的多晶硅层210全部收到破坏，导致刻蚀清洗连接孔时，将连接孔底面的多晶硅层210全部去除。
在刻蚀清洗制程，将连接孔底面的多晶硅层210全部去除，掺杂多晶材料层600或金属硅化物层400延伸至多晶硅层210中，掺杂多晶材料层600或金属硅化物层400与接触孔301位于多晶硅层210部分接触面积增大，阶梯连接结构500和多晶硅层210之间连接面更大，降低了阶梯连接结构500和多晶硅层210之间的接触阻抗。
在一些实施方式中，本发明的半导体器件可应用于：多层多晶硅材料水平布线的半导体器件中，水平布线的垂直引出，例如应用于堆叠存储器件、堆叠电容器或多层水平布线的其它器件。
术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请中，除非另有明确的规定和限定，术语“装配”、“连接”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本说明书的描述中，参考术语“一些实施例”、“示例地”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本申请的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本申请的限制，本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型，故但凡依本申请的权利要求和说明书所做的变化或修饰，皆应属于本申请专利涵盖的范围之内。

Claims (19)

1.一种半导体器件，其特征在于，包括：
衬底；
多个膜层对，竖直地堆叠在所述衬底一侧以形成堆叠结构，所述膜层对包括依次堆叠的隔离层和多晶硅层，所述堆叠结构至少一侧形成阶梯面；
覆盖层，形成在所述堆叠结构上并覆盖所述阶梯面，多个接触孔穿过所述覆盖层以分别连通多个所述多晶硅层；
金属硅化物层，形成在所述接触孔内且至少位于所述接触孔的底面，所述接触孔的底面为所述接触孔位于所述覆盖层的区段的竖直投影覆盖的部分内壁；
阶梯连接结构，填充在所述接触孔内，所述阶梯连接结构包括导电层，所述导电层通过所述金属硅化物层与所述多晶硅层连接。
2.根据权利要求1所述的半导体器件，其特征在于，所述金属硅化物层与所述多晶硅层直接连接；或
至少所述金属硅化物层靠近所述接触孔的所述底面一侧还形成有掺杂多晶材料层，所述掺杂多晶材料层形成于所述接触孔内，所述金属硅化物层与所述多晶硅层通过所述掺杂多晶材料层间接连接。
3.根据权利要求2所述的半导体器件，其特征在于，所述金属硅化物层与所述多晶硅层直接连接，所述接触孔延伸至所述多晶硅层中。
4.根据权利要求3所述的半导体器件，其特征在于，所述接触孔贯穿所述多晶硅层。
5.根据权利要求2所述的半导体器件，其特征在于，所述金属硅化物层与所述多晶硅层通过所述掺杂多晶材料层间接连接，所述接触孔延伸至所述多晶硅层中。
6.根据权利要求5所述的半导体器件，其特征在于，所述接触孔贯穿所述多晶硅层。
7.根据权利要求1所述的半导体器件，其特征在于，所述金属硅化物层至少还形成在所述接触孔位于所述覆盖层的区段的内壁。
8.根据权利要求7所述的半导体器件，其特征在于，至少所述金属硅化物层靠近所述接触孔的所述底面一侧以及所述覆盖层和所述金属硅化物层之间还形成有掺杂多晶材料层，所述掺杂多晶材料层形成于所述接触孔内，所述金属硅化物层与所述多晶硅层通过所述掺杂多晶材料层间接连接。
9.根据权利要求1所述的半导体器件，其特征在于，所述阶梯连接结构包括内衬层，所述内衬层至少形成在所述金属硅化物层和所述导电层之间。
10.根据权利要求9所述的半导体器件，其特征在于，所述内衬层包括氮化钛。
11.根据权利要求1所述的半导体器件，其特征在于，所述隔离层包括二氧化硅、氮化硅或氮氧化硅中至少一种，所述覆盖层包括二氧化硅、氮化硅或氮氧化硅中至少一种，所述金属硅化物层包括钛硅化物。
12.一种半导体器件的制作方法，其特征在于，包括：
在衬底上形成多个交替堆叠的多晶硅层和隔离层，刻蚀所述多晶硅层和所述隔离层形成堆叠结构，所述堆叠结构至少一侧形成有阶梯面；
在所述堆叠结构上形成覆盖层，所述覆盖层覆盖所述阶梯面，穿过所述覆盖层以形成分别连通多个所述多晶硅层的多个接触孔；
至少在所述接触孔的底面形成含硅材料层，所述接触孔的底面为其位于所述覆盖层的区段的竖直投影覆盖的部分内壁；
在所述接触孔内壁形成金属材料层，使所述金属材料层和所述含硅材料层反应形成金属硅化物层；
在所述接触孔内形成阶梯连接结构，所述阶梯连接结构通过所述金属硅化物层与所述多晶硅层连接。
13.根据权利要求12所述的半导体器件的制作方法，其特征在于，所述含硅材料层包括非晶硅或掺杂的非晶硅，在形成所述金属硅化物层时，所述非晶硅或所述掺杂的非晶硅与所述金属材料层完全反应。
14.根据权利要求12所述的半导体器件的制作方法，其特征在于，所述含硅材料层包括掺杂的非晶硅，所述含硅材料层中部分所述掺杂的非晶硅与所述金属材料层反应形成所述金属硅化物层，除所述部分所述掺杂的非晶硅之外的所述掺杂的非晶硅结晶形成掺杂多晶材料层。
15.根据权利要求12~14任意一项所述的半导体器件的制作方法，其特征在于，所述金属材料层采用热沉积工艺形成。
16.根据权利要求14所述的半导体器件的制作方法，其特征在于，所述掺杂的非晶硅采用原位掺杂工艺制作。
17.根据权利要求12所述的半导体器件的制作方法，其特征在于，形成所述阶梯连接结构的方法包括：
在所述接触孔内依次形成内衬层和导电层，所述内衬层至少覆盖所述金属硅化物层，所述导电层填充所述接触孔，形成所述阶梯连接结构。
18.根据权利要求12所述的半导体器件的制作方法，其特征在于，所述穿过所述覆盖层以形成分别连通多个所述多晶硅层的多个接触孔包括：
刻蚀所述覆盖层，形成连接孔，所述连接孔至少穿过所述覆盖层，并连通所述多晶硅层；
刻蚀清洗所述连接孔，在所述刻蚀清洗中至少去除所述连接孔底面的部分所述多晶硅层，从而形成所述接触孔。
19.根据权利要求18所述的半导体器件的制作方法，其特征在于，刻蚀清洗所述连接孔时，将所述连接孔底面的所述多晶硅层部分或全部去除。
CN202410397559.6A 2024-04-03 2024-04-03 半导体器件及其制作方法 Active CN117995772B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410397559.6A CN117995772B (zh) 2024-04-03 2024-04-03 半导体器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410397559.6A CN117995772B (zh) 2024-04-03 2024-04-03 半导体器件及其制作方法

Publications (2)

Publication Number Publication Date
CN117995772A true CN117995772A (zh) 2024-05-07
CN117995772B CN117995772B (zh) 2024-06-28

Family

ID=90890835

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410397559.6A Active CN117995772B (zh) 2024-04-03 2024-04-03 半导体器件及其制作方法

Country Status (1)

Country Link
CN (1) CN117995772B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04304627A (ja) * 1991-04-02 1992-10-28 Nec Corp 半導体装置及びその製造方法
US20150236038A1 (en) * 2014-02-20 2015-08-20 Sandisk Technologies Inc. Multilevel memory stack structure and methods of manufacturing the same
CN109427795A (zh) * 2017-08-24 2019-03-05 美光科技公司 包括掺杂碳的氮化硅的半导体装置结构和相关方法
CN112420717A (zh) * 2020-11-18 2021-02-26 长江存储科技有限责任公司 三维存储器及其制造方法
CN115440657A (zh) * 2022-11-09 2022-12-06 合肥晶合集成电路股份有限公司 半导体结构的制作方法以及半导体结构
CN116249350A (zh) * 2022-09-05 2023-06-09 长江存储科技有限责任公司 半导体结构及其制作方法、存储器装置、存储器系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04304627A (ja) * 1991-04-02 1992-10-28 Nec Corp 半導体装置及びその製造方法
US20150236038A1 (en) * 2014-02-20 2015-08-20 Sandisk Technologies Inc. Multilevel memory stack structure and methods of manufacturing the same
CN109427795A (zh) * 2017-08-24 2019-03-05 美光科技公司 包括掺杂碳的氮化硅的半导体装置结构和相关方法
CN112420717A (zh) * 2020-11-18 2021-02-26 长江存储科技有限责任公司 三维存储器及其制造方法
CN116249350A (zh) * 2022-09-05 2023-06-09 长江存储科技有限责任公司 半导体结构及其制作方法、存储器装置、存储器系统
CN115440657A (zh) * 2022-11-09 2022-12-06 合肥晶合集成电路股份有限公司 半导体结构的制作方法以及半导体结构

Also Published As

Publication number Publication date
CN117995772B (zh) 2024-06-28

Similar Documents

Publication Publication Date Title
KR101172272B1 (ko) 매립비트라인을 구비한 반도체장치 제조 방법
KR101116354B1 (ko) 단일측벽콘택에 연결된 매립비트라인을 갖는 반도체장치 및 그제조 방법
WO2017074552A1 (en) Robust nucleation layers for enhanced fluorine protection and stress reduction in 3d nand word lines
WO2018004750A1 (en) Method of making three-dimensional semiconductor memory device having uniform thickness semiconductor channel
KR101541779B1 (ko) 반도체 소자 및 이의 제조방법
US8222110B2 (en) Method for fabricating semiconductor device with vertical transistor having a second active pillar formed over a first active pillar
US20190148383A1 (en) Methods of Fabricating Semiconductor Devices
TWI459475B (zh) 製造半導體裝置之方法
KR101116357B1 (ko) 반도체장치의 수직셀의 접합 형성 방법
KR20160112203A (ko) 배선 구조물, 배선 구조물 형성 방법 및 반도체 장치의 제조 방법
CN112951841B (zh) 三维存储器及其制备方法
CN112864097B (zh) 半导体结构及其制作方法
US20220093387A1 (en) Method for manufacturing semiconductor device including air gap
KR20160118630A (ko) 배선 구조물, 배선 구조물 형성 방법 및 반도체 장치의 제조 방법
US20080067678A1 (en) Semiconductor Devices Having Contact Holes Including Protrusions Exposing Contact Pads and Methods of Fabricating the Same
CN117995772B (zh) 半导体器件及其制作方法
KR101790559B1 (ko) 상변화 메모리 장치 및 이의 제조 방법
JP3950547B2 (ja) 低いビット線間結合容量を有する低抵抗ビット線構造の製造方法
KR20120104040A (ko) 상변화 메모리 소자 및 그의 제조방법
CN113035884B (zh) 三维存储器及其制备方法
KR20070035362A (ko) 반도체 소자 및 그 제조방법
KR101060767B1 (ko) 반도체장치의 접합 형성 방법
US20230013102A1 (en) Semiconductor device structure and methods of forming the same
US20230345697A1 (en) Method for fabricating semiconductor device and semiconductor device
KR20060112091A (ko) 스택형 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant