CN117955491A - 一种鉴频鉴相器、时钟数据恢复电路及电子设备 - Google Patents

Abstract

本发明属于电子技术领域，本发明提出一种鉴频鉴相器、时钟数据恢复电路及电子设备，鉴频鉴相器包括频率检测单元，频率检测单元包括第一触发器、第二触发器、与门、比较器以及防误翻转器；第一触发器的输出端连接于与门的第一输入端，第二触发器的输出端连接于与门的第二输入端，与门的输出端连接于比较器，比较器的输出端连接于防误翻转器的输入端；第一触发器的第一输入端和第二触发器的第一输入端接入压控振荡器的输出信号，第一触发器的第二输入端和第二触发器的第二输入端接入外部输入信号。通过防误翻转器对比较器的输出信号进行下降沿延迟处理，滤除预设时间内的毛刺和误翻转，避免干扰影响误触发锁频环路，锁频环路重新开启。

Description

一种鉴频鉴相器、时钟数据恢复电路及电子设备

技术领域

本发明涉及电子技术领域，具体而言，涉及一种鉴频鉴相器、时钟数据恢复电路及电子设备。

背景技术

时钟数据恢复电路（Clock Data Recover,CDR）可以应用于高速互联芯片中。数据信号在经过信道衰减后，需要通过时钟数据恢复电路对数据进行恢复。时钟数据恢复电路可以将恢复后的数据传输到下级模块。

目前的时钟数据恢复电路通常为无参考时钟电路，通过对外部输入信号和其内部的压控振荡器（Voltage Controlled Oscillator,VCO）的输出信号进行比较，自动调整压控振荡器的输出信号，以使压控振荡器的输出信号与外部输入信号对齐，时钟数据恢复电路达到锁定状态。通常可以将时钟数据恢复电路分为锁频环路和锁相环路，其中，锁频环路通过不断比较输入信号频率和压控振荡器的输出信号频率，基于比较结果，快速调整压控振荡器的输出信号频率，直至锁定。时钟数据恢复电路在工作过程中，在锁频环路锁定过程中，此时可能会因为外界环境突变（包括电源电压的波动或者温度变化等）或外部输入信号抖动（输入信号幅度的衰减和输入信号频率抖动的增大等）的影响，导致时钟数据恢复电路失锁，即时钟数据恢复电路鲁棒性不足。如何克服以上问题，成为了本领域技术人员所关注的难题。

发明内容

本发明的目的在于提供一种鉴频鉴相器、时钟数据恢复电路及电子设备，以至少部分改善上述问题。

为了实现上述目的，本发明实施例采用的技术方案如下：

第一方面，本发明实施例提供一种鉴频鉴相器，所述鉴频鉴相器包括频率检测单元，所述频率检测单元包括第一触发器、第二触发器、与门、比较器以及防误翻转器；

所述第一触发器的输出端连接于所述与门的第一输入端，所述第二触发器的输出端连接于所述与门的第二输入端，所述与门的输出端连接于所述比较器，所述比较器的输出端连接于所述防误翻转器的输入端；

所述第一触发器的第一输入端用于接入压控振荡器的输出信号，所述第一触发器的第二输入端用于接入外部输入信号；

所述第二触发器的第一输入端用于接入压控振荡器的输出信号，所述第二触发器的第二输入端用于接入外部输入信号。

第二方面，本发明实施例提供一种时钟数据恢复电路，所述时钟数据恢复电路包括电荷泵、滤波器、压控振荡器以及第一方面所述的鉴频鉴相器；

所述鉴频鉴相器的第一输入端连接于所述压控振荡器的输出端，所述鉴频鉴相器的第二输入端用于接入所述外部输入信号，所述鉴频鉴相器的输出端连接于所述电荷泵的输入端；

所述电荷泵的输出端连接于所述压控振荡器的输入端，所述滤波器连接于所述电荷泵与所述压控振荡器之间。

第三方面，本发明实施例提供一种电子设备，包括：第二方面所述的时钟数据恢复电路。

相对于现有技术，本发明实施例所提供的一种鉴频鉴相器、时钟数据恢复电路及电子设备，通过防误翻转器对比较器的输出信号进行下降沿延迟处理，当比较器的输出信号保持在高电平时，若在锁相过程、外界环境突变或外部输入信号抖动的干扰影响下，导致比较器的输出信号出现毛刺或误翻转，防误翻转器的输出信号并不会立即同步发生变化，而是在延迟预设时间后响应，相当于延长了锁频时间。若预设时间内干扰影响已经消除，比较器的输出信号恢复为高电平信号，则防误翻转器的输出信号不会变化，一致保持为高电平信号，从而可以滤除预设时间内的毛刺和误翻转，避免干扰影响误触发锁频环路，锁频环路重新开启，提升时钟数据恢复电路鲁棒性。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。

图1为本发明提供的时钟数据恢复电路的结构示意图；

图2为本发明提供的鉴频鉴相器的结构示意图；

图3为本发明提供的频率检测单元的结构示意图之一；

图4为本发明提供的鉴频鉴相器内部的信号变化示意图；

图5为本发明提供的防误翻转器的输出信号变化示意图之一；

图6为本发明提供的防误翻转器的结构示意图；

图7为本发明提供的防误翻转器的输出信号变化示意图之二；

图8为本发明提供的频率检测单元的结构示意图之二。

图中：10-鉴频鉴相器；20-电荷泵；30-压控振荡器；40-滤波器；100-频率检测单元；100A-第一种频率检测单元；100B-第二种频率检测单元；101-相位检测单元；110-第一触发器；120-第二触发器；130-与门；140-比较器；150-防误翻转器；151-第三触发器；152-或门；151_1-第1个第三触发器；151_2-第2个第三触发器；CLK_1-压控振荡器的输出信号；CLK_2-参考时钟信号；RS-外部输入信号；x-第一触发器的输出信号；y-第二触发器的输出信号；z-与门输出的第一与信号；w-与门输出的第二与信号；LOL-比较器的输出信号；LOL_0-表示第1个第三触发器的输出信号；LOL_1-第2个第三触发器的输出信号；LOL_2-或门的输出信号；T1-与门输出的第一与信号保持为高电平的时间段；D1-第1个第三触发器的第一输入端；D2-第2个第三触发器的第一输入端；Q1-第1个第三触发器的输出端；Q2-第2个第三触发器的输出端。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本发明的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。

时钟数据恢复电路在工作过程中，通过对外部输入信号和其内部的压控振荡器的输出信号进行比较，自动调整压控振荡器的输出信号，以使压控振荡器的输出信号与外部输入信号对齐，时钟数据恢复电路达到锁定状态。但是，时钟数据恢复电路在工作过程中，可能会因为外界环境突变或外部输入信号抖动的影响，导致外部输入信号出现畸变，压控振荡器的输出信号未能与外部输入信号对齐，从而使得时钟数据恢复电路失锁，需要重新调整压控振荡器的输出信号。即使在短暂的抖动结束后，时钟数据恢复电路仍然需要重新调整压控振荡器的输出信号，时钟数据恢复电路鲁棒性不足。

为了克服时钟数据恢复电路在工作过程中，可能会因为外界环境突变或外部输入信号抖动的影响，导致时钟数据恢复电路失锁，即时钟数据恢复电路鲁棒性不足的难题，本发明实施例提供了一种时钟数据恢复电路。请参考图1，图1为本发明提供的时钟数据恢复电路的结构示意图。参见图1，时钟数据恢复电路包括鉴频鉴相器10、电荷泵20、压控振荡器30以及滤波器40。

其中，电荷泵20又称为开关电容式电压变换器（Charge Pump,CP），滤波器40可以采用低通滤波器（Low-Pass Filter,LPF）。

鉴频鉴相器10的第一输入端连接于压控振荡器30的输出端，用于接入压控振荡器30的输出信号（图1中所示的CLK_1）。

鉴频鉴相器10的第二输入端用于接入外部输入信号（图1中所示的RS）。

鉴频鉴相器10的输出端连接于电荷泵20的输入端。

电荷泵20的输出端连接于压控振荡器30的输入端，滤波器40连接于电荷泵20与压控振荡器30之间。

鉴频鉴相器10、电荷泵20、压控振荡器30以及滤波器40组成的锁频锁相环路可以使压控振荡器30的输出信号与外部输入信号对齐，进而使得时钟数据恢复电路达到锁定状态。

可选地，鉴频鉴相器10用于对压控振荡器30的输出信号和外部输入信号进行比较（鉴频和/或鉴相），并向后端的电荷泵20输出对应的相位脉冲误差信号。电荷泵20用于根据相位脉冲误差信号生成对应的电荷信号。通过该电荷信号调整压控振荡器30的输出信号，以使压控振荡器30的输出信号与外部输入信号对齐，进而使得时钟数据恢复电路达到锁定状态。

滤波器40用于对电荷信号中的高频成分进行过滤，并将过滤后的电荷信号提供给压控振荡器30。

在图1所示的时钟数据恢复电路中，在压控振荡器30的输出信号（CLK_1）与外部输入信号（RS）对齐，时钟数据恢复电路达到锁定状态后，若由于外界环境突变或外部输入信号（RS）抖动的影响，导致压控振荡器30的输出信号（CLK_1）或外部输入信号（RS）中的任意一个发生了畸变，则会造成压控振荡器的输出信号（CLK_1）与外部输入信号（RS）无法对齐，导致时钟数据恢复电路失锁，此时需要重新调整压控振荡器的输出信号（CLK_1）。

为了解决因为外界环境突变或外部输入信号抖动的影响，导致时钟数据恢复电路失锁的问题，该时钟数据恢复电路的重要部件为其中的鉴频鉴相器10。关于鉴频鉴相器10的结构，本发明实施例还提供了一种可选的实施方式，由于涉及到鉴频以及鉴相，为了更好地阐述本发明的所要解决的技术问题和想要起到的技术效果，下面首先对鉴频的功能进行介绍。请参考图2，图2为本发明提供的鉴频鉴相器的结构示意图。

请参考图2，鉴频鉴相器10包括频率检测单元100和相位检测单元101。

其中，频率检测单元100、电荷泵20、压控振荡器30以及滤波器40组成一锁频环路，相位检测单元101、电荷泵20、压控振荡器30以及滤波器40组成一锁相环路。其中，频率检测单元100又称为鉴频器（Frequency Detector,FD）；相位检测单元101又称为鉴相器（PhaseDetector,PD）。

频率检测单元100的第一输入端用于接入压控振荡器30的输出信号，频率检测单元100的第二输入端用于接入外部输入信号。

频率检测单元100的输出端连接后级的电荷泵20的输入端。

相位检测单元101的第一输入端用于接入压控振荡器30的输出信号，相位检测单元101的第二输入端用于接入外部输入信号。

相位检测单元101的输出端连接后级的电荷泵20的输入端。

具体的，图3为本发明提供的频率检测单元的结构示意图之一，请参考图3，在一种可选的实现方式中，频率检测单元采用图3所示的第一种频率检测单元100A，第一种频率检测单元100A包括第一触发器110、第二触发器120、与门130、比较器140以及防误翻转器150。

其中，第一触发器110和第二触发器120可以采用D触发器（Data Flip-Flop,DFF）；与门130又称为与电路（and gate,and）；比较器140可以采用带失调的比较器。

需要说明的是，为了解决因为外界环境突变或外部输入信号抖动的影响，导致时钟数据恢复电路失锁的问题，本发明增加防误翻转器150，用于实现延长锁频时间。其意义在于滤除预设时间（延长的锁频时间）内的毛刺和误翻转，避免干扰影响误触发锁频环路，锁频环路重新开启。

相比之下，现有技术中，在没有防误翻转器150前提下，通常会使用比较器140的输出信号（LOL）作为指示锁频信号，来实现锁频环路锁定，但该方式因为外界环境突变或外部输入信号抖动的影响，容易导致时钟数据恢复电路失锁。

下面为了能更清楚地对防误翻转器150的作用进行说明，对实现方式进行说明，具体阐述如下。

第一触发器110的输出端连接于与门130的第一输入端，第二触发器120的输出端连接于与门130的第二输入端，与门130的输出端连接于比较器140，比较器140的输出端连接于防误翻转器150的输入端。

第一触发器110的第一输入端和第二触发器120的第一输入端连接在一起，作为频率检测单元100的第一输入端；第一触发器110的第二输入端和第二触发器120的第二输入端连接在一起，作为频率检测单元100的第二输入端。

第一触发器110的第一输入端用于接入压控振荡器30的输出信号（CLK_1），第一触发器110的第二输入端用于接入外部输入信号（RS）。

第二触发器120的第一输入端用于接入压控振荡器30的输出信号（CLK_1），第二触发器120的第二输入端用于接入外部输入信号（RS）。

在一种可选的实施方式中，与门130的输出端作为频率检测单元100的输出端，还用于连接后级的电荷泵20的输入端。鉴频鉴相器10向后端的电荷泵20输出的相位脉冲误差信号可以包括与门130的输出信号。

在图3的基础上，关于鉴频鉴相器中的各个部件的运行状态，本发明实施例还提供了一种可选的实施方式，请参考图4和图5，图4为本发明提供的鉴频鉴相器内部的信号变化示意图，图5为本发明提供的防误翻转器的输出信号变化示意图之一。

在图3和图4中，RS表示外部输入信号，CLK_1表示压控振荡器30的输出信号，x表示第一触发器110的输出信号，y表示第二触发器120的输出信号，z表示与门130输出的第一与信号。在图5中，LOL表示比较器140的输出信号，LOL_2表示防误翻转器150的输出信号。

参见图3，该第一触发器110用于在外部输入信号（RS）为上升沿时，对压控振荡器30的输出信号（CLK_1）进行采样，结合图4所示，若压控振荡器30的输出信号（CLK_1）处于高电平，则第一触发器110的输出信号（x）为高电平信号，若压控振荡器30的输出信号（CLK_1）处于低电平，则第一触发器110的输出信号（x）为低电平信号。

参见图3，该第二触发器120用于在外部输入信号（RS）为下降沿时，对压控振荡器30的输出信号（CLK_1）进行采样；结合图4所示，若压控振荡器30的输出信号（CLK_1）处于高电平，则第二触发器120的输出信号（y）为高电平信号，若压控振荡器30的输出信号（CLK_1）处于低电平，则第二触发器120的输出信号（y）为低电平信号。

与门130用于对第一触发器110的输出信号（x）和第二触发器120的输出信号（y）进行与运算，得到第一与信号（z），并将第一与信号（z）传输给比较器140。

需要说明的是，当第一触发器110的输出信号（x）与第二触发器120的输出信号（y）均为高电平信号时，与门130输出的第一与信号（z）为高电平信号；当第一触发器110的输出信号（x）和第二触发器120的输出信号（y）中任一个为低电平信号时，与门130输出的第一与信号（z）为低电平信号。

具体的，在第一与信号（z）为高电平信号时，比较器140的输出信号（LOL）为高电平信号；在第一与信号（z）为低电平信号时，比较器140的输出信号（LOL）输出低电平信号。

需要说明的是，比较器140的输出信号（LOL）会随与门130输出的第一与信号（z）的电平状态发生变化。因此，如果使用通常的实现方案，直接将比较器140的输出信号（LOL）作为指示锁频信号，会因为外界环境突变或外部输入信号抖动的影响，导致时钟数据恢复电路失锁的问题，具体阐述如下。

在频率锁定过程中，压控振荡器30的输出信号（CLK_1）的频率逐渐增大，第一触发器110的输出信号（x）与第二触发器120的输出信号（y）也会随之发生变化。如图4所示，在压控振荡器30的输出信号（CLK_1）与外部输入信号（RS）很接近时，第一触发器110的输出信号（x）和第二触发器120的输出信号（y）会长时间为高电平信号，与门130输出的第一与信号（z）也会长时间保持为高电平信号。若压控振荡器30的输出信号（CLK_1）的频率继续增大，第一触发器110的输出信号（x）和第二触发器120的输出信号（y）会变为低电平信号，与门130输出的第一与信号（z）也会变为低电平信号。

如图4所示，时钟数据恢复电路的锁频范围为T1时段对应的压控振荡器30的输出信号（CLK_1）的频率范围，参见图4，该T1时段为与门130输出的第一与信号（z）保持为高电平的时间段。

具体的，在没有防误翻转器150，使用比较器140的输出信号（LOL）作为指示锁频信号时，容易导致时钟数据恢复电路失锁。参见图2，当该压控振荡器30的输出信号处于该锁频范围内时，结合图3，若相位检测单元101对应的锁相环路出现较大的波动，也会影响压控振荡器30的输出信号的频率，导致压控振荡器30的输出信号超出该锁频范围，与门130输出的第一与信号（z）变为低电平信号，导致频率检测单元100对应的锁频环路失锁，在锁相的过程中误触发锁频环路，锁频环路重新开启。或者，还会因为外界环境突变或外部输入信号抖动的影响，导致第一与信号（z）变为低电平信号，导致频率检测单元100对应的锁频环路失锁，误触发锁频环路，锁频环路重新开启。

进而基于前文对于通常的实现方案的介绍，可知本发明核心目的在于将防误翻转器的输出信号作为指示锁频信号，通过防误翻转器对比较器的输出信号进行下降沿延迟处理，延长锁频时间。避免因为外界环境突变或外部输入信号抖动的影响，导致时钟数据恢复电路失锁的问题，避免干扰影响误触发锁频环路，锁频环路重新开启，思路为将防误翻转器的输出信号作为指示锁频信号，通过防误翻转器对比较器的输出信号进行下降沿延迟处理，延长锁频时间。

可选地，图5为本发明提供的防误翻转器的输出信号变化示意图之一。请继续参图3和图5，防误翻转器150设置作为比较器140的后级，可以接收比较器140的输出信号（LOL）。

在比较器140的输出信号（LOL）为高电平信号时，防误翻转器150的输出信号（LOL_2）为高电平信号。

在比较器140的输出信号（LOL）由高电平信号翻转为低电平信号时，防误翻转器150的输出信号（LOL_2）仍然保持为高电平信号，在延迟预设时长后，防误翻转器150的输出信号（LOL_2）由高电平信号翻转为低电平信号。

请参考图5，在比较器140的输出信号（LOL）由低电平信号转变为高电平信号时，防误翻转器150的输出信号（LOL_2）也会同步转变为高电平信号，表示锁频环路已经锁定。当比较器140的输出信号（LOL）保持在高电平时，若在锁相过程、外界环境突变或外部输入信号抖动的干扰影响下，导致比较器140的输出信号（LOL）出现毛刺或误翻转，防误翻转器150的输出信号（LOL_2）并不会立即同步发生变化，而是在延迟预设时间后响应，相当于延长了锁频时间。若预设时间内干扰影响已经消除，比较器140的输出信号（LOL）恢复为高电平信号，则防误翻转器150的输出信号（LOL_2）不会变化，一致保持为高电平信号，从而可以滤除预设时间内的毛刺和误翻转，避免干扰影响误触发锁频环路，锁频环路重新开启。

当比较器140的输出信号（LOL）由高电平信号翻转为低电平信号，且在预设时长后比较器140的输出信号（LOL）仍然为低电平信号时，防误翻转器150的输出信号（LOL_2）变为低电平信号。

综上所述，本发明实施例提供的一种鉴频鉴相器、时钟数据恢复电路及电子设备，鉴频鉴相器包括频率检测单元，频率检测单元包括第一触发器、第二触发器、与门、比较器以及防误翻转器；第一触发器的输出端连接于与门的第一输入端，第二触发器的输出端连接于与门的第二输入端，与门的输出端连接于比较器，比较器的输出端连接于防误翻转器的输入端；第一触发器的第一输入端用于接入压控振荡器的输出信号，第一触发器的第二输入端用于接入外部输入信号, 第二触发器的第一输入端用于接入压控振荡器的输出信号，第二触发器的第二输入端用于接入外部输入信号。通过防误翻转器对比较器的输出信号进行下降沿延迟处理。当比较器的输出信号保持在高电平时，若在锁相过程、外界环境突变或外部输入信号抖动的干扰影响下，导致比较器的输出信号出现毛刺或误翻转，防误翻转器的输出信号并不会立即同步发生变化，而是在延迟预设时间后响应，相当于延长了锁频时间。若预设时间内干扰影响已经消除，比较器的输出信号恢复为高电平信号，则防误翻转器的输出信号不会变化，一致保持为高电平信号，从而可以滤除预设时间内的毛刺和误翻转，避免干扰影响误触发锁频环路，锁频环路重新开启，提升时钟数据恢复电路鲁棒性。

结合上述示例，该防误翻转器作用在于延长锁频时间，滤除预设时间内的毛刺和误翻转。具体的，关于防误翻转器的结构，本发明实施例还提供了一种可选的实施方式，请参考图6，图6为本发明提供的防误翻转器的结构示意图。

防误翻转器150包括或门152和N个第三触发器151，N≥2。图6中以2个第三触发器151作为示例性说明, 但并不以此作为限定，防误翻转器150还可以包括更多的依次级联的第三触发器151。

其中，第三触发器151可以采用D触发器（Data Flip-Flop,DFF）；或门152又称为或电路（or gate,or）。

参见图6，第1个第三触发器151_1的第一输入端（图6中所示的D1）作为防误翻转器150的输入端，连接于图3中所示出的比较器140的输出端；第i个第三触发器151的第一输入端（图6中所示的第2个第三触发器151_2的第一输入端D2）连接于第i-1个第三触发器151的输出端（图6中所示的第1个第三触发器151_1的输出端Q1），第N个第三触发器151的输出端（图6中所示的第2个第三触发器151_2的输出端Q2）连接于或门152的第一输入端，2≤i≤N。

N个第三触发器151的第二输入端用于接入参考时钟信号（图6中所示的CLK_2）。

或门152的第二输入端连接于第1个第三触发器151_1的第一输入端（图6中所示的D1），或门152的输出端作为防误翻转器150的输出端。

在图6的基础上，关于鉴防误翻转器中的各个部件的运行状态，本发明实施例还提供了一种可选的实施方式，请参考下文。

第三触发器151用于在参考时钟信号（CLK_2）为上升沿时，对其第一输入端所接收到的信号进行采样，若采样结果为高电平，则输出高电平信号，若采样结果为低电平，则输出低电平信号。

以图6中防误翻转器150包括2个第三触发器151为例，下面结合图7，对防误翻转器150内部的信号采样进行说明，图7为本发明提供的防误翻转器的输出信号变化示意图之二。

其中，LOL表示对应图3所示比较器140的输出信号，LOL_0表示对应图6所示第1个第三触发器151_1的输出信号，LOL_1表示对应图6所示第2个第三触发器151_2的输出信号，LOL_2表示对应图6所示或门152的输出信号，即对应图6所示防误翻转器150的输出信号。

第1个第三触发器151_1在参考时钟信号（CLK_2）为上升沿时，对第一输入端所接收到的信号，即比较器140的输出信号（LOL）进行采样。若采样结果为高电平，则第1个第三触发器151_1的输出信号（LOL_0）为高电平信号；若采样结果为低电平，则第1个第三触发器151_1的输出信号（LOL_0）为低电平信号。

第2个第三触发器151_2在参考时钟信号（CLK_2）为上升沿时，对第一输入端所接收到的信号，即第1个第三触发器151_1的输出信号（LOL_0）进行采样。若采样结果为高电平，则第2个第三触发器151_2的输出信号（LOL_1）为高电平信号；若采样结果为低电平，则第2个第三触发器151_2的输出信号（LOL_1）为低电平信号。

或门152用于对比较器140的输出信号（LOL）和第N个第三触发器151的输出信号，即第2个第三触发器151_2的输出信号（LOL_1）进行或处理，并输出对应的或信号（LOL_2）。

如图7所示，在比较器140的输出信号（LOL）和第2个第三触发器151_2的输出信号（LOL_1）中的任一个为高电平信号时，或门152的输出信号（LOL_2）为高电平信号。

通过设置N个第三触发器151可以对比较器140的输出信号（LOL）进行下降沿延迟处理，例如图7中，第2个第三触发器151_2的输出信号（LOL_1）会在比较器140的输出信号（LOL）转变为低电平信号时，延迟预设时长（图7中大约两个参考时钟周期）后转变为低电平信号，该参考时钟周期为参考时钟信号（CLK_2）对应的周期。因此，或门152的输出信号（LOL_2）也会延迟预设时长后转变为低电平信号。

还需要说明的是，通过设置或门152可以避免影响锁频范围，在比较器140的输出信号（LOL）转变为高电平信号时，或门152及时响应，即或门152的输出信号（LOL_2）会同步转变为高电平信号，从而及时地进入锁定状态。

可选地，通过改变第三触发器151的数量，可以适应性调节预设时长。或者，通过寄存器配置参考时钟信号的参考时钟周期，从而适应性调节预设时长。

关于鉴频鉴相器的结构，本发明实施例还提供了一种可选的实施方式，请参考图8，图8为本发明提供的频率检测单元的结构示意图之二。在一种可选的实现方式中，频率检测单元采用图8所示的第二种频率检测单元100B，其与图3的主要区别在于：与门130设置有两个输出端，分别与比较器140的同相输入端和反相输入端连接；目的为保障比较器140的同相输入端和反相输入端可以实现差分信号比较，以提升比较器140输出信号的准确性，同时还可以提高电源噪声抑制能力。

与门130包括第一输出端和第二输出端，与门130的第一输出端连接于比较器140的同相输入端，与门130的第二输出端连接于比较器140的反相输入端。

与门130的第一输出端用于输出第一与信号（z），与门130的第二输出端用于输出第二与信号（w），第二与信号（w）与第一与信号（z）相反。

本发明实施例还提供了一种电子设备，该电子设备包括图1所示的时钟数据恢复电路。

可选地，电子设备包括高速时钟数据芯片和/或高速接口芯片，该高速时钟数据芯片和该高速接口芯片中设置有图1所示的时钟数据恢复电路。该电子设备可以但不限定为手机、电脑以及服务器等设备。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其它的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

Claims (10)

1.一种鉴频鉴相器，其特征在于，所述鉴频鉴相器包括频率检测单元，所述频率检测单元包括第一触发器、第二触发器、与门、比较器以及防误翻转器；

所述第一触发器的输出端连接于所述与门的第一输入端，所述第二触发器的输出端连接于所述与门的第二输入端，所述与门的输出端连接于所述比较器，所述比较器的输出端连接于所述防误翻转器的输入端；

所述第一触发器的第一输入端用于接入压控振荡器的输出信号，所述第一触发器的第二输入端用于接入外部输入信号；

所述第二触发器的第一输入端用于接入压控振荡器的输出信号，所述第二触发器的第二输入端用于接入外部输入信号。

2.如权利要求1所述的鉴频鉴相器，其特征在于，

所述第一触发器用于在所述外部输入信号为上升沿时，对所述压控振荡器的输出信号进行采样，若所述压控振荡器的输出信号处于高电平，则所述第一触发器的输出信号为高电平信号，若所述压控振荡器的输出信号处于低电平，则所述第一触发器的输出信号为低电平信号；

所述第二触发器用于在所述外部输入信号为下降沿时，对所述压控振荡器的输出信号进行采样，若所述压控振荡器的输出信号处于高电平，则所述第二触发器的输出信号为高电平信号，若所述压控振荡器的输出信号处于低电平，则所述第二触发器的输出信号为低电平信号；

所述与门用于对所述第一触发器的输出信号和所述第二触发器的输出信号进行与运算，得到第一与信号，并将所述第一与信号传输给所述比较器；

在所述第一与信号为高电平信号时，所述比较器的输出信号为高电平信号，在所述第一与信号为低电平信号时，所述比较器的输出信号为低电平信号；

在所述比较器的输出信号为高电平信号时，所述防误翻转器的输出信号为高电平信号；

在所述比较器的输出信号由高电平信号翻转为低电平信号时，在延迟预设时长后，所述防误翻转器的输出信号由高电平信号翻转为低电平信号。

3.如权利要求1或2所述的鉴频鉴相器，其特征在于，所述防误翻转器包括或门和N个第三触发器，N≥2；

第1个所述第三触发器的第一输入端作为所述防误翻转器的输入端，连接于所述比较器的输出端；第i个所述第三触发器的第一输入端连接于第i-1个所述第三触发器的输出端，第N个所述第三触发器的输出端连接于所述或门的第一输入端，2≤i≤N；

N个所述第三触发器的第二输入端用于接入参考时钟信号；

所述或门的第二输入端连接于第1个所述第三触发器的第一输入端，所述或门的输出端作为所述防误翻转器的输出端。

4.如权利要求3所述的鉴频鉴相器，其特征在于，

所述第三触发器用于在所述参考时钟信号为上升沿时，对其第一输入端所接收到的信号进行采样，若采样结果为高电平，则输出高电平信号，若采样结果为低电平，则输出低电平信号；

所述或门用于对所述比较器的输出信号和第N个所述第三触发器的输出信号进行或处理，并输出对应的或信号。

5.如权利要求3所述的鉴频鉴相器，其特征在于，所述第一触发器、所述第二触发器以及所述第三触发器中的任一个或多个为D触发器。

6.如权利要求1或2所述的鉴频鉴相器，其特征在于，所述与门包括第一输出端和第二输出端，所述与门的第一输出端连接于所述比较器的同相输入端，所述与门的第二输出端连接于所述比较器的反相输入端；

所述与门的第一输出端用于输出所述第一与信号，所述与门的第二输出端用于输出第二与信号，所述第二与信号与所述第一与信号相反。

7.如权利要求1或2所述的鉴频鉴相器，其特征在于，所述鉴频鉴相器还包括相位检测单元；

所述相位检测单元的第一输入端用于接入所述压控振荡器的输出信号，所述相位检测单元的第二输入端用于接入所述外部输入信号；

所述相位检测单元的输出端用于连接后级的电荷泵的输入端。

8.如权利要求1或2所述的鉴频鉴相器，其特征在于，所述与门的输出端还用于连接后级的电荷泵的输入端。

9.一种时钟数据恢复电路，其特征在于，所述时钟数据恢复电路包括电荷泵、滤波器、压控振荡器以及权利要求1-8中任一项所述的鉴频鉴相器；

所述鉴频鉴相器的第一输入端连接于所述压控振荡器的输出端，所述鉴频鉴相器的第二输入端用于接入所述外部输入信号，所述鉴频鉴相器的输出端连接于所述电荷泵的输入端；

所述电荷泵的输出端连接于所述压控振荡器的输入端，所述滤波器连接于所述电荷泵与所述压控振荡器之间。

10.一种电子设备，其特征在于，包括：权利要求9所述的时钟数据恢复电路。