CN217693278U - 一种适用于图像传感器的时钟传输电路 - Google Patents

Abstract

本实用新型提供一种适用于图像传感器的时钟传输电路，涉及时钟传输电路技术领域。该适用于图像传感器的时钟传输电路采用多个D触发器级联，通过异步转同步的方式消除电路中可能产生的亚稳态；在时钟传输线路上引入NBTI效应抑制信号NBTI_REDUCE，当系统处于待机或低功耗模式时，可通过设置NBTI_REDUCE的状态让时钟传输线上PMOS强制关断，从而起到抑制NBTI的作用；在时钟传输电路上还引入了可调控的延迟电路，提高了信号间传输的匹配度。本实用新型提高时钟输出精度，解决了图像传感器时钟传输存在偏差的技术问题。

Description

一种适用于图像传感器的时钟传输电路

技术领域

本实用新型涉及时钟传输电路技术领域，具体涉及一种适用于图像传感器的时钟传输电路。

背景技术

目前用于图像传感器模数转换的时钟传输电路主要通过中继器简单串联组成，但是，单一的使用中继器串联所构成的时钟传输线，很容易造成时钟输出到远端计数器的时钟信号丢失。输入到近端的计数器的时钟信号同时钟远端的计数器相比存在偏差时，输出成像就会产生偏差，影响成像品质，难以输出满足高精度图像传感器要求的时钟信号。

计数时钟丢失主要有控制信号失真导致时钟丢失和受物理环境影响导致时钟信号自身丢失这两种情况。控制信号失真通常是控制信号和时钟异步处理冲突导致的。时钟信号经过中继器传输到分频器/计数器等电路后会与内部时钟控制信号做“与”、“或”等处理。异步处理的数字电路中控制信号的传输延迟是不可避免的，当传输延迟过大时就会造成setup time/hold time不足，从而产生的亚稳态。处于亚稳态期间的输出电平是无法确定的，呈现为0～1间的振荡。不确定的输出给到“与门”，“或门”等逻辑电路时，极容易产生毛刺、相位反转等误动作。由于在分频电路和计数电路中这种结构很多，当输入带毛刺的时钟信号后，计数器以一个不准确的计数值转换当前采集的模拟量，最终造成成像偏差。

除了控制信号导致时钟信号丢失外，还存在受物理环境影响导致时钟信号自身丢失的情况，表现为芯片处于非常态的环境时，电路中MOS管的电学参数的退化如阈值电压偏移、跨导和漏电流变动等问题。时钟传输电路中常表现为PMOS的负偏压温度不稳定性(即NBTI效应)。图像传感器处于待机、低功耗时，时钟传输电路中常用的基本电路结构如中继器、与门、或门等电路的PMOS开关管会持续打开，导致漏电流降低，阈值电压偏移，使得时钟信号上升沿上升变缓，同时由于电路中的中继器、与门等都是级联的，这种上升沿变缓的现象会一级一级的不断叠加，最终时钟信号传输到远端时时钟信号的上升沿过缓导致了时钟信号的电平宽度被削掉。

实用新型内容

本实用新型的目的在于克服现有技术的缺点，提供了一种适用于图像传感器的时钟传输电路。通过设置多个级联的D触发器，并在时钟传输电路上引入NBTI效应抑制信号和多个Delay单元组成的延迟电路，解决了时钟丢失导致远近端计数器输入时钟不一致的技术问题。

本实用新型的目的通过以下技术方案来实现：

一种适用于图像传感器的时钟传输电路，包括多个级联的D触发器和延迟电路，每个D触发器级联的时钟输入端连接同一个时钟信号；第一级D触发器输入控制信号，上级D触发器的输出作为下级触发器的输入，最后一级D触发器输出连接分频电路输入端；时钟信号通过延迟电路连接分频电路输入端，与最后一级D触发器输出信号做“与”处理；在时钟传输线路上引入NBTI效应抑制信号；延迟电路用于调节时钟信号输入到分频电路的延迟量。

可选或优选地，本时钟传输电路采用三个级联的D触发器；触发器一的输出作为触发器二的输入，触发器二的输出连接到触发器三的输入，触发器三的输出和时钟做“与”处理后输出到分频电路。

可选或优选地，时钟传输电路中的时钟中继器、D触发器、分频电路和计数电路中所包含的与门、或门均引入了NBTI效应抑制信号NBTI_REDUCE。

可选或优选地，所述延迟电路多个Delay单元；每个所述Delay单元均通过多个反相器组成的Delay电路产生延迟；上一级Delay单元的输出作为下一级的输入，实现Delay的叠加。

可选或优选地，所述Delay单元的数量为四个。

可选或优选地，所述反相器包括P沟道型MOS管MP1、MP2，N沟道型MOS管MN1、MN2；MOS管MP1的源极接入电源VDD；所述MOS管MP1的栅极连接MOS管MN1的栅极；所述MOS管MP1的漏极连接MOS管MN1的漏极；所述MOS管MN1的源极连接MOS管MN2的漏极；所述MOS管MN2的源极接地；所述MOS管MN2的栅极接入复位信号XR；所述MOS管MP1的栅极和所述MOS管MN1的栅极的公共端为反相器的输入端；所述MOS管MP2的源极接入电源VDD；所述MOS管MP2的栅极接入复位信号XR；所述MOS管MP2的漏极、MOS管MP1的漏极和MOS管MN1的漏极的公共端为反相器的输出端。

基于上述技术方案，本实用新型的有益效果包括：

(1)本实用新型的多触发器级联方式解决了亚稳态输出导致时钟丢失的问题；

(2)本实用新型通过引入NBTI抑制系统解决NBTI不良导致时钟丢失的问题，提高时钟输出精度，并提高了系统使用寿命；

(3)本实用新型的延迟电路实现电路中的延迟可调的功能，提高信号间传输匹配度，提高芯片的成品率。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本实用新型的时钟传输电路结构图；

图2为本实用新型的触发器级联示意图；

图3为本实用新型的延迟电路内部结构示意图；

图4为本实用新型中Delay单元内部结构示意图；

图5为级联触发器消除亚稳态示意图；

图6为时钟中继器引入NBTI效应抑制信号示意图；

图7为反相器的结构示意图。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本实用新型的一部分实施例，而不是全部的实施例，在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。

在一个优选的实施例中，如图1所示：一种适用于图像传感器的时钟传输电路，采用3个D触发器级联，通过异步转同步的方式消除电路中可能产生的亚稳态；在时钟传输线路上引入NBTI效应抑制信号NBTI_REDUCE，当系统处于待机或低功耗模式时，可通过设置NBTI_REDUCE的状态让时钟传输线上PMOS强制关断，从而起到抑制NBTI的作用；在时钟传输电路上还引入了可调控的延迟电路，提高了信号间传输的匹配度。

其中，如图2所示，触发器时钟输入端连接到同一个时钟信号，触发器一的输出作为触发器二的输入，再将触发器二的输出连接到触发器三的输入，再将触发器三的输出和时钟做“与”处理输出到后级电路。如图5所示，由于控制信号EN传输延迟导致触发器一输出亚稳态，在一定时间内振荡，待振荡过后触发器二可以采到一个稳定的值Q1，从而给触发器三输入一个稳定的电平Q2。即使存在触发器一振荡时间过长导致触发器二输出也为输出亚稳态的情况，但触发器二输出亚稳态的概率已远低于第一级，待振荡过后触发器三可以采到一个稳定的Q2。经过三级信号的同步处理，控制信号输出亚稳态的概率已经接近于0，基本可以得到一个确定的电平Q3。被同步后的控制信号再去控制模数转换的时钟信号，得到就是一个去毛刺的时钟信号。

其中，时钟传输电路中使用到的中继器、触发器、分频电路和计数电路中所包含的与门、或门等都引入了NBTI效应抑制信号NBTI_REDUCE。以时钟中继器为例，如图6所示，在由MP1、MN1组成的传统中继器基础上增加了MP2、MN2，当XR(即NBTI_REDUCE)输入低电平时，MP2接通，关断了MP1，将输出固定为高电平，此过程不受输入时钟控制，有效地抑制NBTI效应。

随着图像传感器芯片越做越小，更高像素的市场要求势必会压缩版图的布线空间，过于复杂的布线会导致传输信号的延迟量难以控制。对于系统中信号传输匹配度要求高的电路来说，传输迟延不匹配时会造成输出特性无法保证的问题。本实施例设置了可调可控的延迟电路，用于调节时钟信号的延迟量，进一步提高时钟信号同控制信号间的传输匹配度。延迟电路内部构成如图3所示，控制信号Delay_RG<3:0>的各bit分别控制对应的Delay单元，如需要第一个Delay有效时，只需将<0>输出为高，便可控制开关选择输出Delay，电路中输出最大的delay量是4个基本Delay单元都有效，最小的delay量是4个基本Delay单元都无效。

进一步地，在本实施例当中，Delay单元内部结构如图4所示，输入为Delay_IN、Delay_RG<x>(x代表<3:0>中1、2、3、4)，输出为Delay_OUT。具体控制逻辑为：Delay_IN信号通过反相器INV1～INV4组成的Delay电路产生延迟，输入到与门AND2，同时将原信号通过另一条支路输入到与门AND1中，Delay_RG<x>原信号接到AND2，同时经反相器INV5取反后接到与门AND1，当Delay_RG<x>输出高电平时，将AND1的输出电平固定为低电平，并且当Delay_IN为高时，AND2输出高，Delay_IN为低时，AND2输出低；或非门NOR1接收到AND1和AND2的信号后的输出保持为Delay_IN信号的反相，最终在经过反相器INV6输出相位同原信号保持一致。而当Delay_RG<x>输出低电平时，则选择输出无Delay的原信号。上一级Delay单元的输出作为下一级的输入，即实现Delay的叠加。在本实施例中，各Delay单元结构一致，故可定量的调节延迟量。并且，芯片在流片之后通过调节Delay_RG<3:0>的值改变电路中的延迟量，提高了芯片由于设计工艺不同等外界因素造成延迟量不满足设计要求的问题。让芯片在测试阶段就可拯救大批“次品”、“残品”，提高图像传感器的成品率。

进一步地，在本实施例中，所述反相器的结构如图7所示，包括P沟道型MOS管MP1、MP2，N沟道型MOS管MN1、MN2；MOS管MP1的源极接入电源VDD；所述MOS管MP1的栅极连接MOS管MN1的栅极；所述MOS管MP1的漏极连接MOS管MN1的漏极；所述MOS管MN1的源极连接MOS管MN2的漏极；所述MOS管MN2的源极接地；所述MOS管MN2的栅极接入复位信号XR；所述MOS管MP1的栅极和所述MOS管MN1的栅极的公共端为反相器的输入端；所述MOS管MP2的源极接入电源VDD；所述MOS管MP2的栅极接入复位信号XR；所述MOS管MP2的漏极、MOS管MP1的漏极和MOS管MN1的漏极的公共端为反相器的输出端。

本实施例的有益效果包括：

(1)时钟控制信号不会破坏时钟信号，解决了时钟带毛刺的问题；三级触发器的级联将控制信号同步了三次，保证了一定的setup time，有效解决了亚稳态输出的问题，提高了计数的精度；

(2)传输电路中的NBTI效应得到改善，传输到近端计数器和远端计数器的时钟的占空比趋于一致，提高了计数的精度，降低了成像偏差；

(3)NBTI抑制电路的引入，使得时钟传输线路上的MOS管的阈值电压、Ids等性能参数的变动得到抑制，延长了芯片的使用寿命；

(4)延迟电路在芯片测试阶段即可调整时钟的传输延迟量，解决了设计工艺不同时钟传输延迟量难以控制的问题，让原本不满足设计要求的芯片，性能恢复，提高成品率。

以上所述仅是本实用新型的优选实施方式，应当理解本实用新型并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本实用新型的精神和范围，则都应在本实用新型所附权利要求的保护范围内。

Claims (6)

1.一种适用于图像传感器的时钟传输电路，包括分频电路和计数电路，其特征在于：还包括多个级联的D触发器和延迟电路，其中：

每个D触发器级联的时钟输入端连接同一个时钟信号；第一级D触发器输入控制信号，上级D触发器的输出作为下级触发器的输入，最后一级D触发器输出连接分频电路输入端；时钟信号通过延迟电路连接分频电路输入端，与最后一级D触发器输出信号做“与”处理；

在时钟传输线路上引入NBTI效应抑制信号。

2.根据权利要求1所述的一种适用于图像传感器的时钟传输电路，其特征在于：采用三个级联的D触发器；触发器一的输出作为触发器二的输入，触发器二的输出连接到触发器三的输入，触发器三的输出和时钟做“与”处理后输出到分频电路。

3.根据权利要求1所述的一种适用于图像传感器的时钟传输电路，其特征在于：时钟传输电路中的时钟中继器、D触发器、分频电路和计数电路中所包含的与门、或门均引入了NBTI效应抑制信号NBTI_REDUCE。

4.根据权利要求1所述的一种适用于图像传感器的时钟传输电路，其特征在于：所述延迟电路多个Delay单元；每个所述Delay单元均通过多个反相器组成的Delay电路产生延迟；上一级Delay单元的输出作为下一级的输入，实现Delay的叠加。

5.根据权利要求4所述的一种适用于图像传感器的时钟传输电路，其特征在于：所述Delay单元的数量为四个。

6.根据权利要求4所述的一种适用于图像传感器的时钟传输电路，其特征在于：所述反相器包括P沟道型MOS管MP1、MP2，N沟道型MOS管MN1、MN2；MOS管MP1的源极接入电源VDD；所述MOS管MP1的栅极连接MOS管MN1的栅极；所述MOS管MP1的漏极连接MOS管MN1的漏极；所述MOS管MN1的源极连接MOS管MN2的漏极；所述MOS管MN2的源极接地；所述MOS管MN2的栅极接入复位信号XR；所述MOS管MP1的栅极和所述MOS管MN1的栅极的公共端为反相器的输入端；所述MOS管MP2的源极接入电源VDD；所述MOS管MP2的栅极接入复位信号XR；所述MOS管MP2的漏极、MOS管MP1的漏极和MOS管MN1的漏极的公共端为反相器的输出端。

Images