CN117954404A - 电子装置及制造电子装置的方法 - Google Patents

电子装置及制造电子装置的方法 Download PDF

Info

Publication number
CN117954404A
CN117954404A CN202311377012.1A CN202311377012A CN117954404A CN 117954404 A CN117954404 A CN 117954404A CN 202311377012 A CN202311377012 A CN 202311377012A CN 117954404 A CN117954404 A CN 117954404A
Authority
CN
China
Prior art keywords
tab
substrate
dielectric layer
lateral side
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311377012.1A
Other languages
English (en)
Inventor
金舒永
其王门
翰东和
黄泰永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anrely Technology Singapore Holdings Pte Ltd
Original Assignee
Anrely Technology Singapore Holdings Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anrely Technology Singapore Holdings Pte Ltd filed Critical Anrely Technology Singapore Holdings Pte Ltd
Publication of CN117954404A publication Critical patent/CN117954404A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Ceramic Engineering (AREA)

Abstract

电子装置及制造电子装置的方法。在一个实例中，一种电子装置包括：衬底，其包括导电结构和电介质结构，所述电介质结构包括上部电介质层，电子组件，其在所述衬底的顶侧之上且与所述导电结构耦合，包封物，其在所述衬底的所述顶侧之上且邻近于所述电子组件的横向侧，以及屏蔽物，其在所述电子组件的所述顶侧之上且接触所述包封物的横向侧和所述衬底的第一横向侧。所述导电结构包括在所述衬底的所述第一横向侧处的第一突片结构，并且其中所述第一突片结构接触所述屏蔽物且在所述上部电介质层上方延伸。本文中还公开其它实例和相关方法。

Description

电子装置及制造电子装置的方法
技术领域
本公开大体上涉及电子装置，并且更特别地，涉及电子装置及用于制造电子装置的方法。
背景技术
先前的电子封装和用于形成电子封装的方法是不适当的，例如导致成本过量、可靠性降低、性能相对较低或封装大小过大。通过比较此类方法与本公开并且参考图式，所属领域中具通常知识者将清楚常规和传统方法的其它限制和缺点。
发明内容
本发明的一态样为一种电子装置，所述电子装置包括：衬底，其包括导电结构和电介质结构，所述电介质结构包括上部电介质层；电子组件，其在所述衬底的顶侧之上且与所述导电结构耦合；包封物，其在所述衬底的所述顶侧之上且邻近于所述电子组件的横向侧；以及屏蔽物，其在所述电子组件的所述顶侧之上且接触所述包封物的横向侧和所述衬底的第一横向侧；其中所述导电结构包括在所述衬底的所述第一横向侧处的第一突片结构，并且其中所述第一突片结构接触所述屏蔽物且在所述上部电介质层上方延伸。
在根据本发明的所述态样的电子装置中，所述第一突片结构包括：第一上部突片，其在所述上部电介质层之上；第一下部突片，其在所述上部电介质层之下；以及第一突片通孔，其与所述第一上部突片和所述第一下部突片耦合且延伸穿过所述上部电介质层。
在根据本发明的所述态样的电子装置中，所述第一上部突片和所述第一下部突片接触所述屏蔽物；并且所述上部电介质层在所述第一突片通孔与所述屏蔽物之间。
在根据本发明的所述态样的电子装置中，所述第一上部突片、所述第一下部突片和所述第一突片通孔在所述衬底的所述第一横向侧处接触所述屏蔽物。
在根据本发明的所述态样的电子装置中，所述导电结构包括在所述衬底的第二横向侧处的第二突片结构，所述第二突片结构接触所述屏蔽物且在所述上部电介质层上方延伸。
在根据本发明的所述态样的电子装置中，所述第一突片结构包括：多个上部突片，其位于所述上部电介质层上方且包含所述第一上部突片；多个下部突片，其位于所述上部电介质层下方且包含所述第一下部突片；以及多个突片通孔，其穿过所述上部电介质层定位且包含所述第一突片通孔，其中所述多个突片通孔中的每一突片通孔耦合在所述多个上部突片中的相应一个与所述多个下部突片中的相应一个之间。
在根据本发明的所述态样的电子装置中，所述包封物在所述多个上部突片中的第一个与所述多个上部突片中的第二个之间。
在根据本发明的所述态样的电子装置中，所述第一突片结构包括：多个上部突片，其位于所述上部电介质层上方且包含所述第一上部突片；以及多个突片通孔，其穿过所述上部电介质层定位且包含所述第一突片通孔，其中所述多个突片通孔中的每一突片通孔耦合在所述多个上部突片中的相应一个与所述第一下部突片之间。
在根据本发明的所述态样的电子装置中，所述包封物在所述多个上部突片中的第一个与所述多个上部突片中的第二个之间。
本发明的另一态样为一种电子装置，所述电子装置包括：衬底，其包括导电结构和电介质结构，所述电介质结构包括上部电介质层；电子组件，其在所述衬底的顶侧之上且与所述导电结构耦合；包封物，其在所述衬底的所述顶侧之上且邻近于所述电子组件的横向侧；以及屏蔽物，其在所述电子组件的所述顶侧之上且接触所述包封物的横向侧和所述衬底的第一横向侧；其中所述导电结构包括在所述衬底的所述第一横向侧处的第一突片结构，其中所述第一突片结构接触所述屏蔽物且在所述上部电介质层下方。
在根据本发明的所述另一态样的电子装置中，所述第一突片结构跨越所述衬底的所述第一横向侧连续延伸。
在根据本发明的所述另一态样的电子装置中，所述第一突片结构包括多个间隔开的突片；并且所述电介质结构在所述多个间隔开的突片中的第一个与所述多个间隔开的突片中的第二个之间。
在根据本发明的所述另一态样的电子装置中，所述第一突片结构的上部侧的第一部分从所述上部电介质层暴露；并且所述上部电介质层在所述第一突片结构的第二部分之上。
在根据本发明的所述另一态样的电子装置中，所述包封物包括在所述第一突片结构的顶侧之上且接触所述上部电介质层的横向侧的裙部部分。
在根据本发明的所述另一态样的电子装置中，所述第一突片结构包括多个间隔开的突片；所述包封物包括在所述多个间隔开的突片的顶侧之上的裙部部分；并且所述裙部部分在所述多个间隔开的突片中的第一个与所述多个间隔开的突片中的第二个之间延伸。
本发明的又一态样为一种制造电子装置的方法，所述方法包括：提供衬底，所述衬底包括导电结构和电介质结构，所述电介质结构包括上部电介质层；提供电子组件，所述电子组件在所述衬底的顶侧之上且与所述导电结构耦合；提供包封物，所述包封物在所述衬底的所述顶侧之上且邻近于所述电子组件的横向侧；以及提供屏蔽物，所述屏蔽物在所述电子组件的所述顶侧之上且接触所述包封物的横向侧和所述衬底的第一横向侧；其中所述导电结构包括在所述衬底的所述第一横向侧处的第一突片结构，并且其中所述第一突片结构接触所述屏蔽物且在所述上部电介质层上方延伸。
在根据本发明的所述又一态样的方法中，所述第一突片结构包括：第一上部突片，其在所述上部电介质层之上；第一下部突片，其在所述上部电介质层之下；以及第一突片通孔，其与所述第一上部突片和所述第一下部突片耦合且延伸穿过所述上部电介质层。
在根据本发明的所述又一态样的方法中，所述第一上部突片和所述第一下部突片接触所述屏蔽物；并且所述上部电介质层在所述第一突片通孔与所述屏蔽物之间。
在根据本发明的所述又一态样的方法中，所述第一上部突片、所述第一下部突片和所述第一突片通孔在所述衬底的所述第一横向侧处接触所述屏蔽物。
在根据本发明的所述又一态样的方法中，所述导电结构包括在所述衬底的第二横向侧处的第二突片结构，所述第二突片结构接触所述屏蔽物且在所述上部电介质层上方延伸。
附图说明
图1A和图1B展示范例电子装置的横截面视图。
图1C展示范例电子装置的平面视图。
图2A、图2B、图2C、图2D和图2E展示用于制造范例电子装置的范例方法的沿图1C中的线A-A'截取的横截面视图。
图2A-1、图2B-1、图2C-1、图2D-1和图2E-1展示用于制造范例电子装置的范例方法的沿图1C中的线B-B'截取的横截面视图。
图3A和图3A-1展示图2A中所展示的示例性电子装置的左侧视图。
图3B和图3B-1展示图2A中所展示的示例性电子装置的右侧视图。
图3C和图3D分别展示图2A-1中所展示的示例性电子装置的左侧视图和右侧视图。
图4A和图4A-1展示图2C中所展示的示例性电子装置的左侧视图。
图4B和图4B-1展示图2C中所展示的示例性电子装置的右侧视图。
图4C和图4D分别展示图2C-1中所展示的示例性电子装置的左侧视图和右侧视图。
具体实施方式
以下论述提供电子装置及制造电子装置的方法的各种实例。此类实例是非限制性的，并且所附权利要求书的范围不应限于所公开的特定实例。在以下论述中，术语“实例”和“例如”是非限制性的。
图式示出一般构造方式，并且可能省略熟知特征和技术的描述和细节以免不必要地混淆本公开。另外，图式中的元件未必按比例绘制。例如，图式中的一些元件的尺寸可能相对于其它元件放大，以帮助改进对本公开中所论述的实例的理解。交叉阴影线可在整个图式中使用以标示不同部分，但未必标示相同或不同材料。在整个本公开中，相似参考数字标示相似元件。因此，具有相似元件编号的元件可在图式中展示，但出于清楚起见，本文中可不必重复。
术语“或”意味着由“或”连接的列表中的任何一个或多个项目。作为实例，“x或y”意味着三元素集合{(x),(y),(x,y)}中的任何元素。作为另一实例，“x、y或z”意味着七元素集合{(x),(y),(z),(x,y),(x,z),(y,z),(x,y,z)}中的任何元素。
术语“包括(comprises)”、“包括(comprising)”、“包含(includes)”和“包含(including)”为“开放”术语，并且指定所陈述特征的存在，但并不排除一个或多个其它特征的存在或添加。术语“第一”、“第二”等可在本文中用于描述各种元件，并且这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件相区分。因此，例如，在不脱离本公开的教示的情况下，可将本公开中所论述的第一元件称为第二元件。
除非另外指定，否则术语“耦合”可用于描述彼此直接接触的两个元件或描述通过一个或多个其它元件间接耦合的两个元件。例如，如果元件A耦合到元件B，则元件A可直接接触元件B或通过介入元件C间接耦合到元件B。如本文中所使用，术语“耦合”可指电耦合或机械耦合。类似地，术语“在……之上”或“在……上”可用于描述彼此直接接触的两个元件或描述通过一个或多个其它元件间接耦合的两个元件。
在一个实例中，一种电子装置包括：衬底，其包括导电结构和电介质结构，电介质结构包括上部电介质层，电子组件，其在衬底的顶侧之上且与导电结构耦合，包封物，其在衬底的顶侧之上且邻近于电子组件的横向侧，以及屏蔽物，其在电子组件的顶侧之上且接触包封物的横向侧和衬底的第一横向侧。导电结构包括在衬底的第一横向侧处的第一突片结构，并且其中第一突片结构接触屏蔽物且在上部电介质层上方延伸。
在另一实例中，一种电子装置包括：衬底，其包括导电结构和电介质结构，电介质结构包括上部电介质层，电子组件，其在衬底的顶侧之上且与导电结构耦合，包封物，其在衬底的顶侧之上且邻近于电子组件的横向侧，以及屏蔽物，其在电子组件的顶侧之上且接触包封物的横向侧和衬底的第一横向侧。导电结构包括在衬底的第一横向侧处的第一突片结构，其中第一突片结构接触屏蔽物且在上部电介质层下方。
在另一实例中，一种用以制造电子装置的方法包括：提供衬底，所述衬底包括导电结构和电介质结构，电介质结构包括上部电介质层，提供电子组件，所述电子组件在衬底的顶侧之上且与导电结构耦合，提供包封物，所述包封物在衬底的顶侧之上且邻近于电子组件的横向侧，以及提供屏蔽物，所述屏蔽物在电子组件的顶侧之上且接触包封物的横向侧和衬底的第一横向侧。导电结构包括在衬底的第一横向侧处的第一突片结构，并且其中第一突片结构接触屏蔽物且在上部电介质层上方延伸。
其它实例包含在本公开中。在图式、权利要求书或本公开的说明书中可找到此类实例。
图1A和图1B展示横截面视图，并且图1C展示出示例性电子装置100的顶视图。图1A为沿图1C中的线A-A'截取的横截面视图，并且图1B为沿图1C中的线B-B'截取的横截面视图。图1C为通过电子装置100的包封物13和屏蔽物14展示的电子装置100的顶部平面图。
在图1A、图1B和图1C中所展示的实例中，电子装置100可包括衬底11、电子组件12、包封物13、屏蔽物14和外部互连件15。衬底11可包括电介质结构111和导电结构112。电介质结构111可包括一个或多个电介质层，包含上部电介质层1111。导电结构112可包括在衬底11的横向侧处的突片结构1121、1122、1123或1124。导电结构112还可包括向内端子112i和向外端子112o。电子组件12可包括组件互连件121。电子组件12可在衬底11的顶侧之上，并且可与导电结构111耦合。包封物13可在衬底11的顶侧之上且邻近于电子组件12的横向侧。屏蔽物14可在电子组件12的顶侧之上，并且可接触包封物13的横向侧和衬底11的横向侧。在一些实例中，突片结构1121、1122、1123或1124可接触屏蔽物14，并且可在上部电介质层1111上方延伸。在一些实例中，突片结构1121或1122可在上部电介质层1111上方延伸且可接触屏蔽物14，并且突片结构1123或1124可在上部电介质层1111下方且可接触屏蔽物14。在一些实例中，突片结构1123或1124的上部侧的一部分可从上部电介质层1111暴露，并且上部电介质层1111可在突片结构1123或1124的另一部分之上。
衬底11、包封物13、屏蔽物14和外部互连件15可包括或称为电子封装101或封装101。电子封装101可保护电子组件12免于暴露于外部元件或环境。电子封装101还可提供电子组件12与一个或多个外部组件或其它电子封装之间的耦合。
图2A到图2E和图2A-1到图2E-1展示用于制造电子装置100的范例方法的横截面视图。图2A、图2B、图2C、图2D和图2E展示沿图1C中的线A-A'截取的横截面视图。图2A-1、图2B-1、图2C-1、图2D-1和图2E-1展示沿图1C中的线B-B'截取的横截面视图。
图2A和图2A-1为在早期制造阶段的电子装置100的横截面视图。根据各种实例，衬底11可包括电介质结构111和导电结构112。
在一些实例中，电介质结构111可包括或称为一个或多个堆叠电介质层。例如，一个或多个电介质层可包括彼此堆叠的一个或多个核心层、聚合物层、预浸料层或焊料掩模层。导电结构112的一个或多个层或元件可与电介质层交错。电介质结构111的上部侧和下部侧可分别为衬底11的衬底内侧11i和衬底外侧11o的一部分。衬底外侧11o与衬底内侧11i相对。衬底11可具有连接衬底内侧11i和衬底外侧11o的衬底横向侧，例如第一横向侧11A、第二横向侧11B、第三横向侧11C和第四横向侧11D。在一些实例中，电介质结构111可包括环氧树脂、酚系树脂、玻璃环氧树脂、聚酰亚胺、聚酯、环氧模制化合物或陶瓷。
电介质结构111包括上部电介质层1111，其位于衬底11的内侧11i处(例如，上部电介质层1111可形成衬底11的内侧11i的至少一部分)。在一些实例中，上部电介质层1111可包括或称为钝化层、焊料掩模或阻焊剂。例如，上部电介质层1111可包括环氧树脂或酚系树脂。在一些实例中，如在衬底11的内侧11i与外侧11o之间所测量，电介质结构111的厚度可在大致10微米(μm)到500μm的范围内。
导电结构112可包括一个或多个导电层。导电结构112可包括一个或多个迹线、衬垫、通孔或布线图案。导电结构112可包括设置在衬底内侧11i上的向内端子112i和设置在衬底外侧11o上的向外端子112o。向内端子112i和向外端子112o可分别沿着衬底内侧11i和衬底外侧11o在行或列中彼此间隔开。在一些实例中，向内端子112i和/或向外端子112o可包括或称为导体、衬底连接盘、导电连接盘、衬底衬垫、布线衬垫、连接衬垫、微衬垫或凸块下金属(UBM)。在一些实例中，导电结构112可包括一层或多层铜、铁、镍、金、银、钯或锡。在一些实例中，向内端子112i和向外端子112o中的每一个的厚度可在大致10μm到100μm的范围内。
图3A和图3A-1展示图2A中的衬底11的第一横向侧11A。图3B和图3B-1展示图2A-1中的衬底11的第二横向侧11B。图3C展示图2A-1中的衬底11的第三横向侧11C。图3D展示图2A-1中的衬底11的第四横向侧11D。在图2A、图2A-1和图3A到图3D中所展示的实例中，导电结构112可包括突片结构1121、突片结构1121'、突片结构1122、突片结构1122'、突片结构1123或突片结构1124。突片结构1121、1121'、1122、1122'、1123和1124各自从衬底内侧11i暴露。突片结构1121和1121'也从衬底11的第一横向侧11A暴露。突片结构1122和1122'也从衬底11的第二横向侧11B暴露。突片结构1123也从衬底11的第三横向侧11C暴露。突片结构1124也从衬底11的第四横向侧11D暴露。在一些实例中，向内端子112i可定位在衬底内侧11i的中心区111c中，并且突片结构1121、1121'、1122、1122'、1123和1124可定位在衬底内侧11i的周边区11p中。周边区111p可环绕中心区111c。突片结构1123可跨越衬底11的横向侧连续延伸。
参考图3A，根据各种实例，突片结构1121可包括位于上部电介质层1111之上的上部突片1121U、位于上部电介质层1111之下的下部突片1121L以及穿过上部电介质层1111定位或延伸且耦合在上部突片1121U与下部突片1121L之间的突片通孔1121V。换句话说，上部电介质层1111可包夹在上部突片1121U与下部突片1121L之间。上部突片1121U和下部突片1121L可从衬底11的第一横向侧11A暴露(例如，上部突片1121U和下部突片1121L可在第一横向侧11A处从电介质结构111暴露)。上部电介质层1111可位于突片通孔1121V与第一横向侧11A之间(例如，突片通孔1121V被覆盖/未被暴露)。在一些实例中，如例如图2E中所展示，上部突片1121U和下部突片1121L可接触屏蔽物14，并且上部电介质层1111可在突片通孔1121V与屏蔽物14之间。
上部突片1121U可位于衬底11的内侧11i上。上部突片1121U可沿着衬底11的内侧11i且沿着第一横向侧11A彼此间隔开。在一些实例中，上部突片1121U可包括或称为导电结构112的暴露迹线、路径或部分。
下部突片1121L可沿着衬底11的第一横向侧11A彼此间隔开，并且可从第一横向侧11A暴露。下部突片1121L可位于上部突片1121U之下(例如，下部突片1121L可与上部突片1121U竖直对准)。在一些实例中，如在平行于第一横向侧11A的方向上所测量，上部突片1121U的宽度W可等于或大致等于下部突片1121L的宽度。在一些实例中，暂时参考图2A，如在垂直于第一横向侧11A的方向上所测量，上部突片1121U的长度L可小于下部突片1121L的长度。下部突片1121L可通过覆盖的突片通孔1121V连接上部突片1121U。在一些实例中，下部突片1121L还可通过导电结构112的一个或多个组件(例如，通过导电通孔和/或迹线)连接到向内端子112i。例如，耦合到下部突片1121L的向内端子112i可包括或称为接地端子。下部突片1121L的至少一部分可由上部电介质层1111覆盖。在一些实例中，下部突片1121L可包括或称为暴露的分段迹线、路径或部分。
突片通孔1121V穿透上部电介质层1111层的上部侧和下部侧(例如，突片通孔1121V完全延伸穿过上部电介质层1111)。突片通孔1121A可将上部突片1121U耦合到下部突片1121L。覆盖的突片通孔1121V的横向侧可由上部电介质层1111覆盖(例如，突片通孔1121V未被暴露)。突片通孔1121V可位于上部电介质层1111内部。在某一实例中，一个(或单个)上部突片1121U可通过一个(单个)突片通孔1121V耦合到一个(或单个)下部突片1121L。
耦合到上部突片1121U和下部突片1121L的突片通孔1121V往往会减少或防止突片结构1121与电介质结构111之间的分层。此外，如果开始发生分层，则通过突片通孔1121V减少或防止分层的传播。具有从第一横向侧11A暴露的多个部分的下部突片1121L往往也会减少或防止分层的传播。在一些实例中，上部突片1121U和下部突片1121L的厚度可各自在大致10μm到大致100μm的范围内。突片通孔1121V的厚度可在大致10μm到大致100μm的范围内。
参考图3A-1，突片结构1121'可包括上部突片1121U、下部突片1121L'和突片通孔1121V。在一些实例中，突片结构1121'的上部突片1121U和突片通孔1121V分别类似于如先前所描述的突片结构1121的上部突片1121U和覆盖的突片通孔1121V。根据各种实例，下部突片1121L'可至少连续延伸上部突片1121U的总宽度。换句话说，多个上部突片1121U和突片通孔1121V可耦合到单个下部突片1121L'。在一些实例中，暂时参考图1C，下部突片1121L'可从第一横向侧11A暴露，并且可从第三横向侧11C延伸到第四横向侧11D。在一些实例中，下部突片1121L'可包括或称为暴露的连续迹线、路径或部分。上部突片1121U可通过突片通孔1121V耦合到一个下部突片1121L。
参考图3B，突片结构1122可包括上部突片1122U、下部突片1122L和突片通孔1122V。在一些实例中，突片结构1122的上部突片1122U和下部突片1122L可分别类似于如先前所描述的突片结构1121的上部突片1121U和下部突片1121L。根据各种实例，突片通孔1122V可从衬底11的第二横向侧11B暴露。在此方面，突片通孔1122V可从电介质结构111暴露。突片通孔1122V可穿透电介质层1111，并且将上部突片1122U耦合到下部突片1122L。在一些实例中，一个上部突片1122U可通过一个突片通孔1122V耦合到一个下部突片1122L。在一些实例中，上部突片1122U、下部突片1122L和突片通孔1122V可在衬底11的横向侧处接触屏蔽物14。
参考图3B-1，突片结构1122'可包括上部突片1122U、下部突片1122L'和突片通孔1122V。在一些实例中，上部突片1122U和突片通孔1122V可分别类似于如先前所描述的突片结构1122的上部突片1122U和突片通孔1122V。在一些实例中，突片结构1122'的下部突片1122'可类似于如先前所描述的突片结构1121'的下部突片1121L'。
参考图3C，突片结构1123可跨越第三横向侧11C连续延伸。例如，暂时参考图1C，突片结构1123可从第一横向侧11A延伸到第二横向侧11B。根据各种实例，突片结构1123可类似于突片结构1121的下部突片1121L'。联合参考图2A-1和图3C，突片结构1123的上部侧的至少第一部分从上部电介质层1111暴露。在一些实例中，上部电介质层1111可位于突片结构1123的第二部分之上。在一些实例中，上部电介质层1111可通过激光或通过蚀刻而部分地移除以暴露突片结构1123。上部电介质层1111可具有位于突片结构1123上的横向侧。从上部电介质层1111暴露突片结构1123往往会减少或防止在第三横向侧11C处的上部电介质层1111的分层(例如，使上部电介质层1111相对于第三横向侧11C凹入消除在第三横向侧11C处的分层)。突片结构1123可从衬底11的内侧11i且从衬底11的第三横向侧11C暴露。在一些实例中，突片结构1123可包括或称为沿着衬底11的第二横向侧11B的大部分或整个跨度提供的暴露的连续迹线、路径或部分。
参考图3D，突片结构1124可包含沿着第四横向侧11D彼此间隔开的多个突片1124T。根据各种实例，突片1124T可类似于如先前所描述的突片结构1121的下部突片1121L。联合参考图2A-1和图3D，突片1124T的上部侧的至少第一部分从上部电介质层1111暴露。在一些实例中，上部电介质层1111可位于突片1124T的第二部分之上。在一些实例中，上部电介质层1111可通过激光或通过蚀刻而部分地移除以暴露突片1124T。上部电介质层1111可具有位于突片1124T上的横向侧。从上部电介质层1111暴露突片1124T往往会减少或防止在第四横向侧11D处的上部电介质层1111的分层(例如，使上部电介质层1111相对于第四横向侧11D凹入消除在第四横向侧11D处的分层)。突片1124T可从衬底11的内侧11i和第四横向侧11D暴露。在一些实例中，突片1124T可包括或称为暴露的分段迹线、路径或部分。突片结构1124包含在第四横向侧11D处暴露的多个突片1124T，往往会在发生分层的情况下减少或防止所述分层的传播。突片结构1124可包括跨越衬底111的横向侧的间隔开的突片1124T，并且电介质结构111可在间隔开的突片1124T之间。
返回到图2A和图2A-1，在一些实例中，衬底11可包括或称为层压衬底、陶瓷衬底、刚性衬底、玻璃衬底、硅衬底、印刷电路板、多层衬底或模制引线框架。在一些实例中，衬底11可包括或称为重新分布层(“RDL”)衬底、堆积衬底或无核心衬底。可根据耦合到衬底11的电子组件12的面积或数目而选择衬底11的面积(或“占据面积”)。在一些实例中，衬底11可具有约8毫米(mm)乘8mm到约150mm乘150mm的面积。在一些实例中，衬底11可具有约0.2mm到约4mm的厚度。
在一些实例中，衬底11可为RDL衬底。RDL衬底可包括一个或多个导电重新分布层和一个或多个电介质层，并且(a)可逐层形成在RDL衬底将耦合到的电子装置之上，或(b)可逐层形成在载体之上且接着在电子装置和RDL衬底耦合在一起之后完全地移除或至少部分地移除。RDL衬底可在圆形晶片上以晶片级工艺逐层制造为晶片级衬底，和/或在矩形或方形面板载体上以面板级工艺逐层制造为面板级衬底。RDL衬底可以增材堆积工艺形成，并且可包含与一个或多个导电层交替堆叠的一个或多个电介质层，且限定相应导电重新分布图案或迹线，所述导电重新分布图案或迹线被配置成共同地(a)将电迹线扇出电子装置的占用面积之外，和/或(b)将电迹线扇入电子装置的占用面积内。可使用例如电镀工艺或无电极镀覆工艺等镀覆工艺来形成导电图案。导电图案可包括导电材料，例如铜或其它可镀覆金属。可使用光图案化工艺，例如光刻工艺和用于形成光刻掩模的光阻材料来制作导电图案的位置。RDL衬底的电介质层可用光图案化工艺来图案化，并且可包含光刻掩模，光通过所述光刻掩模暴露于光图案所要特征，例如电介质层中的通孔。电介质层可由例如聚酰亚胺(PI)、苯并环丁烯(BCB)或聚苯并恶唑(PBO)等光可限定的有机电介质层制成。此类电介质材料可以液体形式旋涂或以其它方式涂布，而非以预先形成的膜的形式附接。为了准许恰当地形成所要光限定特征，此类光可限定的电介质材料可省略结构增强剂，或可为无填料的，无股线、织造物或其它颗粒，并且可干扰来自光图案化工艺的光。在一些实例中，无填料电介质材料的此类无填料特性可准许所得电介质层的厚度减小。尽管上文所描述的光可限定的电介质材料可为有机材料，但在一些实例中，RDL衬底的电介质材料可包括一个或多个无机电介质层。一个或多个无机电介质层的一些实例可包括氮化硅(Si3N4)、氧化硅(SiO2)或氮氧化硅(SiON)。一个或多个无机电介质层可通过使用氧化或氮化工艺而非使用光限定的有机电介质材料来生长无机电介质层而形成。此类无机电介质层可为无填料的，无股线、织造物或其它不同的无机颗粒。在一些实例中，RDL衬底可省略永久性核心结构或载体，例如包括双马来酰亚胺三嗪(BT)或FR4的电介质材料，并且这些类型的RDL衬底可包括或称为无核心衬底。
在一些实例中，衬底11可为预先形成的衬底。预先形成的衬底可在附接到电子装置之前制造，并且可包括在相应导电层之间的电介质层。导电层可包括例如铜，并且可使用电镀工艺形成。电介质层可为可以预先形成的膜的形式而非以液体的形式附接的非光可限定层，并且可包含具有例如股线、织造物或用于刚性或结构支撑的其它无机颗粒的填料的树脂。由于电介质层是不可光限定的，因此可使用钻孔或激光来形成例如通孔或开口等特征。在一些实例中，电介质层可包括预浸材料或味之素堆积膜(ABF)。预先形成的衬底可包含永久性核心结构或载体，例如包括双马来酰亚胺三嗪(BT)或FR4的电介质材料，并且电介质层和导电层可形成在永久性核心结构上。在其它实例中，预先形成的衬底可为省略永久性核心结构的无核心衬底，并且电介质层和导电层可形成在牺牲载体上，所述牺牲载体在形成电介质层和导电层之后且在附接到电子装置之前移除。预先形成的衬底可称为印刷电路板(PCB)或层压衬底。此类预先形成的衬底可通过半增材工艺或修改后的半增材工艺来形成。本公开中的衬底可包括预先形成的衬底或RDL衬底。
图2B和图2B-1展示在稍后制造阶段的电子装置100的横截面视图。在图2B和图2B-1中所展示的实例中，电子组件12可设置在衬底11上。在一些实例中，取放装备可拾取电子组件12且将电子组件12放置在衬底11的衬底内侧11i上。在一些实例中，电子组件12可通过大量回焊、热压缩或激光辅助接合来耦合到衬底11。在一些实例中，电子组件12可通过线接合耦合到衬底11的向内端子112i。在一些实例中，电子组件12可包括或称为一个或多个半导体裸片、半导体芯片和或半导体封装。在一些实例中，电子组件12可包括或称为有源元件或无源组件。
电子组件12可包括组件互连件121。组件互连件121可沿着电子组件12的内(或有源)表面在行和/或列方向上彼此间隔开。在一些实例中，组件互连件121可包括或称为衬垫、凸块、支柱、导电柱或焊料球。组件互连件121可包括导电材料，例如铝、铜、铝合金或铜合金。组件互连件121可为电子组件12的输入/输出端子或者接地端子。
在一些实例中，组件互连件121可包括低熔融材料，并且可通过低熔融材料耦合到衬底11的向内端子112i。低熔融材料的实例可包括以下中的一个或多个：Sn、Ag、Pb、Cu、Sn-Pb、Sn37-Pb、Sn95-Pb、Sn-Pb-Ag、Sn-Cu、Sn-Ag、Sn-Au、Sn-Bi和Sn-Ag-Cu。电子组件12的厚度可在大致50μm到大致800μm的范围内，并且面积可在大致0.5mm乘0.5mm到大致70mm乘70mm的范围内。
尽管电子组件12被展示为面向下或以倒装芯片配置耦合到向内端子112i，但审慎考虑和理解，在各种实例中，电子组件12可面向上或以线接合配置耦合到向内端子112i。
图2C和图2C-1展示在稍后制造阶段的电子装置10。图4A和图4A-1为图2C中所展示的电子装置10的左侧视图。图4B和图4B-1为图2C中所展示的电子装置10的右侧视图。图4C和图4D分别为图2C-1中所展示的电子装置10的左侧视图和右侧视图。
根据各种实例，可提供包封物13以覆盖衬底11和电子组件12。在一些实例中，包封物13可设置在衬底11的内侧11i之上且可接触所述内侧。包封物13也可设置在电子组件12的顶侧和横向侧之上且可接触所述顶侧和横向侧。包封物13可具有与衬底11的横向侧11A、11B、11C、11D共面的横向侧。包封物13可覆盖、接触突片结构1121、1121'、1122、1122'、1123和1124的上部部分且在所述上部部分之间延伸。
在一些实例中，包封物13可包括或称为主体或模制件。例如，包封物13可包括环氧模塑化合物、树脂、具有无机填料的有机聚合物、固化剂、催化剂、偶合剂、着色剂或阻燃剂，并且可通过压缩模制、转移模制、液体模制、真空层压、膏印刷或膜辅助模制来形成。在一些实例中，电子组件12的顶侧可从包封物13的上部部分暴露(例如，包封物13可与电子组件12的顶侧共面)。包封物13可保护电子组件12、突片结构1121、1121'、1122、1122'、1123和1124以及衬底11的内侧11i免受外部元件影响。在一些实例中，包封物13的厚度可在大致100μm到大致1000μm的范围内。
现参考图2C-1以及图4C和图4D，在一些实例中，包封物13可包括裙部部分13S。包封物13的裙部部分13S位于突片结构1123和1124上且位于上部电介质层1111的横向侧与衬底11的第三横向侧11C和第四横向侧11D之间。例如，裙部部分13S可接触突片结构1123或1124的顶侧以及上部电介质层1111的横向侧。包封物13的裙部部分13S可在突片结构1123或1124的顶侧之上，并且可接触上部电介质层1111，包含例如上部电介质层1111的横向侧，如图2E-1中所展示。裙部部分13S可在间隔开的突片1124T的顶侧之上，并且可在间隔开的突片1124T之间延伸。
图2D和图2D-1展示在稍后制造阶段的电子装置100的横截面视图。在图2D和图2D-1中所展示的实例中，屏蔽物14可设置在衬底11的横向侧11A、11B、11C、11D以及包封物13的顶侧和横向侧之上且覆盖所述衬底的所述横向侧以及所述包封物的所述顶侧和横向侧。在一些实例中，屏蔽物14可包括一个或多个金属层。屏蔽物14可接触并耦合到横向侧11A、11B、11C、11D所暴露的突片结构1121、1121'、1122、1122'、1123和1124。屏蔽物14还可通过突片结构1121、1121'、1122、1122'、1123和1124耦合到向内端子112i。屏蔽物14可屏蔽电子组件12免受外部电磁干扰。
在一些实例中，屏蔽物14可耦合到突片结构1121的上部突片1121U和下部突片1121L且与之接触。在一些实例中，屏蔽物14可耦合到突片结构1121'的上部突片1121U和下部突片1121L'且与之接触。在一些实例中，屏蔽物14可耦合到突片结构1122的上部突片1122U、下部突片1122L和突片通孔1122V且与之接触。在一些实例中，屏蔽物14可耦合到突片结构1122'的上部突片1122U、下部突片1122L'和突片通孔1122V且与之接触。在一些实例中，屏蔽物14可耦合到突片结构1123且与之接触。在一些实例中，屏蔽物14可耦合到突片结构1124的突片1124T且与之接触。
在一些实例中，屏蔽物14可包括银(Ag)、铜(Cu)、铝(Al)、镍(Ni)、钯(Pd)或铬(Cr)。在一些实例中，屏蔽物14可包括或称为电磁干扰(EMI)屏蔽物、盖或保形金属涂层。当屏蔽物14为保形金属涂层时，可通过溅镀、印刷、涂布、喷涂或镀覆来提供屏蔽物。在一些实例中，屏蔽物14可为散热屏蔽物。在一些实例中，屏蔽物14的厚度可在大致0.1μm到大致10μm的范围内。
图2E和图2E-1展示在稍后制造阶段的电子装置100的横截面视图。在图2E和图2E-1中所展示的实例中，外部互连件15可设置在衬底11的外侧11o之上。外部互连件15可耦合到导电结构112的向外端子112o。外部互连件15可通过衬底11的导电结构112耦合到电子组件12。在一些实例中，外部互连件15可包括或称为支柱、焊料尖端、凸块或焊料球。在一些实例中，外部互连件15可包括锡(NS)、银(Ag)、铅(Pb)、铜(Cu)、Sn-Pb、Sn37-Pb、Sn95-Pb、Sn-Pb-Ag、Sn-Cu、Sn-Ag、Sn-Au、Sn-Bi或Sn-Ag-Cu。例如，外部互连件15可在通过球滴工艺在向外端子112o的下部侧上形成含焊料的导电材料之后通过回焊工艺形成。在一些实例中，外部互连件15可包括导电球，例如焊料球；导电支柱，例如铜支柱；或铜支柱上具有焊料盖的导电柱。外部互连件15可具有大致100μm到大致1200μm的大小。在一些实例中，外部互连件15可称为电子装置100的外部输入/输出端子。
根据各种实例，突片结构1121、1121'、1122、1122'、1123和1124的配置可防止或减少电子装置100中的分层。应注意，如本文中所描述的电子装置100可以各种组合包含本文中所论述的不同的突片结构中的任一个或多个。例如，衬底111的横向侧均可在衬底111的全部四个横向侧上具有突片结构1124，并且衬底的横向侧中的两个横向侧可在两侧上具有突片结构1121且在两个其它横向侧上具有突片结构1122，或者突片结构1122'可在衬底的横向侧中的三个横向侧上且突片结构1121可在衬底111的第四横向侧上，依此类推，并且所公开主题的范围在此方面不受限制。
本公开包含对某些实例的参考。然而，所属领域中具通常知识者将理解，在不脱离本公开的范围的情况下可进行各种改变且可取代等效物。另外，在不脱离本公开的范围的情况下，可对所公开实例作出修改。因此，希望本公开不限于所公开的实例，而是本公开将包含属于所附权利要求书的范围内的所有实例。

Claims (20)

1.一种电子装置，其特征在于，包括：
衬底，其包括导电结构和电介质结构，所述电介质结构包括上部电介质层；
电子组件，其在所述衬底的顶侧之上且与所述导电结构耦合；
包封物，其在所述衬底的所述顶侧之上且邻近于所述电子组件的横向侧；以及
屏蔽物，其在所述电子组件的所述顶侧之上且接触所述包封物的横向侧和所述衬底的第一横向侧；
其中所述导电结构包括在所述衬底的所述第一横向侧处的第一突片结构，并且其中所述第一突片结构接触所述屏蔽物且在所述上部电介质层上方延伸。
2.根据权利要求1所述的电子装置，其特征在于，所述第一突片结构包括：
第一上部突片，其在所述上部电介质层之上；
第一下部突片，其在所述上部电介质层之下；以及
第一突片通孔，其与所述第一上部突片和所述第一下部突片耦合且延伸穿过所述上部电介质层。
3.根据权利要求2所述的电子装置，其特征在于：
所述第一上部突片和所述第一下部突片接触所述屏蔽物；并且
所述上部电介质层在所述第一突片通孔与所述屏蔽物之间。
4.根据权利要求2所述的电子装置，其特征在于：
所述第一上部突片、所述第一下部突片和所述第一突片通孔在所述衬底的所述第一横向侧处接触所述屏蔽物。
5.根据权利要求2所述的电子装置，其特征在于：
所述导电结构包括在所述衬底的第二横向侧处的第二突片结构，所述第二突片结构接触所述屏蔽物且在所述上部电介质层上方延伸。
6.根据权利要求2所述的电子装置，其特征在于，所述第一突片结构包括：
多个上部突片，其位于所述上部电介质层上方且包含所述第一上部突片；
多个下部突片，其位于所述上部电介质层下方且包含所述第一下部突片；以及
多个突片通孔，其穿过所述上部电介质层定位且包含所述第一突片通孔，其中所述多个突片通孔中的每一突片通孔耦合在所述多个上部突片中的相应一个与所述多个下部突片中的相应一个之间。
7.根据权利要求6所述的电子装置，其特征在于：
所述包封物在所述多个上部突片中的第一个与所述多个上部突片中的第二个之间。
8.根据权利要求2所述的电子装置，其特征在于，所述第一突片结构包括：
多个上部突片，其位于所述上部电介质层上方且包含所述第一上部突片；以及
多个突片通孔，其穿过所述上部电介质层定位且包含所述第一突片通孔，其中所述多个突片通孔中的每一突片通孔耦合在所述多个上部突片中的相应一个与所述第一下部突片之间。
9.根据权利要求8所述的电子装置，其特征在于：
所述包封物在所述多个上部突片中的第一个与所述多个上部突片中的第二个之间。
10.一种电子装置，其特征在于，包括：
衬底，其包括导电结构和电介质结构，所述电介质结构包括上部电介质层；
电子组件，其在所述衬底的顶侧之上且与所述导电结构耦合；
包封物，其在所述衬底的所述顶侧之上且邻近于所述电子组件的横向侧；以及
屏蔽物，其在所述电子组件的所述顶侧之上且接触所述包封物的横向侧和所述衬底的第一横向侧；
其中所述导电结构包括在所述衬底的所述第一横向侧处的第一突片结构，其中所述第一突片结构接触所述屏蔽物且在所述上部电介质层下方。
11.根据权利要求10所述的电子装置，其特征在于：
所述第一突片结构跨越所述衬底的所述第一横向侧连续延伸。
12.根据权利要求10所述的电子装置，其特征在于：
所述第一突片结构包括多个间隔开的突片；并且
所述电介质结构在所述多个间隔开的突片中的第一个与所述多个间隔开的突片中的第二个之间。
13.根据权利要求10所述的电子装置，其特征在于：
所述第一突片结构的上部侧的第一部分从所述上部电介质层暴露；并且
所述上部电介质层在所述第一突片结构的第二部分之上。
14.根据权利要求10所述的电子装置，其特征在于：
所述包封物包括在所述第一突片结构的顶侧之上且接触所述上部电介质层的横向侧的裙部部分。
15.根据权利要求10所述的电子装置，其特征在于：
所述第一突片结构包括多个间隔开的突片；
所述包封物包括在所述多个间隔开的突片的顶侧之上的裙部部分；并且
所述裙部部分在所述多个间隔开的突片中的第一个与所述多个间隔开的突片中的第二个之间延伸。
16.一种制造电子装置的方法，其特征在于包括：
提供衬底，所述衬底包括导电结构和电介质结构，所述电介质结构包括上部电介质层；
提供电子组件，所述电子组件在所述衬底的顶侧之上且与所述导电结构耦合；
提供包封物，所述包封物在所述衬底的所述顶侧之上且邻近于所述电子组件的横向侧；以及
提供屏蔽物，所述屏蔽物在所述电子组件的所述顶侧之上且接触所述包封物的横向侧和所述衬底的第一横向侧；
其中所述导电结构包括在所述衬底的所述第一横向侧处的第一突片结构，并且其中所述第一突片结构接触所述屏蔽物且在所述上部电介质层上方延伸。
17.根据权利要求16所述的方法，其特征在于，所述第一突片结构包括：
第一上部突片，其在所述上部电介质层之上；
第一下部突片，其在所述上部电介质层之下；以及
第一突片通孔，其与所述第一上部突片和所述第一下部突片耦合且延伸穿过所述上部电介质层。
18.根据权利要求17所述的方法，其特征在于：
所述第一上部突片和所述第一下部突片接触所述屏蔽物；并且
所述上部电介质层在所述第一突片通孔与所述屏蔽物之间。
19.根据权利要求17所述的方法，其特征在于：
所述第一上部突片、所述第一下部突片和所述第一突片通孔在所述衬底的所述第一横向侧处接触所述屏蔽物。
20.根据权利要求17所述的方法，其特征在于：
所述导电结构包括在所述衬底的第二横向侧处的第二突片结构，所述第二突片结构接触所述屏蔽物且在所述上部电介质层上方延伸。
CN202311377012.1A 2022-10-28 2023-10-24 电子装置及制造电子装置的方法 Pending CN117954404A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/976,094 US20240145369A1 (en) 2022-10-28 2022-10-28 Electronic devices and methods of manufacturing electronic devices
US17/976,094 2022-10-28

Publications (1)

Publication Number Publication Date
CN117954404A true CN117954404A (zh) 2024-04-30

Family

ID=90804433

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311377012.1A Pending CN117954404A (zh) 2022-10-28 2023-10-24 电子装置及制造电子装置的方法

Country Status (3)

Country Link
US (1) US20240145369A1 (zh)
KR (1) KR20240063001A (zh)
CN (1) CN117954404A (zh)

Also Published As

Publication number Publication date
US20240145369A1 (en) 2024-05-02
KR20240063001A (ko) 2024-05-09

Similar Documents

Publication Publication Date Title
US8373276B2 (en) Printed wiring board and method for manufacturing the same
US20090170241A1 (en) Semiconductor Device and Method of Forming the Device Using Sacrificial Carrier
TW202121608A (zh) 半導體裝置及製造半導體裝置的方法
TW202109827A (zh) 半導體裝置及製造半導體裝置的方法
CN111834304A (zh) 半导体装置及制造半导体装置的方法
CN113690197A (zh) 半导体装置及制造半导体装置的方法
US20240047852A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
CN112017975A (zh) 半导体装置和制造半导体装置的方法
US20230117746A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
CN112038328A (zh) 半导体装置及相关方法
US20220285277A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
TWI760725B (zh) 半導體裝置和製造半導體裝置的方法
CN117954404A (zh) 电子装置及制造电子装置的方法
CN114388476A (zh) 半导体装置及制造半导体装置的方法
US20240079282A1 (en) Electronic devices and method of manufacturing an electronic devices
US20240113090A1 (en) Electronic devices and methods of manufacturing electronic devices
US20220068739A1 (en) Electrionic devices with interposer and redistribution layer
CN112216674A (zh) 半导体装置及制造半导体装置的方法
CN117316928A (zh) 电子装置和制造电子装置的方法
TW202416469A (zh) 電子裝置及製造電子裝置的方法
CN118090028A (zh) 电子装置及制造电子装置的方法
CN117334677A (zh) 电子装置和制造电子装置的方法
CN118099105A (zh) 电子装置及制造电子装置的方法
CN113345845A (zh) 半导体装置和制造半导体装置的方法
CN117524995A (zh) 电子装置及制造电子装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication