CN117939929A - 显示装置以及用于显示装置的制造方法 - Google Patents

显示装置以及用于显示装置的制造方法 Download PDF

Info

Publication number
CN117939929A
CN117939929A CN202311051444.3A CN202311051444A CN117939929A CN 117939929 A CN117939929 A CN 117939929A CN 202311051444 A CN202311051444 A CN 202311051444A CN 117939929 A CN117939929 A CN 117939929A
Authority
CN
China
Prior art keywords
electrode
display device
storage capacitor
layer
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311051444.3A
Other languages
English (en)
Inventor
林相亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117939929A publication Critical patent/CN117939929A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/03—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays
    • G09G3/035—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays for flexible display surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本公开涉及一种显示装置和一种用于显示装置的制造方法。根据本公开的实施例，所述显示装置包括：像素电路层，包括基体层和设置在所述基体层上的像素电路；以及发光元件，设置在所述基体层上并且电连接到所述像素电路。所述像素电路包括晶体管和存储电容器，所述存储电容器包括第一电容器电极和第二电容器电极。所述基体层包括凹陷部分。所述第一电容器电极和所述第二电容器电极中的每一者的至少一部分设置在所述凹陷部分中。

Description

显示装置以及用于显示装置的制造方法
相关申请的交叉引用
本申请要求于2022年10月25日提交的第10-2022-0138165号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
实施例涉及一种显示装置、一种柔性显示装置以及一种用于显示装置的制造方法。
背景技术
随着信息技术发展，向用户提供各种信息的显示装置已经是重要的。显示装置包括能够发射光的发光元件和用于驱动发光元件的像素电路。
像素电路包括存储电容器。存储电容器具有其中两个或更多个电极包括面对表面以形成电容的结构。
在基底上需要用于设置存储电容器的大区域，使得存储电容器的两个或更多个电极形成足够的电容。例如，由于空间和面积上的限制，用于形成像素电路的工艺和设计可能受限。因此，需要可以有效地设置存储电容器的结构。
发明内容
实施例提供一种显示装置、一种柔性显示装置以及一种用于显示装置的制造方法，其中，有效地设置存储电容器，并且因此可以容易地执行对于像素电路的工艺和设计。
然而，实施例不限于本文中所阐述的实施例。通过参考下面给出的本公开的详细描述，以上和其它实施例对于本公开所属领域的普通技术人员而言将变得更明显。
根据实施例，一种显示装置可以包括：像素电路层，包括基体层和设置在所述基体层上的像素电路；以及发光元件，设置在所述基体层上并且电连接到所述像素电路。所述像素电路可以包括：晶体管；以及存储电容器，包括第一电容器电极和第二电容器电极。所述基体层可以包括凹陷部分。所述第一电容器电极和所述第二电容器电极中的每一者的至少一部分可以设置在所述凹陷部分中。
根据实施例，所述第一电容器电极和所述第二电容器电极可以包括彼此面对的面对表面，绝缘层设置在所述面对表面之间的。所述面对表面可以包括第一面对表面和第二面对表面。所述第一面对表面可以沿着第一表面延伸。所述第二面对表面可以沿着与所述第一表面不同的第二表面延伸。所述第二表面的法线方向可以与所述基体层的厚度方向不同。
根据实施例，所述凹陷部分的深度可以是所述基体层的厚度的大约10％至大约95％。
根据实施例，所述存储电容器可以包括在所述凹陷部分中的阱部分。所述像素电路层可以包括用于形成所述像素电路的下部辅助电极层、有源层和层间导电层。所述第一电容器电极可以由所述下部辅助电极层形成。所述第二电容器电极可以由所述有源层形成。
根据实施例，所述晶体管可以包括驱动晶体管。所述驱动晶体管的第一源极电极和第一漏极电极可以由所述层间导电层形成，并且所述存储电容器的所述第一电容器电极和所述第二电容器电极与所述驱动晶体管的所述第一源极电极和所述第一漏极电极形成在不同的层上。
根据实施例，所述显示装置还可以包括：同步导电层，在平面图中与所述驱动晶体管的第一栅极电极重叠并且由所述下部辅助电极层形成。所述第一电容器电极可以电连接到所述第一源极电极和所述同步导电层，并且所述第一电容器电极可以通过由所述层间导电层形成的桥接图案层电连接到所述发光元件的阳极电极。
根据实施例，所述显示装置还可以包括：数据线，电连接到所述像素电路。所述晶体管还可以包括电连接到所述数据线的开关晶体管。所述数据线延伸的方向和所述阱部分延伸的方向可以平行。
根据实施例，所述显示装置还可以包括：数据线，电连接到所述像素电路。所述晶体管还可以包括电连接到所述数据线的开关晶体管。在平面图中，所述阱部分可以设置在所述驱动晶体管的第一栅极电极与所述开关晶体管的第二栅极电极之间。
根据实施例，所述第一栅极电极和所述第二栅极电极延伸的方向和所述阱部分延伸的方向可以平行。
根据实施例，所述第二电容器电极和所述开关晶体管的第二源极电极可以彼此是一体的，并且所述第二电容器电极和所述开关晶体管的第二漏极电极可以彼此是一体的。
根据实施例，在平面图中，所述阱部分可以与所述层间导电层不重叠。
根据实施例，所述显示装置还可以包括：第一子像素、第二子像素和第三子像素，所述第一子像素、所述第二子像素和所述第三子像素各自包括所述发光元件。所述存储电容器可以包括在所述凹陷部分中的阱部分。所述存储电容器可以包括所述在第一子像素中的第一存储电容器、在所述第二子像素中的第二存储电容器和在所述第三子像素中的第三存储电容器。所述第一存储电容器、所述第二存储电容器和所述第三存储电容器中的每一者可以包括所述阱部分。
根据实施例，所述显示装置还可以包括：第一子像素、第二子像素和第三子像素，所述第一子像素、所述第二子像素和所述第三子像素各自包括所述发光元件。所述存储电容器可以包括所述凹陷部分中的阱部分。所述存储电容器可以包括所述第一子像素的第一存储电容器、所述第二子像素中的第二存储电容器和所述第三子像素中的第三存储电容器。所述阱部分可以不形成在所述第一存储电容器和所述第二存储电容器中。所述阱部分可以形成在所述第三存储电容器中。所述第三存储电容器的电容可以大于所述第一存储电容器的电容和所述第二存储电容器的电容。
根据实施例，在平面图中，所述第一存储电容器的面积、所述第二存储电容器的面积和所述第三存储电容器的面积可以彼此基本上相等。
根据实施例，在平面图中，所述第一存储电容器的结构、所述第二存储电容器的结构和所述第三存储电容器的结构可以彼此基本上相同。
根据实施例，所述像素电路层可以包括无电路区域，所述像素电路不设置在所述无电路区域中。所述基体层可以配置为透射光，使得所述显示装置具有背部发射结构。
根据实施例，所述存储电容器可以包括在所述凹陷部分中的阱部分。所述阱部分可以具有包括在第一方向上延伸的长边和在与所述第一方向不同的第二方向上延伸的短边的形状。
根据实施例，所述存储电容器可以包括在所述凹陷部分中的阱部分。所述阱部分可以包括多个阱部分。所述多个阱部分可以在沿着第一方向的行方向和沿着与所述第一方向不同的第二方向的列方向上以矩阵结构布置。
根据实施例，所述存储电容器可以包括在所述凹陷部分中的阱部分。所述阱部分可以包括多个阱部分。所述多个阱部分可以沿着一方向顺序地布置。
根据实施例，所述发光元件可以是有机发光二极管(OLED)。
根据实施例，所述显示装置可以是可弯折显示装置、弯曲显示装置和可折叠显示装置中的一种或多种。
根据实施例，所述显示装置可以是沿着弯折线可弯折的。所述存储电容器可以包括所述凹陷部分中的阱部分。所述弯折线延伸的方向和所述阱部分延伸的方向可以彼此相同。
根据实施例，所述晶体管可以包括：栅极电极，由第一层间导电层形成；以及源极电极和漏极电极，所述源极电极和所述漏极电极由在所述第一层间导电层上的第二层间导电层形成。所述第一电容器电极可以由所述第一层间导电层形成。所述第二电容器电极可以由所述第二层间导电层形成。
根据实施例，一种显示装置可以包括：基体层；像素电路层，设置在所述基体层上并且包括像素电路；以及发光元件，设置在所述基体层上并且电连接到所述像素电路。所述像素电路可以包括晶体管和存储电容器，所述存储电容器包括形成彼此面对的面对表面的第一电容器电极和第二电容器电极。所述面对表面可以包括沿着第一平面的第一面对表面和沿着与所述第一平面形成角度的第二平面的第二面对表面。所述第二平面的法线方向可以与所述基体层的厚度方向不同。
根据实施例，配置为沿着弯折线折叠的柔性显示装置可以包括：基体层，包括凹入部分；像素电路，包括存储电容器，所述存储电容器包括设置在所述凹入部分中的电容器电极；以及发光元件，电连接到所述像素电路。所述凹入部分可以具有沿着所述弯折线延伸的形状。
根据实施例，一种用于显示装置的制造方法可以包括：通过去除基体层的至少一部分形成凹陷部分；在所述基体层上形成下部线；以及在所述基体层上形成发光元件。所述形成所述下部线可以包括形成下部辅助电极层、有源层和层间导电层。所述形成所述下部辅助电极层可以包括图案化所述下部辅助电极层以形成存储电容器的第一电容器电极，使得所述存储电容器的所述第一电容器电极的至少一部分在所述凹陷部分中。所述形成所述有源层可以包括图案化所述有源层以形成所述存储电容器的第二电容器电极，使得所述存储电容器的所述第二电容器电极的至少一部分在所述凹陷部分中。
根据实施例，所述第一电容器电极和所述第二电容器电极可以包括彼此面对的面对表面，绝缘层设置在所述面对表面之间。所述面对表面可以包括第一面对表面和第二面对表面。所述第一面对表面可以沿着第一表面延伸。所述第二面对表面可以沿着与所述第一表面不同的第二表面延伸。所述第二表面的法线方向可以与所述基体层的厚度方向不同。
根据实施例，所述基体层可以包括玻璃基底。所述形成所述凹陷部分可以包括对所述基体层执行湿蚀刻工艺。
根据实施例，所述基体层可以包括聚酰亚胺。所述形成所述凹陷部分可以包括对所述基体层执行激光工艺。
根据实施例，所述形成所述下部线可以包括形成驱动晶体管和开关晶体管。所述形成所述有源层可以包括：形成所述驱动晶体管的第一有源层，以及形成所述开关晶体管的第二有源层和第二源极电极。所述形成所述层间导电层可以包括形成所述驱动晶体管的第一源极电极、第一栅极电极、第一漏极电极、所述开关晶体管的第二栅极电极和第二漏极电极。所述第一电容器电极可以电连接到所述驱动晶体管的所述第一源极电极。所述第二电容器电极可以电连接到所述开关晶体管的所述第二漏极电极。
根据实施例，提供了一种显示装置、一种柔性显示装置以及一种用于显示装置的制造方法，其中，可以有效地设置存储电容器，并且因此可以容易地执行对于像素电路的工艺和设计。
附图说明
图1和图2是示出根据实施例的显示装置的示意性平面图；
图3是示出根据实施例的显示装置的框图；
图4是示出根据实施例的显示装置的示意性截面图；
图5是示出根据实施例的包括在子像素中的像素电路的示意图；
图6是示出根据实施例的显示装置的堆叠结构的示意性截面图；
图7和图8是示出根据实施例的电极结构的示意性平面图；
图9是示出根据实施例的存储电容器的结构的示意性框图；
图10和图12是示出根据实施例的存储电容器的示意图，图11是示出根据实施例的显示装置的一部分的示意性平面图；
图13是沿着图8的线A-A’和线B-B’的截取的示意性截面图；
图14是沿着图8的线C-C’截取的示意性截面图；
图15和图16是示出根据实施例的存储电容器的布置结构的示意性平面图；
图17是沿着图16的线D-D’截取的示意性截面图；
图18是示出根据实施例的存储电容器的阱部分、栅极线和数据线之间的关系的示意性平面图；
图19是示出根据实施例的子像素的存储电容器的面积的示意性平面图；
图20是示出显示装置具有背部发射结构的实施例的示意性截面图；
图21是示出根据另一实施例的显示装置的堆叠结构的示意性截面图；
图22是示出根据另一实施例的存储电容器的示意性截面图；以及
图23至图26是示出根据实施例的用于显示装置的制造方法的对于每个工艺步骤的示意性截面图。
具体实施方式
在以下描述中，出于说明的目的阐述了许多具体细节，以便提供对本发明的各种实施例或实施方式的透彻理解。如本文中所使用的，“实施例”和“实施方式”是作为本文中公开的装置或方法的非限制性示例的可互换词语。然而，明显的是，可以在没有这些具体细节或者具有一个或多个等同布置的情况下实践各种实施例。这里，各种实施例不必是排他性的，也不必限制本公开。例如，实施例的具体形状、配置和特性可以在另一实施例中使用或实现。
除非另外说明，否则所示出的实施例将被理解为提供本发明的特征。因此，除非另外说明，否则在不脱离本发明的情况下，可以将各种实施例的特征、组件、模块、层、膜、面板、区和/或方面等(在下文中，单独地称为或统称为“元件”)以其它方式组合、分离、互换和/或重新布置。
通常提供附图中的交叉影线和/或阴影的使用来使相邻的元件之间的边界清楚。这样，除非说明，否则交叉影线或阴影的存在或不存在都不传达或表明对特定材料、材料性质、尺寸、比例、所示元件之间的共性和/或元件的任何其它特性、属性、性质等的任何偏好或要求。此外，在附图中，为了清楚和/或描述的目的，可能夸大了元件的尺寸和相对尺寸。当可以不同地实现实施例时，可以与所描述的顺序不同地执行具体工艺顺序。例如，两个连续描述的工艺可以基本上同时执行，或者以与所描述的顺序相反的顺序执行。另外，同样的附图标记指代同样的元件。
当元件或层被称为“在”另一元件或层“上”、“连接到”或者“耦接到”另一元件或层时，所述元件或层可以直接在所述另一元件或层上、直接连接到或直接耦接到所述另一元件或层，或者可以存在居间元件或居间层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或者“直接耦接到”另一元件或层时，不存在居间元件或居间层。为此，术语“连接”可以指具有或者不具有居间元件的物理连接、电连接和/或流体连接。此外，第一方向DR1、第二方向DR2和第三方向DR3不限于与直角坐标系的诸如X轴、Y轴和Z轴的三个轴对应的方向，并且可以以更广泛的意义解释。例如，第一方向DR1、第二方向DR2和第三方向DR3可以彼此垂直，或者可以表示不彼此垂直的不同方向。出于本公开的目的，“A和B中的至少一个(种/者)”可以被解释为表示仅A、仅B或者A和B的任意组合。另外，“X、Y和Z中的至少一个(种/者)”和“从由X、Y和Z组成的组中选择的至少一个(种/者)”可以被解释为仅X、仅Y、仅Z或者X、Y和Z中的两个或更多个的任意组合。如本文中所使用的，术语“和/或”包括一个或多个相关所列项的任意组合和所有组合。
尽管在本文中可以使用术语“第一”、“第二”等来描述各种类型的元件，但是这些元件不应受这些术语的限制。这些术语用于将一个元件与另一元件区分开。因此，在不脱离本公开的教导的情况下，下面讨论的第一元件可以被命名为第二元件。
出于描述的目的，在本文中可以使用诸如“在……之下”、“在……下方”、“在……下面”、“下”、“在……上方”、“上”、“在……之上”、“较高的”和“侧”(例如，如在“侧壁”中)等的空间相对术语，并且从而描述如附图中所示的一个元件与另一元件(多个元件)的关系。除了附图中描绘的方位之外，空间相对术语还旨在涵盖设备在使用、操作和/或制造中的不同方位。例如，如果设备在附图中被翻转，则被描述为“在”其它元件或特征“下方”或“之下”的元件将随后被定向为“在”其它元件或特征“上方”。因此，术语“在……下方”可以涵盖上方和下方两种方位。此外，设备可以被另外定向(例如，旋转90度或者在其它方位处)，并且如此，相应地解释本文中使用的空间相对描述语。
本文中使用的术语是出于描述特定实施例的目的，并且不旨在进行限制。如本文中所使用的，除非上下文另外明确指出，否则单数形式“一”、“一个(种/者)”和“所述(该)”也旨在包括复数形式。另外，当在本说明书中被使用时，术语“包括”、“包含”、“含有”和/或“具有”说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组，但不排除存在或附加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。还注意的是，如本文中所使用的，术语“基本上”、“大约”和其它类似术语用作近似术语而非程度术语，并且如此，用于解释将由本领域普通技术人员认识到的测量值、计算值和/或提供值的固有偏差。
在本文中参照作为实施例和/或中间结构的示意图的截面图和/或分解图来描述各种实施例。这样，预计到由于例如制造技术和/或公差引起的示图的形状的变化。因此，本文中公开的实施例不应当必然被解释为局限于示出的区的具体形状，而是将包括例如由于制造引起的形状上的偏差。以这种方式，附图中所示的区在本质上可以是示意性的，并且这些区的形状可以不反映装置的区的实际形状，并且如此，不必然旨在进行限制。
如本领域中的惯例，在附图中从功能块、单元和/或模块的角度描述和示出一些实施例。本领域技术人员将领会的是，这些块、单元和/或模块通过可以使用基于半导体的制造技术或其它制造技术形成的电子(或光学)电路(诸如，逻辑电路、分立组件、微处理器、硬连线电路、存储器元件和布线连接等)被物理上地实现。在块、单元和/或模块通过微处理器或其它类似硬件实现的情况下，可以使用软件(例如，微代码)对它们进行编程和控制，以执行在本文中讨论的各种功能，并且可以选择性地由固件和/或软件驱动。还预期的是，每个块、单元和/或模块可以通过专用硬件实现，或者可以被实现为用于执行一些功能的专用硬件和用于执行其它功能的处理器(例如，一个或多个编程的微处理器和相关联的电路)的组合。另外，在不脱离本发明的范围的情况下，一些实施例的每个块、单元和/或模块可以被物理上地分成两个或更多个相互作用并且分立的块、单元和/或模块。此外，在不脱离本发明的范围的情况下，一些实施例的块、单元和/或模块可以物理上地组合成更复杂的块、单元和/或模块。
本公开涉及显示装置、柔性显示装置以及用于显示装置的制造方法。在下文中，参照附图描述根据实施例的显示装置、柔性显示装置以及用于显示装置的制造方法。
参照图1至图3描述了根据实施例的显示装置1。图1和图2是示出根据实施例的显示装置的示意性平面图。图3是示出根据实施例的显示装置的框图。
显示装置1可以发射光。显示装置1可以是包括例如发光元件LD(参考图4)作为光源的电子装置。显示装置1可以应用于各种装置，并且适用的装置不限于具体示例。
根据实施例，显示装置1可以是柔性显示装置。例如，显示装置1可以是可卷曲显示装置、可弯折显示装置、弯曲显示装置和可折叠显示装置中的一种或多种。例如，显示装置1可以沿着弯折线BL(参考图2)折叠。根据实施例，弯折线BL可以沿着第二方向DR2延伸，并且弯折线BL延伸的方向可以与包括在存储电容器CST(参考图9)中的阱部分1000(参考图9)延伸的方向对应。后面描述与此相关的详细内容。
显示装置1可以包括基体层BSL和基体层BSL上的子像素SPX。子像素SPX可以被提供为形成一个或多个像素PXL。显示装置1可以包括显示区域DA和非显示区域NDA。非显示区域NDA可以表示除了显示区域DA以外的区域。非显示区域NDA可以围绕显示区域DA的至少一部分。
基体层BSL可以形成显示装置1的基体构件。基体层BSL可以是刚性或柔性的基底或膜。例如，基体层BSL可以包括玻璃基底(或钢化玻璃基底)。在另一示例中，基体层BSL可以包括包含塑料或金属的柔性基底或柔性膜。在另一示例中，基体层BSL可以具有包括绝缘层的结构。根据实施例，在显示装置1是柔性显示装置的情况下，基体层BSL可以包括诸如聚合物树脂(诸如聚酰亚胺)的绝缘材料。根据实施例，基体层BSL可以是基本上透明的。例如，可以实现显示装置1具有背部发射结构的实施例。然而，实施例不限于具体示例。
显示区域DA可以指设置子像素SPX的区域。非显示区域NDA可以指其中未设置子像素SPX的区域。与子像素SPX连接(例如，电连接)的线和焊盘等可以设置在非显示区域NDA中。
根据实施例，像素PXL(或子像素SPX)可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的一者或多者可以形成像素单元。例如，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每一者可以发射一种颜色的光。例如，第一子像素SPX1可以是发射绿色(例如，第一颜色)的光的绿色像素，第二子像素SPX2可以是发射红色(例如，第二颜色)的光的红色像素，并且第三子像素SPX3可以是发射蓝色(例如，第三颜色)的光的蓝色像素。
根据实施例，显示装置1可以包括像素单元110、栅极驱动器120、数据驱动器130和控制器140。
像素单元110可以包括设置在显示区域DA中的子像素SPX。像素单元110可以包括连接到扫描线SL和数据线DL的子像素SPX。
栅极驱动器120可以设置在像素单元110的一侧。栅极驱动器120可以从控制器140接收第一控制信号SCS。栅极驱动器120可以将扫描信号提供到子像素SPX。栅极驱动器120可以响应于第一控制信号SCS将扫描信号供应到在第一方向DR1上延伸的扫描线SL。扫描信号可以通过扫描线SL提供到子像素SPX。
第一控制信号SCS可以是用于控制栅极驱动器120的驱动时序的信号。第一控制信号SCS可以包括用于扫描信号的扫描开始信号和时钟信号。扫描信号可以被设定为与对应的扫描信号所供应到的晶体管的类型对应的栅极导通电平。
数据驱动器130可以设置在像素单元110的一侧。数据驱动器130可以从控制器140接收第二控制信号DCS。数据驱动器130可以将数据信号提供到子像素SPX。数据驱动器130可以响应于第二控制信号DCS将数据信号供应到在第二方向DR2上延伸的数据线DL。例如，第二控制信号DCS可以通过数据线DL提供到子像素SPX。第二控制信号DCS可以是用于控制数据驱动器130的驱动时序的信号。
根据实施例，显示装置1还可以包括补偿器。补偿器可以从控制器140接收用于子像素SPX的感测和劣化补偿的第三控制信号。补偿器可以通过感测线SENL(参考图5)接收从子像素SPX提取的感测值(例如，电流或电压信息)。补偿器可以基于感测值生成用于补偿子像素SPX的劣化的补偿值。
扫描线SL可以沿着像素行(例如，第一方向DR1)延伸并且可以连接(例如，电连接)到子像素SPX。数据线DL可以沿着像素列(例如，第二方向DR2)延伸并且可以连接(例如，电连接)到子像素SPX。
在图3中，栅极驱动器120、数据驱动器130和控制器140被单独地示出，但是栅极驱动器120、数据驱动器130和控制器140的至少一部分可以被集成到单个模块或集成电路(IC)芯片中。
例如，参照图4描述根据实施例的显示装置1的用于形成子像素SPX的堆叠结构。图4是示出根据实施例的显示装置的示意性截面图。
根据实施例，显示装置1(或子像素SPX(参考图1))可以包括发光元件LD。根据实施例，发光元件LD可以以各种形式提供。在描述中，为了便于描述，基于发光元件LD是有机发光二极管(OLED)的实施例描述本公开。
参照图4，显示装置1可以包括像素电路层PCL和发光元件层EML。
像素电路层PCL可以包括用于驱动发光元件LD的像素电路PXC(参考图5)。像素电路层PCL可以包括基体层BSL(参考图1)、用于形成像素电路PXC的导电层以及设置在导电层之间的绝缘层。后面参照图6之后的附图描述用于形成像素电路层PCL的堆叠结构的详细描述。
像素电路PXC可以包括薄膜晶体管并且可以连接(例如，电连接)到发光元件LD，以提供用于使发光元件LD发射光的电信号。后面参照图5描述像素电路PXC的结构。
发光元件层EML可以设置在像素电路层PCL上。根据实施例，发光元件层EML可以包括发光元件LD、像素限定层PDL和薄膜封装层TFE。
发光元件LD可以设置在像素电路层PCL上。根据实施例，发光元件LD可以包括第一电极ELT1、发光层EL和第二电极ELT2。根据实施例，发光层EL可以设置在由像素限定层PDL限定的区域中。发光层EL的一个表面可以连接(例如，电连接)到第一电极ELT1，并且发光层EL的另一表面可以连接(例如，电连接)到第二电极ELT2。
第一电极ELT1可以是用于发光层EL的阳极电极，并且第二电极ELT2可以是用于发光层EL的公共电极(或阴极电极)。根据实施例，第一电极ELT1和第二电极ELT2可以包括导电材料。例如，第一电极ELT1可以包括具有反射性质的导电材料，并且第二电极ELT2可以包括透明的导电材料，但是实施例不限于此。
发光层EL可以具有包括光发生层的多层薄膜结构。发光层EL可以包括空穴注入层、空穴传输层、光发生层、空穴阻挡层、电子传输层和电子注入层，空穴注入层用于注入空穴，空穴传输层具有优异的空穴传输性质并且用于通过抑制未在光发生层中复合的电子的移动来增加空穴和电子的复合的机会，光发生层用于通过注入的电子和空穴的复合发射光，空穴阻挡层用于抑制未在光发生层中复合的空穴的移动，电子传输层用于将电子平稳地传输到光发生层，电子注入层用于注入电子。发光层EL可以基于从第一电极ELT1和第二电极ELT2提供的电信号发射光。
像素限定层PDL可以设置在像素电路层PCL上，以限定布置光发射层EL的位置。像素限定层PDL可以包括有机材料。根据实施例，像素限定层PDL可以包括丙烯酸树脂、环氧树脂、苯酚树脂、聚酰胺树脂和聚酰亚胺树脂的组中的一种或多种。然而，实施例不限于此。
薄膜封装层TFE可以设置在发光元件LD(例如，第二电极ELT2)上。薄膜封装层TFE可以抵消由发光元件LD和像素限定层PDL产生的台阶差(或使由发光元件LD和像素限定层PDL产生的台阶差平坦化)。薄膜封装层TFE可以包括覆盖发光元件LD的绝缘层。根据实施例，薄膜封装层TFE可以具有其中无机层和有机层交替地堆叠的结构。
例如，参照图5描述根据实施例的像素电路PXC。图5是示出根据实施例的包括在子像素中的像素电路的示意图。参考图5，子像素SPX可以包括像素电路PXC。像素电路PXC可以驱动发光元件LD。根据实施例，用于形成一个像素单元的多个子像素SPX中的每一个可以包括像素电路PXC。
像素电路PXC可以连接(例如，电连接)到扫描线SL、数据线DL、第一电力线PL1和第二电力线PL2。像素电路PXC可以进一步连接(例如，电连接)到感测线SENL。
发光元件LD可以发射具有与从数据线DL提供的数据信号对应的亮度的光。
像素电路PXC可以设置在第一电力线PL1与发光元件LD之间。像素电路PXC可以连接(例如，电连接)到第一扫描信号所供应到的扫描线SL和数据信号所供应到的数据线DL。像素电路PXC可以连接(例如，电连接)到第二扫描信号所供应到的扫描控制线SSL，并且可以连接(例如，电连接)到参考电源(或初始化电源)或与感测电路连接的感测线SENL。根据实施例，第二扫描信号可以与第一扫描信号相同或不同。在第二扫描信号和第一扫描信号彼此相同的情况下，扫描控制线SSL可以与扫描线SL集成。然而，实施例不限于此。
像素电路PXC可以包括一个或多个电路元件。例如，像素电路PXC可以包括第一晶体管M1、第二晶体管M2、第三晶体管M3和存储电容器CST。
第一晶体管M1可以连接(例如，电连接)在第一电力线PL1与第二节点N2之间。第二节点N2可以是像素电路PXC和发光元件LD所连接到的节点。例如，第二节点N2可以是连接到第一晶体管M1的电极(例如，图8中的第一源极电极SE1)和发光元件LD的第一电极ELT1(参考图4)的节点。第一晶体管M1的第一栅极电极GE1(参考图8)可以连接(例如，电连接)到第一节点N1。第一晶体管M1可以响应于第一节点N1的电压控制供应到发光元件LD的驱动电流。第一晶体管M1可以是驱动晶体管。
根据实施例，连接(例如，电连接)到第二节点N2以接收供应到发光元件LD的阳极信号的同步电极层CYNC可以设置在第一晶体管M1(例如，第一晶体管M1的第一栅极电极GE1)下面。
第二晶体管M2可以连接(例如，电连接)在数据线DL与第一节点N1之间。例如，第二晶体管M2的第二栅极电极GE2(参考图8)可以连接(例如，电连接)到扫描线SL。在从扫描线SL供应栅极导通电压(例如，高电平电压)的第一扫描信号的情况下，第二晶体管M2可以导通，以将数据线DL和第一节点N1电连接。
对于每个帧周期，对应的帧的数据信号可以供应到数据线DL，并且在其中供应栅极导通电压的第一扫描信号的周期期间，数据信号可以通过第二晶体管M2传输到第一节点N1。第二晶体管M2可以是用于将每个数据信号传输到子像素SPX的内部的开关晶体管。
存储电容器CST的第一电容器电极LE可以连接(例如，电连接)到第二节点N2，并且存储电容器CST的第二电容器电极UE可以连接(例如，电连接)到第一节点N1。存储电容器CST可以在每个帧周期期间充入与供应到第一节点N1的数据信号对应的电压。
第三晶体管M3可以连接(例如，电连接)在第二节点N2与感测线SENL之间。第三晶体管M3的第三栅极电极GE3(参考图8)可以连接到扫描控制线SSL。在从扫描控制线SSL供应栅极导通电压(例如，高电平电压)的第二扫描信号(或第一扫描信号)的情况下，第三晶体管M3可以导通，以将供应到感测线SENL的参考电压(或初始化电压)传输到第二节点N2，或者将第二节点N2的电压传输到感测线SENL。通过感测线SENL传输到感测电路的第二节点N2的电压可以被提供到外部电路(例如，控制器140(参考图3))，以用于补偿(或防止)子像素SPX的特性偏差。
在图5中，包括在像素电路PXC中的全部晶体管是N型晶体管，但是实施例不限于此。例如，第一晶体管M1、第二晶体管M2和第三晶体管M3中的至少一者可以被改变为P型晶体管。例如，子像素SPX的结构和驱动方法可以根据实施例被不同地改变。
发光元件LD可以连接(例如，电连接)在第一电力线PL1与第二电力线PL2之间。例如，发光元件LD的第一电极ELT1可以连接(例如，电连接)到像素电路PXC，并且发光元件LD的第二电极ELT2(参考图4)可以连接(例如，电连接)到第二电力线PL2。
第一电力线PL1的电力和第二电力线PL2的电力可以具有不同的电位。例如，第一电力线PL1的电力可以是从第一电源VDD供应的高电位像素电力，并且第二电力线PL2的电力可以是从第二电源VSS供应的低电位像素电力。第一电力线PL1的电力与第二电力线PL2的电力之间的电位差可以被设定为发光元件LD的阈值电压或更高。
第一电力线PL1可以连接(例如，电连接)到第一晶体管M1。第二电力线PL2可以连接(例如，电连接)到发光元件LD的阴极电极(例如，第二电极ELT2)。
每个发光元件LD可以在第一电力线PL1与第二电力线PL2之间在正向偏置方向上连接，以形成每个有效光源。多个有效光源可以形成子像素SPX的发光元件LD。
发光元件LD可以发射具有与通过像素电路PXC供应的驱动电流对应的亮度的光。在每个帧周期期间，像素电路PXC可以将与数据信号对应的驱动电流供应到发光元件LD。发光元件LD可以发射具有与流经发光元件LD的电流对应的亮度的光。
根据实施例的用于子像素SPX的像素电路PXC不限于上述示例。根据实施例，像素电路PXC也可以包括七个晶体管和一个存储电容器。
例如，参照图6至图20描述根据实施例的显示装置1。为了便于描述，简化或不重复对于与上述内容相同(或相似)的内容的描述。
图6是示出根据实施例的显示装置的堆叠结构的示意性截面图。参照图6，包括在根据实施例的显示装置1(例如，像素电路层PCL)中的堆叠结构可以具有这样的形式：在其中基体层BSL、下部辅助电极层BML、缓冲层BFL、有源层ACT、栅极绝缘层GI、层间导电层ICL、层间绝缘层ILD和保护层PSV顺序地堆叠的结构中图案化至少一部分。例如，上述可以根据结构被图案化，以形成像素电路PXC。形成在基体层BSL上的下部辅助电极层BML、有源层ACT和层间导电层ICL可以被称为下部线。
基体层BSL可以形成(或配置)显示装置1的基体表面。如上所述，基体层BSL可以包括各种材料，并且基体层BSL的示例不受特别限制。
缓冲层BFL可以是用于防止杂质扩散(或渗透)或者湿气渗透到包括半导体的有源层ACT的层。根据实施例，缓冲层BFL可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)的组中的一种或多种。然而，实施例不限于上述示例。
有源层ACT可以包括半导体。例如，有源层ACT可以包括多晶硅、低温多晶硅(LTPS)、非晶硅和氧化物半导体的组中的一种或多种。根据实施例，有源层ACT可以包括氧化物半导体，以形成存储电容器CST(参考图5)的电极。
有源层ACT可以形成第一晶体管M1(参考图5)、第二晶体管M2(参考图5)和第三晶体管M3(参考图5)的沟道。例如，与第一晶体管M1、第二晶体管M2和第三晶体管M3的源极电极SE1、SE2和SE3(参考图8)或漏极电极DE1、DE2和DE3(参考图8)接触的部分可以作为层间导电层ICL的一部分被掺杂有杂质。
下部辅助电极层BML和层间导电层ICL可以包括导电材料。根据实施例，下部辅助电极层BML和层间导电层ICL中的每一者可以包括一个或多个导电层。根据实施例，下部辅助电极层BML和层间导电层ICL中的每一者可以包括金(Au)、银(Ag)、铝(Al)、钼(Mo)、铬(Cr)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)和铂(Pt)的组中的一种或多种。然而，实施例不限于上述示例。
栅极绝缘层GI和层间绝缘层ILD可以分别设置在有源层ACT和层间导电层ICL上。保护层PSV可以设置在层间绝缘层ILD上。根据实施例，下部辅助电极层BML、有源层ACT和层间导电层ICL中的两者或多者可以通过形成在栅极绝缘层GI和层间绝缘层ILD中的一者或多者中的接触构件CH(参考图7)彼此连接(例如，电连接)。层间导电层ICL或有源层ACT可以通过形成在保护层PSV中的接触部分(例如，第一接触部分CNT1(参考图8)和第二接触部分CNT2(参考图8))连接(例如，电连接)到第一电极ELT1(参考图8)。
栅极绝缘层GI和层间绝缘层ILD可以包括无机材料。保护层PSV可以包括有机材料。保护层PSV可以是过孔层。然而，实施例不限于具体示例。
例如，参照图7和图8描述用于形成像素电路层PCL(参考图4)的电极的平面结构。在以下附图中，与上面参照图6描述的层相同的层(例如，相同工艺中的图案)可以被表示为相同的图案。
图7和图8是示出根据实施例的电极结构的示意性平面图。图8示出了下部辅助电极层BML、有源层ACT和层间导电层ICL。在图8中，为了描述像素电路层PCL的电极和发光元件层EML(参考图4)之间的位置关系，进一步示出了用于将发光元件层EML的第一电极ELT1和第二电极ELT2与第二电力线PL2电连接的连接电极CELT。
在图8中，接触部分CNT1和CNT2被示出为带X标记的四边形形状。在图7和图8中，用于将不同的图案层(例如，下部辅助电极层BML、有源层ACT和层间导电层ICL)电连接的接触构件CH被示为由相对较暗的图案表示的四边形形状。
可以设置像素电路PXC和连接到像素电路PXC的线(或使像素电路PXC和连接到像素电路PXC的线图案化)。
例如，像素电路PXC可以包括第一像素电路PXC1、第二像素电路PXC2和第三像素电路PXC3。第一像素电路PXC1、第二像素电路PXC2和第三像素电路PXC3中的每一者可以包括第一晶体管M1、第二晶体管M2、第三晶体管M3和存储电容器CST。第一像素电路PXC1、第二像素电路PXC2和第三像素电路PXC3可以沿着第二方向DR2彼此间隔开。第一像素电路PXC1、第二像素电路PXC2和第三像素电路PXC3中的每一者可以是用于彼此不同的多个子像素SPX(参考图1)中的每一个的像素电路PXC。
第一像素电路PXC1、第二像素电路PXC2和第三像素电路PXC3中的每一者的第一晶体管M1可以包括第一源极电极SE1、第一栅极电极GE1、第一漏极电极DE1和第一有源层ACT1。根据实施例，第一像素电路PXC1、第二像素电路PXC2和第三像素电路PXC3中的每一者的第二晶体管M2可以包括第二源极电极SE2、第二栅极电极GE2、第二漏极电极DE2和第二有源层ACT2。根据实施例，第一像素电路PXC1、第二像素电路PXC2和第三像素电路PXC3中的每一者的第三晶体管M3可以包括第三源极电极SE3、第三栅极电极GE3、第三漏极电极DE3和第三有源层ACT3。
存储电容器CST可以包括第一电容器电极LE和第二电容器电极UE。根据实施例，第一电容器电极LE可以由下部辅助电极层BML形成。第二电容器电极UE可以由有源层ACT形成。第一电容器电极LE可以是下部电极。第二电容器电极UE可以是上部电极。根据实施例，存储电容器CST可以包括第一像素电路PXC1的第一存储电容器CST1、第二像素电路PXC2的第二存储电容器CST2以及第三像素电路PXC3的第三存储电容器CST3。
存储电容器CST可以包括阱部分1000。根据实施例，阱部分1000可以是凹入部分。根据实施例，阱部分1000可以是垂直面对表面形成部分。
阱部分1000可以包括第一阱部分1200、第二阱部分1400和第三阱部分1600。第一阱部分1200可以被包括在第一存储电容器CST1中。第二阱部分1400可以被包括在第二存储电容器CST2中。第三阱部分1600可以被包括在第三存储电容器CST3中。后面参照图9至图20描述阱部分1000的详细描述。
扫描线SL可以在第一方向DR1上延伸。扫描线SL可以由层间导电层ICL形成。扫描线SL可以通过接触构件CH和下部辅助电极层BML的一部分连接(例如，电连接)到第二栅极电极GE2。
数据线DL可以在第二方向DR2上延伸。数据线DL可以在第一方向DR1上彼此间隔开。数据线DL可以包括第一数据线DL1、第二数据线DL2和第三数据线DL3。第一数据线DL1可以是用于第一像素电路PXC1的数据线，并且可以连接(例如，电连接)到第一像素电路PXC1的第二漏极电极DE2。第二数据线DL2可以是用于第二像素电路PXC2的数据线，并且可以连接(例如，电连接)到第二像素电路PXC2的第二漏极电极DE2。第三数据线DL3可以是用于第三像素电路PXC3的数据线，并且可以连接(例如，电连接)到第三像素电路PXC3的第二漏极电极DE2。
扫描控制线SSL可以在第一方向DR1上延伸。扫描控制线SSL可以由层间导电层ICL形成。扫描控制线SSL可以通过接触构件CH和下部辅助电极层BML的一部分连接(例如，电连接)到第三栅极电极GE3。
感测线SENL可以在第二方向DR2上延伸。感测线SENL可以连接(例如，电连接)到第一像素电路PXC1、第二像素电路PXC2和第三像素电路PXC3的第三晶体管M3的第三漏极电极DE3。
第一电力线PL1可以包括在第一方向DR1上延伸的第(1_1)电力线PL1_1和在第二方向DR2上延伸的第(1_2)电力线PL1_2。因此，第一电力线PL1可以形成网格形状，以将第一电源VDD(参考图5)供应到多个子像素SPX中的每一个。第一电力线PL1可以由层间导电层ICL和下部辅助电极层BML形成。第一电力线PL1可以连接(例如，电连接)到第一像素电路PXC1、第二像素电路PXC2和第三像素电路PXC3的第一晶体管M1的第一漏极电极DE1。
第二电力线PL2可以包括在第一方向DR1上延伸的第(2_1)电力线PL2_1和在第二方向DR2上延伸的第(2_2)电力线PL2_2。因此，第二电力线PL2可以形成网格形状，以将第二电源VSS(参考图5)供应到多个子像素SPX中的每一个。第二电力线PL2可以由层间导电层ICL和下部辅助电极层BML形成。
第二电力线PL2可以通过第二接触部分CNT2连接(例如，电连接)到连接电极CELT。连接电极CELT可以通过发光元件层EML中的另一接触结构连接(例如，电连接)到第二电极ELT2。因此，第二电力线PL2的第二电源VSS可以供应到第二电极ELT2。
第一电极ELT1可以是第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每一者的阳极电极。因此，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3的第一电极ELT1可以彼此分离，以分别从第一像素电路PXC1、第二像素电路PXC2和第三像素电路PXC3接收阳极信号。根据实施例，第一晶体管M1的第一源极电极SE1可以通过下部辅助电极层BML的一部分、层间导电层ICL的一部分和第一接触部分CNT1连接(例如，电连接)到第一电极ELT1。因此，第一电极ELT1可以接收驱动信号。
例如，像素限定层PDL可以在部分区域中被选择性地图案化，使得可以设置发光元件LD的发光层EL。因此，至少像素限定层PDL可以不设置在第一电极ELT1的部分区域上，并且因此可以限定设置发光层EL的区域。
例如，参照图9至图12描述包括阱部分1000的存储电容器CST的结构。
图9是示出根据实施例的存储电容器的结构的示意性框图。图10和图12是示出根据实施例的存储电容器的示意图。图10可以示出根据实施例的存储电容器CST的示意性截面结构。图11是示出根据实施例的显示装置的一部分的示意性平面图。图12可以示出根据另一实施例的存储电容器CST的示意性截面结构。
参照图9至图12，基体层BSL可以包括去除了基体层BSL的至少一部分的凹陷部分(或凹入部分)CA。凹陷部分CA可以是凹入到基体层BSL的至少一部分中的区域。存储电容器CST的第一电容器电极LE和第二电容器电极UE可以包括面对表面FS，绝缘层(例如，缓冲层BFL)介于面对表面FS之间。因此，可以在第一电容器电极LE与第二电容器电极UE之间形成电容。凹陷部分CA可以是腔部分。凹陷部分CA可以是阱部分1000。
第一电容器电极LE和第二电容器电极UE中的每一者的至少一部分可以设置在凹陷部分CA中。因此，第一电容器电极LE和第二电容器电极UE中的每一者的至少一部分可以沿着第一表面S1延伸并且形成第一面对表面FS1。第一电容器电极LE和第二电容器电极UE中的每一者的至少另一部分可以沿着第二表面S2延伸并且形成第二面对表面FS2。
第一面对表面FS1可以在阱部分1000外部的区域和阱部分1000的基体区域1500中设置在第一电容器电极LE与第二电容器电极UE之间。第二面对表面FS2可以设置在限定在不是如形成阱部分1000的水平方向的方向上的第一电容器电极LE和第二电容器电极UE之间。
第一面对表面FS1可以沿着第一表面S1延伸。第一表面S1可以大体平行于基体层BSL的平面方向。例如，第一表面S1可以沿着显示装置1的水平方向形成。第一表面S1可以与由第一方向DR1和第二方向DR2限定的平面平行。
第二面对表面FS2可以沿着第二表面S2延伸。第二表面S2可以大体在与基体层BSL的平面方向(例如，显示装置1的水平方向)不同的方向上延伸。例如，第二表面S2的法线方向可以与基体层BSL的厚度方向(或法线方向)(例如，第三方向DR3)不同。
法线方向可以表示与用于确定方向的物体垂直的方向。例如，第一面对表面FS1的法线方向可以表示法向于第一表面S1的平面的方向。第二面对表面FS2的法线方向可以表示法向于第二表面S2的平面的方向。
根据实施例，存储电容器CST的电容也可以沿着与基体层BSL的平面方向不同的方向形成在第二面对表面FS2中。例如，存储电容器CST的电容可以包括沿着第一表面S1的电容和沿着第二表面S2的电容，并且因此可以充分地确保存储电容器CST的电容。例如，在平面图中，即使存储电容器CST的面积相同，由于包括阱部分1000并且在第二面对表面FS2中形成电容，因此电容也可以形成为较大的。在实验上，在制造像素电路PXC(参考图5)的情况下，存储电容器CST的平面面积可能影响工艺设计。然而，根据实施例，由于电容形成在沿着第二表面S2的第二面对表面FS2以及存储电容器CST的在平面上的区域中，因此可以解决工艺设计的风险。
根据实施例，在显示装置1是柔性显示装置的情况下，内部可能产生应力。根据实施例，由于存储电容器CST包括阱部分1000，因此水平方向(例如，沿着第一表面S1的方向)的存储电容器CST的面积可以被最小化。因此，即使执行柔性显示装置的变形操作(诸如显示装置1的折叠操作或弯折操作)，也可以使内部应力的产生最小化。因此，在显示装置1被实现为柔性显示装置的情况下，可以确保足够的操作性能并且可以进一步延长装置的寿命。
根据实施例，由于存储电容器CST包括阱部分1000，因此可以减少非显示区域NDA。非显示区域NDA可以是其中未设置像素PXL(参考图1)的区域，并且使非显示区域NDA的尺寸最小化可以是有利的。根据实施例，可以减小水平方向的存储电容器CST的面积，从而防止形成非显示区域NDA。
例如，参照图11，其中设置有栅极驱动器120(参考图3)的栅极驱动器区域GA可以设置在非显示区域NDA中。根据实施例，对准键AK可以形成在非显示区域NDA中，并且用于将低电位电力供应到第二电力线PL2(参考图5)的第二电源VSS可以形成在非显示区域NDA中。
根据实施例，栅极驱动器区域GA可以包括设置用于形成栅极驱动器120的栅极电路(gate circuit)的栅极驱动电路区域GCA、连接(例如，电连接)到栅极电路并且设置在栅极驱动电路区域GCA的一侧的第一栅极驱动线区域GLA1以及设置在栅极驱动电路区域GCA的另一侧的第二栅极驱动线区域GLA2。根据实施例，栅极电路可以包括晶体管和存储电容器，以提供扫描开始信号和时钟信号。例如，栅极电路可以包括三个独立的存储电容器。根据实施例，形成在栅极驱动器区域GA中的栅极电路的存储电容器也可以形成第二面对表面FS2(例如，不是水平表面的面对表面)，并且可以在水平方向上的面积相同的情况下形成较大的电容。例如，在水平方向上形成相同的电容所需的栅极电路的存储电容器的在平面上的面积可以减小。结果，随着栅极驱动器区域GA的面积减小，非显示区域NDA的尺寸可以减小。
用于限定阱部分1000的深度的第一厚度T1和第二厚度T2可以根据电容的大小来确定。存储电容器CST可以形成与根据第一厚度T1确定的第二面对表面FS2的面积对应的电容。根据实施例，第一厚度T1可以被调节，并且因此沿着第二面对表面FS2的电容可以大于沿着第一面对表面FS1的电容。然而，实施例不限于此，并且沿着第二面对表面FS2的电容可以小于沿着第一面对表面FS1的电容。
第一厚度T1可以是基体层BSL的凹陷部分CA的在第三方向DR3上的深度。第二厚度T2可以是基体层BSL的在凹陷部分CA中的厚度。根据实施例，第一厚度T1可以是基体层BSL的厚度(例如，第一厚度T1+
第二厚度T2)的大约10％至大约95％。根据实施例，第一厚度T1可以是基体层BSL的厚度(例如，第一厚度T1+第二厚度T2)的大约90％或更小。例如，在基体层BSL是玻璃基底并且具有大约500μm的厚度的情况下，第一厚度T1可以是大约475μm或更小。然而，实施例不限于此。
根据实施例，第一电容器电极LE和第二电容器电极UE中的每一者的沿着第二表面S2形成的部分可以与基体层BSL具有角度ANG。根据实施例，角度ANG可以大于大约0度并且小于或等于大约90度。例如，角度ANG可以是大约90度(参考图10)。在另一示例中，角度ANG可以是小于90度的锐角(参考图12)。根据实施例，角度ANG可以是大约70度至85度。然而，实施例不限于具体数值范围。
一起参考图8，阱部分1000可以具有在一方向(例如，第二方向DR2)上延伸的形状，并且可以形成在存储电容器CST中的每一个中。例如，在平面图中，阱部分1000可以具有包括长边和短边的基本上矩形形状。根据实施例，可以在存储电容器CST中的每一个中形成单个阱部分1000。然而，实施例不限于此。后面参照图15和图16描述在存储电容器CST中的每一个中形成多个阱部分1000的实施例。
例如，参照图13和图14，相对于包括阱部分1000的存储电容器CST的结构描述像素电路PXC。
图13是沿着图8的线A-A’和线B-B’截取的示意性截面图。图14是沿着图8的线C-C’截取的示意性截面图。
参照图13和图14，第一电容器电极LE可以连接(例如，电连接)到第一源极电极SE1，第一源极电极SE1由层间导电层ICL形成并且通过接触构件CH连接(例如，电连接)到第一有源层ACT1。第一电容器电极LE可以连接(例如，电连接)到同步电极层CYNC。第一电容器电极LE可以通过接触构件CH连接(例如，电连接)到由层间导电层ICL形成的桥接图案层BRP，并且桥接图案层BRP可以通过第一接触部分CNT1连接(例如，电连接)到第一电极ELT1。根据实施例，由于桥接图案层BRP形成在层间导电层ICL中而不形成在有源层ACT中，因此桥接图案层BRP可以比第二电容器电极UE更加与基体层BSL间隔开(或者可以比第二电容器电极UE距基体层BSL远)。
第二电容器电极UE可以连接(例如，电连接)到由层间导电层ICL形成的第二漏极电极DE2。第二电容器电极UE可以连接(例如，电连接)到由下部辅助电极层BML形成的数据线DL。数据线DL可以通过第二漏极电极DE2、第二有源层ACT2和第二源极电极SE2连接(例如，电连接)到第二电容器电极UE。第二电容器电极UE可以通过接触构件CH连接(例如，电连接)到第一栅极电极GE1。在平面图中，第二电容器电极UE的至少一部分可以与第二栅极电极GE2重叠。
第一电容器电极LE和数据线DL可以设置在同一层(例如，基体层BSL)上。第一电容器电极LE和数据线DL可以在同一工艺中被图案化，并且可以包括相同的材料(或者可以由相同的材料形成)。第一电容器电极LE和同步电极层CYNC可以设置在同一层(例如，基体层BSL)上。第一电容器电极LE和同步电极层CYNC可以在同一工艺中被图案化，并且可以包括相同的材料(或者可以由相同的材料形成)。
第二电容器电极UE和第一有源层ACT1可以设置在同一层(例如，缓冲层BFL)上。第二电容器电极UE和第一有源层ACT1可以在同一工艺中被图案化，并且可以包括相同的材料(或者可以由相同的材料形成)。
根据实施例，作为存储电容器CST的下部电极的邻近于基体层BSL的第一电容器电极LE可以连接(例如，电连接)到第一晶体管M1(参考图8)的第一源极电极SE1和第三晶体管M3(参考图8)的第三源极电极SE3(参考图8)或第三漏极电极DE3(参考图8)。作为存储电容器CST的上部电极的相对更加与基体层BSL间隔开的第二电容器电极UE可以连接(例如，电连接)到第一晶体管M1的第一栅极电极GE1和第二晶体管M2(参考图8)的第二源极电极SE2或第二漏极电极DE2。
根据实施例，第一电容器电极LE和第二电容器电极UE可以在与源极电极SE1、SE2和SE3以及漏极电极DE1、DE2和DE3的工艺不同的工艺中被图案化，并且可以设置在与其上设置源极电极SE1、SE2和SE3以及漏极电极DE1、DE2和DE3的层不同的层上。第二电容器电极UE可以由有源层ACT形成，并且与形成源极/漏极电极的层间导电层ICL相比，存储电容器CST可以更邻近(或接近)基体层BSL设置。因此，阱部分1000可以设置为更邻近(或较接近)形成基体层BSL的凹陷部分CA的凹槽。例如，阱部分1000可以在凹陷部分CA内更宽地形成第二面对表面FS2。
在平面图中，阱部分1000的至少一部分可以与第一电极ELT1不重叠。例如，在平面图中，阱部分1000的一部分可以与第一电极ELT1重叠，并且在平面图中，阱部分1000的另一部分可以与第一电极ELT1不重叠。
在平面图中，阱部分1000可以与层间导电层ICL不重叠。例如，在平面图中，层间导电层ICL可以不设置在设置有阱部分1000的区域中。
例如，参考图15至图17描述根据实施例的存储电容器CST的修改布置结构。
图15和图16是示出根据实施例的存储电容器的布置结构的示意性平面图。图17是沿着图16的线D-D’截取的示意性截面图。
参照图15至图17，可以在单个存储电容器CST中提供多个阱部分1000。例如，为了充分地确保存储电容器CST的电容，阱部分1000的数量可以增加。
根据实施例，参照图15，阱部分1000可以沿着第一方向DR1和第二方向DR2以矩阵结构布置。例如，在平面图中，阱部分1000可以沿着在第一方向DR1上延伸的行方向和在第二方向DR2上延伸的列方向布置。例如，由于存储电容器CST的总电容通过具有相对小的尺寸的单独的阱部分1000的数量而改变，因此可以控制存储电容器CST的电容的值。
根据实施例，参照图16和图17，阱部分1000可以具有在第二方向DR2上延伸的形状，并且可以沿着第一方向DR1顺序地布置。例如，基体层BSL可以包括在存储电容器CST中沿着第一方向DR1顺序地布置的凹陷部分CA。例如，第一电容器电极LE和第二电容器电极UE可以设置在多个凹陷部分CA中的每一个中，以形成阱部分1000。例如，可以提供进一步扩大第二面对表面FS2的面积的技术效果。例如，在存储电容器CST的在水平方向上的面积相同的情况下，由于形成第二面对表面FS2，因此存储电容器CST的面积可以扩大，并且可以形成较大的电容。
例如，参照图18描述根据实施例的阱部分1000与其它配置之间的位置关系。
图18是示出根据实施例的存储电容器的阱部分、栅极线和数据线之间的关系的示意性平面图。图18示出了例如在平面图中第二栅极电极GE2设置在存储电容器CST的一侧并且第一栅极电极GE1和第三栅极电极GE3设置在存储电容器CST的另一侧的实施例。
参考图18，例如在平面图中，存储电容器CST可以设置在栅极电极GE之间，并且因此阱部分1000可以设置在栅极电极GE之间。栅极电极GE可以包括第一栅极电极GE1、第二栅极电极GE2和第三栅极电极GE3。例如，阱部分1000例如在平面图中可以设置在第一栅极电极GE1与第二栅极电极GE2之间。阱部分1000例如在平面图中可以设置在第三栅极电极GE3与第二栅极电极GE2之间。
阱部分1000可以具有在与栅极电极GE延伸的方向基本上相同的方向上延伸的形状。例如，栅极电极GE可以大体在第二方向DR2上延伸，并且多个阱部分1000中的每一个可以大体在第二方向DR2上延伸。根据实施例，阱部分1000可以具有具备沿着第二方向DR2的长边和沿着第一方向DR1的短边的四边形形状。
阱部分1000可以具有在与数据线DL1、DL2和DL3延伸的方向基本上相同的方向上延伸的形状。例如，数据线DL1、DL2和DL3可以大体在第二方向DR2上延伸，并且多个阱部分1000中的每一个可以大体在第二方向DR2上延伸。
参考图2以及图18，阱部分1000可以具有在与弯折线BL延伸的方向基本上相同的方向上延伸的形状。例如，弯折线BL可以大体在第二方向DR2上延伸，并且多个阱部分1000中的每一个可以大体在第二方向DR2上延伸。例如，可以防止在显示装置1沿着弯折线BL弯折的情况下可能产生的应力损坏显示装置1。
例如，参照图19描述阱部分1000选择性地形成在多个存储电容器CST中的一些中的实施例。
图19是示出根据实施例的子像素的存储电容器的面积的示意性平面图。
参照图19，阱部分1000可以选择性地形成在第一存储电容器CST1、第二存储电容器CST2和第三存储电容器CST3中的一者或多者中。
例如，阱部分1000可以不形成在第一存储电容器CST1和第二存储电容器CST2中，并且阱部分1000可以形成在第三存储电容器CST3中。然而，实施例不限于此。在实施例中，描述了阱部分1000选择性地形成在发射第三颜色(例如，蓝色)的光的第三子像素SPX3(参考图1)的第三存储电容器CST3中的结构。
根据实施例，第三存储电容器CST3的电容可以相对大于第一存储电容器CST1的电容和第二存储电容器CST2的电容。根据实施例，由于第三存储电容器CST3还包括阱部分1000，因此可以不需要过度地扩大第三存储电容器CST3的水平方向(例如，第一面对表面FS1(参考图9))的面积。因此，第一存储电容器CST1、第二存储电容器CST2和第三存储电容器CST3的第一面对表面FS1的面积A1、A2和A3可以基本上相同，并且第三存储电容器CST3可以通过形成的阱部分1000而具有相对较大的电容。例如，第一存储电容器CST1、第二存储电容器CST2和第三存储电容器CST3的总电容可以不同，但是根据第一存储电容器CST1、第二存储电容器CST2和第三存储电容器CST3的每个第一面对表面FS1的电容可以彼此基本上相等。
例如，在平面图中，在第一存储电容器CST1、第二存储电容器CST2和第三存储电容器CST3中的每一者中，用于形成第一电容器电极LE和第二电容器电极UE的结构可以彼此基本上相同。由于第一存储电容器CST1、第二存储电容器CST2和第三存储电容器CST3的在平面上的图案结构可以基本上对应，因此可以改善电极图案层的设计自由度。例如，由于一致地形成电极的结构，因此可以有效地利用像素电路层PCL(参考图4)中的空间。
例如，参照图20结合显示装置1的背部发射结构描述阱部分1000(参考图8)的技术效果。
图20是示出显示装置具有背部发射结构的实施例的示意性截面图。
参考图20，根据实施例的显示装置1可以具有背部发射结构。例如，从显示装置1的发光元件LD发射的光L可以穿过基体层BSL并且可以发射到外部。在实施例中，基体层BSL可以是包括能够透射光的材料的基底或膜。
显示装置1可以包括发射区域EMA和非发射区域NEA。发射区域EMA可以是设置发光元件LD的区域。非发射区域NEA可以是除了发射区域EMA以外的区域。例如，发光元件LD可以不设置在非发射区域NEA中。
像素电路层PCL可以包括无电路区域PFA，像素电路PXC不设置在无电路区域PFA中。例如，反射结构可以基本上不形成在无电路区域PFA中，并且光L可以穿过无电路区域PFA。在平面图中，发射区域EMA可以与无电路区域PFA重叠。在平面图中，非发射区域NEA可以与像素电路PXC重叠。
需要形成光L通过其透射的区域，使得显示装置1具有背部发射结构，并且需要充分地扩大无电路区域PFA。例如，减小设置像素电路PXC的面积对于实现背部发射结构可以是有利的。根据实施例，存储电容器CST(参考图8)可以包括阱部分1000，并且因此可以减小为确保相同的电容所需的水平方向的存储电容器CST的面积。例如，可以基本上减小形成像素电路PXC(参考图5)所需的面积。例如，可以进一步扩大无电路区域PFA，并且可以改善被实现为背部发射结构的显示装置1的亮度。
例如，参照图21和图22描述根据另一实施例的显示装置1的电极的结构。为了便于描述，与上述内容相同(或相似)的内容的描述被简化或不被重复。
图21是示出根据另一实施例的显示装置的堆叠结构的示意性截面图。图22是示出根据另一实施例的存储电容器的示意性截面图。
参考图21和图22，根据另一实施例的显示装置1与图6中所示的根据实施例的显示装置1的不同之处在于，根据所述另一实施例的显示装置1还包括第二层间导电层ICL2和第二层间绝缘层ILD2。
根据实施例，像素电路层PCL可以具有这样的结构：下部辅助电极层BML、缓冲层BFL、有源层ACT、栅极绝缘层GI、第一层间导电层ICL1、第一层间绝缘层ILD1、第二层间导电层ICL2、第二层间绝缘层ILD2和保护层PSV顺序地堆叠在基体层BSL上。
例如，第二层间导电层ICL2可以形成(例如，图8中所示的)第一晶体管M1至第三晶体管M3的源极电极SE1、SE2和SE3以及漏极电极DE1、DE2和DE3，第一层间导电层ICL1可以形成(例如，图8中所示的)第一晶体管M1至第三晶体管M3的栅极电极GE1、GE2和GE3。
存储电容器CST的第一电容器电极LE可以由第一层间导电层ICL1形成。存储电容器CST的第二电容器电极UE可以由第二层间导电层ICL2形成。因此，第二电容器电极UE和第一电容器电极LE可以形成面对表面FS(参考图9)，第一层间绝缘层ILD1介于面对表面FS之间。与上述内容类似，基体层BSL可以包括凹陷部分CA，并且第二电容器电极UE和第一电容器电极LE中的每一者的至少一部分可以设置在凹陷部分CA中，并且因此可以形成阱部分1000。因此，第二电容器电极UE和第一电容器电极LE可以包括与第一表面S1(参考图9)对应的第一面对表面FS1(参考图9)，并且可以包括与第二表面S2(参考图9)对应的第二面对表面FS2(参考图9)。
例如，参照图23至图26描述根据实施例的用于显示装置1(例如，参考图1)的制造方法。为了便于描述，简化或不重复与上述内容相同(或相似)的内容的描述。
图23至图26是示出根据实施例的用于显示装置的制造方法的对于每个工艺步骤的示意性截面图。图23至图26示出了基于上面参照图13描述的沿着线A-A’截取的截面图的显示装置1的截面结构。图23至图26中的形成在基体层BSL上的层可以通过这样的方法制造(或形成)：经由通过使用通用掩模来执行工艺而使导电层(或金属层)、无机材料或有机材料等图案化。
参照图23，可以通过去除基体层BSL的至少一部分形成凹陷部分CA。例如，随着后续工艺的执行，可以在将形成阱部分1000(参考图25)的位置处形成凹陷部分CA。
例如，可以通过各种方法去除基体层BSL的一部分。例如，可以执行湿蚀刻工艺或激光工艺以形成凹陷部分CA。然而，实施例不限于具体示例。
例如，在基体层BSL包括玻璃基底的情况下，可以执行湿蚀刻工艺以形成凹陷部分CA。在另一示例中，在基体层BSL包括诸如聚合物树脂(诸如聚酰亚胺)的绝缘材料的情况下，可以执行激光工艺以形成凹陷部分CA。根据实施例，激光可以是UV波长带(例如，包括大约343nm的波长带)的光。
参照图24，下部辅助电极层BML可以在基体层BSL上被图案化，并且缓冲层BFL可以形成(或沉积)在下部辅助电极层BML上。
例如，下部辅助电极层BML可以被图案化，以形成第一电容器电极LE、同步电极层CYNC和数据线DL。下部辅助电极层BML的至少一部分可以设置在凹陷部分CA中，并且因此第一电容器电极LE的至少一部分可以形成在凹陷部分CA中。第一电容器电极LE的至少一部分可以在与基体层BSL的平面方向不同的方向(例如，平行于第二表面S2(参考图9)的平面方向)上延伸。
参照图25，有源层ACT可以在缓冲层BFL上被图案化，并且栅极绝缘层GI可以形成(或沉积)在有源层ACT上。例如，可以在栅极绝缘层GI和缓冲层BFL中形成孔H。
例如，有源层ACT可以被图案化以形成第一有源层ACT1、第二电容器电极UE和第二源极电极SE2。第一电容器电极LE和第二电容器电极UE可以形成存储电容器CST，并且可以形成阱部分1000。有源层ACT的至少一部分可以设置在凹陷部分CA中，并且因此第二电容器电极UE的至少一部分可以形成在凹陷部分CA中。第二电容器电极UE的至少一部分可以在与基体层BSL的平面方向不同的方向(例如，平行于第二表面S2(参考图9)的平面方向)上延伸。
例如，第一电容器电极LE和第二电容器电极UE可以包括面对表面FS(参考图9)。此时，在凹陷部分CA内，第一电容器电极LE和第二电容器电极UE可以包括与水平方向不同的方向上的第二面对表面FS2(参考图10)，并且可以如上所述地形成扩大的电容。
例如，可以去除栅极绝缘层GI和缓冲层BFL中的每一者的至少一部分以形成孔H。在孔H中，可以提供导电层以形成接触构件CH(参考图26)。根据实施例，孔H可以暴露有源层ACT和下部辅助电极层BML中的每一者的至少一部分。
参照图26，层间导电层ICL可以在栅极绝缘层GI和有源层ACT上被图案化，层间绝缘层ILD可以形成(或沉积)在层间导电层ICL上，并且保护层PSV可以形成(或沉积)在层间绝缘层ILD上。因此，可以提供根据实施例的像素电路层PCL。
例如，层间导电层ICL可以被图案化以形成第一漏极电极DE1、第一栅极电极GE1、第一源极电极SE1、第二栅极电极GE2和第二漏极电极DE2。例如，层间导电层ICL的至少一部分可以被提供在孔H中以形成接触构件CH。根据实施例，第一漏极电极DE1和第一源极电极SE1可以通过接触构件CH连接(例如，电连接)到第一有源层ACT1，并且第二漏极电极DE2可以通过接触构件CH连接(例如，电连接)到第二源极电极SE2和数据线DL。
尽管已经参照上面的实施例描述了本公开，但是本领域技术人员或具有本领域常识的人员将理解的是，在不脱离所附权利要求中描述的本公开的精神和技术领域的情况下，本公开可以被不同地修改和改变。
总结详细描述，本领域技术人员将领会的是，在基本上不脱离本公开的原理以及精神和范围的情况下，可以对实施例进行许多变化和修改。因此，所公开的实施例仅在一般性和描述性的意义上使用，而不是出于限制的目的。

Claims (20)

1.一种显示装置，其中，所述显示装置包括：
像素电路层，包括基体层和设置在所述基体层上的像素电路；以及
发光元件，设置在所述基体层上并且电连接到所述像素电路，其中
所述像素电路包括：
晶体管；以及
存储电容器，包括第一电容器电极和第二电容器电极，
所述基体层包括凹陷部分，并且
所述第一电容器电极和所述第二电容器电极中的每一者的至少一部分设置在所述凹陷部分中。
2.根据权利要求1所述的显示装置，其中，所述第一电容器电极和所述第二电容器电极包括彼此面对的面对表面，绝缘层设置在所述面对表面之间，
所述面对表面包括第一面对表面和第二面对表面，
所述第一面对表面沿着第一表面延伸，
所述第二面对表面沿着与所述第一表面不同的第二表面延伸，
所述第二表面的法线方向与所述基体层的厚度方向不同，并且
所述凹陷部分的深度是所述基体层的厚度的10％至95％。
3.根据权利要求1所述的显示装置，其中
所述存储电容器包括在所述凹陷部分中的阱部分，
所述像素电路层包括用于形成所述像素电路的下部辅助电极层、有源层和层间导电层，
所述第一电容器电极由所述下部辅助电极层形成，
所述第二电容器电极由所述有源层形成，
所述晶体管包括驱动晶体管，
所述驱动晶体管的第一源极电极和第一漏极电极由所述层间导电层形成，并且
所述存储电容器的所述第一电容器电极和所述第二电容器电极与所述驱动晶体管的所述第一源极电极和所述第一漏极电极形成在不同的层上。
4.根据权利要求3所述的显示装置，其中，所述显示装置还包括：
同步导电层，在平面图中与所述驱动晶体管的第一栅极电极重叠并且由所述下部辅助电极层形成，
其中，所述第一电容器电极电连接到所述第一源极电极和所述同步导电层，并且所述第一电容器电极通过由所述层间导电层形成的桥接图案层电连接到所述发光元件的阳极电极。
5.根据权利要求3所述的显示装置，其中，所述显示装置还包括：
数据线，电连接到所述像素电路，其中
所述晶体管还包括电连接到所述数据线的开关晶体管，并且
所述数据线延伸的方向和所述阱部分延伸的方向平行。
6.根据权利要求3所述的显示装置，其中，所述显示装置还包括：
数据线，电连接到所述像素电路，其中
所述晶体管还包括电连接到所述数据线的开关晶体管，并且
在平面图中，所述阱部分设置在所述驱动晶体管的第一栅极电极与所述开关晶体管的第二栅极电极之间，
其中，
所述第一栅极电极和所述第二栅极电极延伸的方向和所述阱部分延伸的方向平行，
所述第二电容器电极和所述开关晶体管的第二源极电极彼此是一体的，并且
所述第二电容器电极和所述开关晶体管的第二漏极电极彼此是一体的。
7.根据权利要求3所述的显示装置，其中，在平面图中，所述阱部分与所述层间导电层不重叠。
8.根据权利要求1所述的显示装置，其中，所述显示装置还包括：
第一子像素、第二子像素和第三子像素，所述第一子像素、所述第二子像素和所述第三子像素各自包括所述发光元件，其中
所述存储电容器包括在所述凹陷部分中的阱部分，
所述存储电容器包括在所述第一子像素中的第一存储电容器、在所述第二子像素中的第二存储电容器和在所述第三子像素中的第三存储电容器，并且
所述第一存储电容器、所述第二存储电容器和所述第三存储电容器中的每一者包括所述阱部分。
9.根据权利要求1所述的显示装置，其中，所述显示装置还包括：
第一子像素、第二子像素和第三子像素，所述第一子像素、所述第二子像素和所述第三子像素各自包括所述发光元件，其中
所述存储电容器包括在所述凹陷部分中的阱部分，
所述存储电容器包括在所述第一子像素中的第一存储电容器、在所述第二子像素中的第二存储电容器和在所述第三子像素中的第三存储电容器，
所述阱部分不形成在所述第一存储电容器和所述第二存储电容器中，
所述阱部分形成在所述第三存储电容器中，
所述第三存储电容器的电容大于所述第一存储电容器的电容和所述第二存储电容器的电容，
在平面图中，所述第一存储电容器的面积、所述第二存储电容器的面积和所述第三存储电容器的面积彼此相等，并且
在平面图中，所述第一存储电容器的结构、所述第二存储电容器的结构和所述第三存储电容器的结构彼此相同。
10.根据权利要求1所述的显示装置，其中
所述像素电路层包括无电路区域，所述像素电路不设置在所述无电路区域中，并且
所述基体层配置为透射光，使得所述显示装置具有背部发射结构。
11.根据权利要求1所述的显示装置，其中
所述存储电容器包括在所述凹陷部分中的阱部分，并且
所述阱部分具有包括在第一方向上延伸的长边和在与所述第一方向不同的第二方向上延伸的短边的形状。
12.根据权利要求1所述的显示装置，其中
所述存储电容器包括在所述凹陷部分中的阱部分，
所述阱部分包括多个阱部分，并且
所述多个阱部分在沿着第一方向的行方向和沿着与所述第一方向不同的第二方向的列方向上以矩阵结构布置。
13.根据权利要求1所述的显示装置，其中
所述存储电容器包括在所述凹陷部分中的阱部分，
所述阱部分包括多个阱部分，并且
所述多个阱部分沿着一方向顺序地布置。
14.根据权利要求1所述的显示装置，其中，所述显示装置是可弯折显示装置、弯曲显示装置和可折叠显示装置中的一种或多种，
所述显示装置是沿着弯折线可弯折的，
所述存储电容器包括在所述凹陷部分中的阱部分，并且
所述弯折线延伸的方向和所述阱部分延伸的方向彼此相同。
15.根据权利要求1所述的显示装置，其中
所述晶体管包括：
栅极电极，由第一层间导电层形成；以及
源极电极和漏极电极，所述源极电极和所述漏极电极由在所述第一层间导电层上的第二层间导电层形成，
所述第一电容器电极由所述第一层间导电层形成，并且
所述第二电容器电极由所述第二层间导电层形成。
16.一种用于显示装置的制造方法，其中，所述制造方法包括：
通过去除基体层的至少一部分形成凹陷部分；
在所述基体层上形成下部线；以及
在所述基体层上形成发光元件，其中
所述形成所述下部线包括形成下部辅助电极层、有源层和层间导电层，
所述形成所述下部辅助电极层包括图案化所述下部辅助电极层以形成存储电容器的第一电容器电极，使得所述存储电容器的所述第一电容器电极的至少一部分在所述凹陷部分中，并且
所述形成所述有源层包括图案化所述有源层以形成所述存储电容器的第二电容器电极，使得所述存储电容器的所述第二电容器电极的至少一部分在所述凹陷部分中。
17.根据权利要求16所述的制造方法，其中
所述第一电容器电极和所述第二电容器电极包括彼此面对的面对表面，绝缘层设置在所述面对表面之间，
所述面对表面包括第一面对表面和第二面对表面，
所述第一面对表面沿着第一表面延伸，
所述第二面对表面沿着与所述第一表面不同的第二表面延伸，并且
所述第二表面的法线方向与所述基体层的厚度方向不同。
18.根据权利要求16所述的制造方法，其中
所述基体层包括玻璃基底，并且
所述形成所述凹陷部分包括对所述基体层执行湿蚀刻工艺。
19.根据权利要求16所述的制造方法，其中
所述基体层包括聚酰亚胺，并且
所述形成所述凹陷部分包括对所述基体层执行激光工艺。
20.根据权利要求16所述的制造方法，其中
所述形成所述下部线包括形成驱动晶体管和开关晶体管，
所述形成所述有源层包括：
形成所述驱动晶体管的第一有源层；以及
形成所述开关晶体管的第二有源层和第二源极电极，
所述形成所述层间导电层包括形成所述驱动晶体管的第一源极电极、第一栅极电极、第一漏极电极以及所述开关晶体管的第二栅极电极和第二漏极电极，
所述第一电容器电极电连接到所述驱动晶体管的所述第一源极电极，并且
所述第二电容器电极电连接到所述开关晶体管的所述第二漏极电极。
CN202311051444.3A 2022-10-25 2023-08-21 显示装置以及用于显示装置的制造方法 Pending CN117939929A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0138165 2022-10-25
KR1020220138165A KR20240062153A (ko) 2022-10-25 2022-10-25 표시 장치, 플렉서블 표시 장치, 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
CN117939929A true CN117939929A (zh) 2024-04-26

Family

ID=87762426

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311051444.3A Pending CN117939929A (zh) 2022-10-25 2023-08-21 显示装置以及用于显示装置的制造方法

Country Status (5)

Country Link
US (1) US20240138190A1 (zh)
EP (1) EP4362632A1 (zh)
JP (1) JP2024062922A (zh)
KR (1) KR20240062153A (zh)
CN (1) CN117939929A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101922177B1 (ko) * 2012-04-17 2019-02-14 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
KR20150039015A (ko) * 2013-10-01 2015-04-09 삼성디스플레이 주식회사 커패시터, 이를 포함하는 화소 소자 및 커패시터 제조 방법
CN112909025A (zh) * 2021-02-09 2021-06-04 福建华佳彩有限公司 一种阵列基板及其制备方法

Also Published As

Publication number Publication date
JP2024062922A (ja) 2024-05-10
KR20240062153A (ko) 2024-05-09
US20240138190A1 (en) 2024-04-25
EP4362632A1 (en) 2024-05-01

Similar Documents

Publication Publication Date Title
US11694614B2 (en) Display device
KR20180031866A (ko) 표시 장치
US11107399B2 (en) Organic light-emitting diode display device with pixel array
CN112470286B (zh) 有机发光显示装置
KR102560393B1 (ko) 유기 발광 표시 장치
US20220130941A1 (en) Organic light emitting diode display device
CN110970469A (zh) 显示装置
CN112470294A (zh) 发光装置、其制造方法以及设置有其的显示装置
JP2005321815A (ja) 電気光学装置、及び電子機器
US11864424B2 (en) Pixel having capacitor overlapping with opening area and display device including the same
CN115802799A (zh) 一种显示基板、显示装置
CN117939929A (zh) 显示装置以及用于显示装置的制造方法
US11532689B2 (en) Organic light emitting diode display device and method of manufacturing the same
EP3958318A1 (en) Display device and method for manufacturing same
KR20220110396A (ko) 디스플레이 장치
CN115668346A (zh) 显示基板及其制备方法、显示装置
KR102593450B1 (ko) 유기발광 표시장치
US11881488B2 (en) Display panel
US11895880B2 (en) Display device and method for manufacturing the same
US11825695B2 (en) Pixel with improved aperture ratio and display device including the same
US20220328602A1 (en) Display device
US20210376050A1 (en) Display panel and display device including the same
US11289563B2 (en) Electrode contact structure, display control driver, and display device
KR20220145948A (ko) 표시 장치
KR20230103569A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication