CN117936453A - 贴合soi晶片和贴合soi晶片的制造方法 - Google Patents
贴合soi晶片和贴合soi晶片的制造方法 Download PDFInfo
- Publication number
- CN117936453A CN117936453A CN202311383696.6A CN202311383696A CN117936453A CN 117936453 A CN117936453 A CN 117936453A CN 202311383696 A CN202311383696 A CN 202311383696A CN 117936453 A CN117936453 A CN 117936453A
- Authority
- CN
- China
- Prior art keywords
- oxide film
- thickness
- film layer
- wafer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 238000012886 linear function Methods 0.000 claims description 5
- 238000004364 calculation method Methods 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 211
- 238000000034 method Methods 0.000 description 21
- 238000010438 heat treatment Methods 0.000 description 10
- 238000000137 annealing Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N hydrofluoric acid Substances F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- -1 hydrofluoric acid organic acid Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000611 regression analysis Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
提供贴合SOI晶片,其中,在支承用晶片上隔着填埋氧化膜层形成有SOI层的贴合SOI晶片中,支承用晶片的厚度为400±10μm,SOI层的厚度为30±1μm,填埋氧化膜层和形成在支承用晶片的与填埋氧化膜层相反的一侧的背面氧化膜层的厚度分别为1μm以下,由背面氧化膜层的厚度减去填埋氧化膜层的厚度而得到的氧化膜厚度差为‑0.3μm以上且1.0μm以下。
Description
发明所属的技术领域
本发明涉及贴合SOI晶片和贴合SOI晶片的制造方法。
背景技术
以往,作为高频设备用基板,使用SOI(Silicon OnInsulator,绝缘体上硅)晶片。SOI晶片具有在支承用晶片(例如硅单晶晶片)上依次形成有氧化硅(SiO2)等氧化膜层和SOI层(例如硅单晶)的结构。
制造SOI晶片的方法的代表例之一有贴合法。贴合法是如下方法:在支承用晶片和活性层用晶片中的至少一者上形成氧化膜层,接着,将这些晶片隔着氧化膜层进行贴合后,在1200℃左右的高温下实施热处理,由此制造SOI晶片。
然而,SOI晶片存在容易因硅与氧化硅的体积差(SiO2:2.7g/cm3、Si:2.3g/cm3)等影响而产生翘曲的课题。
尤其是,与支承侧晶片的厚度为通常的725μm(的情况)的SOI晶片相比,在制造支承侧晶片的厚度为400μm左右的薄SOI晶片的情况下,氧化膜层对翘曲显著造成影响。
文献1(日本特开2011-71193号公报)中公开了SOI晶片的制造方法,其能够控制支承用晶片与SOI层之间的填埋氧化膜层的厚度与形成在支承用晶片的背侧的背面氧化膜层的厚度之间的厚度差等,降低在贴合热处理时产生的贴合界面的晶体缺陷,且降低晶片中产生的翘曲。
然而,文献1所公开的实施例中,填埋氧化膜层的厚度为3μm以上、背面氧化膜层的厚度为1μm以上的SOI晶片成为对象,这些氧化膜层为1μm以下的SOI晶片存在难以抑制翘曲的课题。
发明内容
本发明的目的在于,提供能够既将填埋氧化膜层和背面氧化膜层的厚度设为1.1μm以下又降低翘曲量的贴合SOI晶片、以及贴合SOI晶片的制造方法。
本发明的贴合SOI晶片的特征在于,在支承用晶片上隔着填埋氧化膜层而形成有SOI层的贴合SOI晶片中,前述支承用晶片的厚度为400±10μm,前述SOI层的厚度为30±1μm,前述填埋氧化膜层和形成在前述支承用晶片的与前述填埋氧化膜层相反的一侧的背面氧化膜层的厚度分别为1.1μm以下,由前述背面氧化膜层的厚度减去前述填埋氧化膜层的厚度而得到的氧化膜厚度差为-0.3μm以上且1.0μm以下。
本发明的贴合SOI晶片的特征在于,在支承用晶片上隔着填埋氧化膜层而形成有SOI层的贴合SOI晶片中,前述支承用晶片的厚度为400±10μm,前述SOI层的厚度为70±1μm,前述填埋氧化膜层和形成在前述支承用晶片的与前述填埋氧化膜层相反的一侧的背面氧化膜层的厚度分别为1.1μm以下,由前述背面氧化膜层的厚度减去前述填埋氧化膜层的厚度而得到的氧化膜厚度差为-0.3μm以上且1.0μm以下。
本发明的贴合SOI晶片的特征在于,在支承用晶片上隔着填埋氧化膜层而形成有SOI层的贴合SOI晶片中,在与前述填埋氧化膜层相反的一侧未形成氧化膜层的前述支承用晶片的厚度为400±10μm,
前述SOI层的厚度为30±1μm,前述填埋氧化膜层的厚度大于0μm且为0.3μm以下。
本发明的贴合SOI晶片的特征在于,在支承用晶片上隔着填埋氧化膜层而形成有SOI层的贴合SOI晶片中,在与前述填埋氧化膜层相反的一侧未形成氧化膜层的前述支承用晶片的厚度为400±10μm,
前述SOI层的厚度为70±1μm,前述填埋氧化膜层的厚度大于0μm且为0.3μm以下。
本发明的贴合SOI晶片的制造方法的特征在于,所述贴合SOI晶片在支承用晶片上隔着填埋氧化膜层而形成有SOI层,在前述支承用晶片的与前述填埋氧化膜层相反的一侧形成有背面氧化膜层,所述制造方法包括:相关方程计算工序,计算由氧化膜厚度差与前述贴合SOI晶片的翘曲量之间的一次函数形成的相关方程,所述氧化膜厚度差是由前述背面氧化膜层的厚度减去前述填埋氧化膜层的厚度而得到的;翘曲量设定工序,设定前述翘曲量的可接受范围;厚度差设定工序,根据前述相关方程和前述翘曲量的可接受范围,设定前述氧化膜厚度差的可接受范围;以及氧化膜层厚度设定工序,根据前述氧化膜厚度差的可接受范围,将前述填埋氧化膜层和前述背面氧化膜层的厚度分别以1.1μm以下的范围进行设定。
附图说明
图1是本发明的一个实施方式所述的贴合SOI晶片的截面图。
图2是说明在活性层用晶片侧形成氧化膜层的贴合SOI晶片的制造工序的制造工序图。
图3是说明在支承用晶片侧形成氧化膜层的贴合SOI晶片的制造工序的制造工序图。
图4是说明本发明的第五的实施方式所述的贴合SOI晶片的制造方法的流程图。
图5是表示氧化膜厚度差与贴合SOI晶片的翘曲量的关系的图。
具体实施方式
以下,参照附图,针对本发明的适合实施方式进行详细说明。
本发明的贴合SOI晶片是在支承用晶片上隔着填埋氧化膜层而形成有SOI层的晶片。
本发明的发明人等针对因贴合SOI晶片的支承用晶片与氧化膜层的体积差的影响而产生翘曲的现象反复进行了深入研究。其结果发现:由背面氧化膜层(ROX(RearOxide)层)的厚度减去填埋氧化膜层(BOX(Buried Oxide)层)的厚度而得到的厚度差(以下有时也简称为氧化膜厚度差)与贴合SOI晶片的翘曲量之间存在相关关系,并认为:通过控制该氧化膜厚度差,从而能够抑制贴合SOI晶片的翘曲。
〔第一实施方式〕
如图1所示那样,贴合SOI晶片10是在支承用晶片12上隔着填埋氧化膜层16而形成有SOI层15的贴合晶片。在支承用晶片12的与填埋氧化膜层16相反的一侧形成有背面氧化膜层17。
支承用晶片12优选为经镜面加工的硅单晶晶片。SOI层15是由硅单晶形成的活性层。氧化膜层16、17可通过例如热氧化、CVD来形成。
第一实施方式的贴合SOI晶片10的特征在于,支承用晶片12的厚度为400±10μm,SOI层15的厚度为30±1μm,填埋氧化膜层16和背面氧化膜层17的厚度分别为1.1μm以下,氧化膜厚度差为-0.3μm以上且1.0μm以下。
需要说明的是,氧化膜厚度差是由背面氧化膜层17的厚度减去填埋氧化膜层16的厚度而得到的值,例如,在填埋氧化膜层16的厚度为0.3μm、背面氧化膜层17的厚度为0.1μm的情况下,氧化膜厚度差为-0.2μm。
〔第二实施方式〕
第二实施方式的贴合SOI晶片10A(参照图2、图3)的特征在于,支承用晶片12的厚度为400±10μm,SOI层15的厚度为70±1μm,填埋氧化膜层16和背面氧化膜层17的厚度分别为1.1μm以下,由背面氧化膜层17的厚度减去填埋氧化膜层16的厚度而得到的氧化膜厚度差为-0.3μm以上且1.0μm以下。
即,第一实施方式的贴合SOI晶片10与第二实施方式的贴合SOI晶片10A相比,SOI层15的厚度不同。
〔第三实施方式〕
在第三实施方式的贴合SOI晶片10D(参照图2、图3)的支承用晶片12的与填埋氧化膜层16相反的一侧未形成氧化膜层。
第三实施方式的贴合SOI晶片10D的特征在于,支承用晶片12的厚度为400±10μm,SOI层15的厚度为30±1μm,填埋氧化膜层16的厚度大于0μm且为0.3μm以下。
〔第四实施方式〕
在第四实施方式的贴合SOI晶片10C(参照图2、图3)的支承用晶片12的与填埋氧化膜层16相反的一侧未形成氧化膜层。
第四实施方式的贴合SOI晶片10C的特征在于,支承用晶片12的厚度为400±10μm,SOI层15的厚度为70±1μm,填埋氧化膜层16的厚度大于0μm且为0.3μm以下。
即,第三实施方式的贴合SOI晶片10D与第四贴合SOI晶片10C相比,SOI层15的厚度不同。
根据上述各实施方式的贴合SOI晶片10,通过控制氧化膜层16、17的厚度,从而能够降低贴合SOI晶片10的翘曲量。
具体而言,在SOI层15的厚度为30±1μm的情况下,能够将翘曲量设为130μm以下,在SOI层15的厚度为70±1μm的情况下,能够将翘曲量设为180μm以下。
接着,针对贴合SOI晶片10的制造方法进行说明。
贴合SOI晶片10通过使活性层用晶片11与支承用晶片12隔着填埋氧化膜层16进行贴合来形成,有如下方法:在活性层用晶片11侧形成氧化膜层11a(参照图2)后再贴合的方法;以及,在支承用晶片12侧形成氧化膜层12a(参照图3)后再贴合的方法。
首先,针对在活性层用晶片11侧形成氧化膜层11a后再贴合的方法进行说明。
〔在活性层用晶片侧形成氧化膜层的贴合SOI晶片的制造工序〕
图2是表示贴合SOI晶片10的制造工序的制造工序图。首先,如图2所示那样,准备活性层用晶片11和用于支承活性层用晶片11的支承用晶片12。活性层用晶片11和支承用晶片12均优选直径为200mm的经镜面加工的晶片。
支承用晶片12的厚度为400±10μm。
接着,对活性层用晶片11和支承用晶片12依次进行SC-1清洗、纯水淋洗和氢氟酸有机酸清洗,使各晶片表面洁净化。
接着,在活性层用晶片11的整面形成氧化膜层11a。氧化膜层11a后续形成填埋氧化膜层16。氧化膜层11a可通过例如热氧化、CVD等来形成。形成于活性层用晶片11的氧化膜层11a的厚度根据最终得到的贴合SOI晶片10的填埋氧化膜层16的厚度来调整。
接着,对活性层用晶片11和支承用晶片12依次进行SC-1清洗、纯水淋洗、氢氟酸有机酸清洗,使各晶片表面氢封端。其后,将表面经氢封端的两片晶片11、12重叠并承载重物来进行加压,由此,将两片晶片11、12隔着氧化膜层11a进行粘接,制成重合晶片13。
接着,进行贴合退火热处理。贴合退火热处理包括:利用退火炉将重合晶片13加热规定时间的工序、以及将已加热的炉内缓缓降低至常温为止的工序。在贴合退火热处理中,通过将重合晶片13加热规定时间,从而能够提高贴合界面的粘接强度。并且,通过将已加热的炉内缓缓降低至常温为止,从而能够去除晶片内部的残留应力。另外,通过进行贴合退火热处理,从而在重合晶片13上形成氧化膜层14。氧化膜层14包含形成于支承用晶片12侧的氧化膜层14A和形成于活性层用晶片11侧的氧化膜层14B。
此时,可利用处理时间来控制形成于支承用晶片12的氧化膜层14A的厚度。该氧化膜层14A后续形成背面氧化膜层17。另外,形成于活性层用晶片11侧的氧化膜层14B最初自形成在活性层用晶片11上的氧化膜层11a上开始形成。
接着,对于实施了热处理的重合晶片13的活性层用晶片11侧,以形成其厚度为70±1μm的SOI层15的方式实施减厚化处理。减厚化处理通过平面研削、镜面研磨来进行。
由此,能够得到在支承用晶片12上隔着填埋氧化膜层16而形成SOI层15,在支承用晶片12的背面形成背面氧化膜层17,SOI层厚度为70μm的贴合SOI晶片10A(第一贴合SOI晶片10A)。
通过对第一贴合SOI晶片10A进行SOI层15的减厚化处理,从而能够得到形成有背面氧化膜层17且SOI层厚度为30±1μm的贴合SOI晶片10B(第二贴合SOI晶片10B)。
另外,通过对第一贴合SOI晶片10A进行背面氧化膜层17的去除处理,从而能够制造没有背面氧化膜层17且SOI层厚度为70±1μm的第四贴合SOI晶片10C。
进而,通过对第四贴合SOI晶片10C进行背面氧化膜层17的去除处理,或者,对第二贴合SOI晶片10B进行减厚化处理,从而能够制造没有背面氧化膜层17且SOI层厚度为30±1μm的第三贴合SOI晶片10D。
〔在支承用晶片侧形成氧化膜层的贴合SOI晶片的制造工序〕
接着,针对在支承用晶片12侧形成氧化膜层12a后再贴合的方法进行说明。
在支承用晶片12侧形成氧化膜层12a的贴合SOI晶片的制造工序基本上与在活性层用晶片侧形成氧化膜层的贴合SOI晶片的制造工序相同,因此,仅说明不同点。
如图3所示那样,在支承用晶片12的整面形成氧化膜层12a。氧化膜层12a后续与氧化膜层14A一同形成背面氧化膜层17。即,在支承用晶片侧形成氧化膜层的贴合SOI晶片的制造工序中,背面氧化膜层17由氧化膜层12a和通过退火热处理而形成的氧化膜层14A形成。
氧化膜层12a的厚度和通过退火热处理而形成的氧化膜层14A的厚度根据最终得到的SOI晶片10的背面氧化膜层17的厚度进行调整。
接着,与在活性层用晶片侧形成氧化膜层的贴合SOI晶片的制造工序同样地,通过将晶片11、12这两片隔着氧化膜层12a进行粘接而制成重合晶片13,并进行贴合退火热处理,从而在重合晶片13上形成氧化膜层14。
接着,对重合晶片13的活性层用晶片11侧进行减厚化处理,得到第一贴合SOI晶片10A。与在活性层用晶片侧形成氧化膜层的贴合SOI晶片的制造工序同样地,也能够得到第二贴合SOI晶片10B、第三贴合SOI晶片10D、第四贴合SOI晶片10C。
以上,说明了在活性层用晶片侧形成氧化膜层的贴合SOI晶片的制造工序和在支承用晶片侧形成氧化膜层的贴合SOI晶片的制造工序,也可以在活性层用晶片和支承用晶片这两者上形成氧化膜层后,将活性层用晶片与支承用晶片进行贴合来制造贴合SOI晶片。
〔第五实施方式〕
接着,作为第五实施方式,针对通过计算基于氧化膜厚度差与贴合SOI晶片的翘曲量之间的相关关系的相关方程来制造贴合SOI晶片的方法进行说明。
如图4所示那样,第五实施方式的贴合SOI晶片的制造方法具有第一贴合SOI晶片制造工序S1、相关方程计算工序S2、翘曲量设定工序S3、厚度差设定工序S4、氧化膜层厚度设定工序S5和第二贴合SOI晶片制造工序S6。
第一贴合SOI晶片制造工序S1是制造成为用于计算后述相关方程的样品的贴合SOI晶片的工序。第一贴合SOI晶片制造工序S1中,边变更填埋氧化膜层16的厚度和背面氧化膜层17的厚度,边制造多个贴合SOI晶片10。本实施方式中,将填埋氧化膜层16的厚度变更为0.3μm、1.0μm、2.0μm等,将背面氧化膜层17的厚度变更为0μm(背面氧化膜层:无)、0.3μm、1.0μm、1.04μm、1.3μm、2.23μm等。
相关方程计算工序S2是使用第一贴合SOI晶片制造工序S1中制造的氧化膜层16、17的厚度不同的多个贴合SOI晶片来计算表示氧化膜厚度差与贴合SOI晶片的翘曲量的相关关系的相关方程的工序。
相关方程计算工序S2中,首先,测定所制造的贴合SOI晶片10的翘曲量。翘曲量可利用平坦度测定装置进行测定。本实施方式中,将对平坦度测定装置示出的WARP值标注BOW值的+/-符号而得到的值作为翘曲量,但翘曲量的定义可以适当变更。
接着,将氧化膜厚度差、翘曲量输入至计算机中,或者,标绘在图中,得到图5所示那样的图。在图5所示的图中,横轴为氧化膜厚度差(μm),纵轴为翘曲量(μm)。
接着,对输入的数据、图进行回归分析,在SOI层15的厚度为30μm的情况和70μm的情况下,分别计算相关方程。
若将氧化膜厚度差记作x、将翘曲量记作y,则在SOI层15的厚度为30μm的情况下,翘曲量与氧化膜厚度差的相关方程成为例如数学式(1)那样的一次函数。
y=176.1×x+25.9 · · · (1)
在图5中用符号L1示出数学式(1)的直线。
同样地,在SOI层15的厚度为70μm的情况下,翘曲量与氧化膜厚度差的相关方程成为例如数学式(2)那样的一次函数。
y=174.1×x+64.5 · · · (2)
在图5中用符号L2示出数学式(2)的直线。
翘曲量设定工序S3是设定贴合SOI晶片10的翘曲量的可接受范围的工序。贴合SOI晶片10的翘曲量的可接受范围可根据规格来适当设定,例如,可以设定至-100μm以上且+100μm以下。
厚度差设定工序S4是根据相关方程计算工序S2中计算的相关方程和翘曲量设定工序S3中设定的翘曲量的可接受范围来设定氧化膜厚度差的可接受范围的工序。将翘曲量的可接受范围设定至-100μm以上且+100μm以下的情况下,根据相关方程和图,关于氧化膜厚度差的可接受范围,在SOI层15的厚度为30μm的情况下,可以设为-0.42μm以上且0.71μm以下,在SOI层15的厚度为70μm的情况下,可以设为-0.20μm以上且0.94μm以下。
需要说明的是,优选考虑到制造工序中的偏差来缩窄氧化膜厚度差的可接受范围。例如,关于氧化膜厚度差的可接受范围,在SOI层15的厚度为30μm的情况下,可以设为-0.31μm以上且0.60μm以下,在SOI层15的厚度为70μm的情况下,可以设为-0.09μm以上且0.83μm以下等。
氧化膜层厚度设定工序S5是根据厚度差设定工序S4中设定的氧化膜厚度差的可接受范围,将氧化膜层16、17的厚度分别在1μm以下的范围内进行设定的工序。例如,在SOI层15的厚度为30μm的情况下,操作者可以将填埋氧化膜层16的厚度设定为0.3μm,将背面氧化膜层17的厚度设定为0.1μm(氧化膜厚度差:-0.2μm)等。
第二贴合SOI晶片制造工序S6是根据氧化膜层厚度设定工序S5中设定的氧化膜层的厚度等来制造SOI晶片的工序。即,在第二贴合SOI晶片制造工序S6中,根据所设定的氧化膜层16、17的厚度,制造作为制品的贴合SOI晶片10。
需要说明的是,本实施方式中,通过制造多个贴合SOI晶片并测定该多个贴合SOI晶片的翘曲量来计算相关方程,但不限定于此。例如,可以测定已制造的多个贴合SOI晶片的翘曲量来计算相关方程。
上述实施方式中,计算由氧化膜厚度差与贴合SOI晶片的翘曲量之间的一次函数形成的相关方程,并根据该相关方程和翘曲量的可接受范围来设定氧化膜厚度差的可接受范围,制造氧化膜层的厚度与该氧化膜厚度差的可接受范围对应的贴合SOI晶片。由此,能够制造既将氧化膜层的厚度设为例如1.1μm以下又抑制翘曲的贴合SOI晶片。
实施例
接着,示出实施例和比较例,更具体地说明本发明。
〔SOI层厚度30μm〕
针对SOI层厚度为30μm的贴合SOI晶片,求出满足翘曲量的可接受范围的氧化膜厚度差。
首先,如表1所示那样,制造填埋氧化膜层(BOX)的厚度和背面氧化膜层(ROX)的厚度不同的多个贴合SOI晶片。
[表1]
表1中,“BOX氧化面”表示:活性层用晶片与支承用晶片之中形成氧化膜层的晶片,“活性侧”表示在活性层用晶片上形成氧化膜层,“支承侧”表示在支承用晶片上形成氧化膜层。
接着,测定所制造的多个贴合SOI晶片的翘曲量。
根据表1所示的结果可知:通过将氧化膜厚度差设为-0.3μm以上且1.0μm以下,从而能够既将氧化膜的厚度设为1.1μm又将翘曲量设为-130μm以上且+130μm以下(实施例1~8)。
需要说明的是,在氧化膜厚度差为-0.3μm以上且1.0μm以下的条件下,背面氧化膜层17的厚度为0μm(无)时(实施例1、3、5、7),填埋氧化膜层16的厚度大于0μm且为0.3μm以下。
〔SOI层厚度70μm〕
针对SOI层厚度为70μm的贴合SOI晶片,求出满足翘曲量的可接受范围的氧化膜厚度差。
首先,如表2所示那样,制造填埋氧化膜层的厚度与背面氧化膜层的厚度不同的多个贴合SOI晶片,接着,测定多个贴合SOI晶片的翘曲量。
[表2]
根据表2所示的结果可知:通过将氧化膜厚度差设为-0.3μm以上且1.0μm以下,从而能够将翘曲量设为-180μm以上且+180μm以下(实施例9~16)。
需要说明的是,在氧化膜厚度差为-0.3μm以上且1.0μm以下的条件下,背面氧化膜层17的厚度为0μm(无)时(实施例9、11、13、15),填埋氧化膜层16的厚度大于0μm且为0.3μm以下。
〔将SOI层厚度设为30μm,变更支承用晶片的厚度〕
变更支承用晶片的厚度,进行与SOI层厚度30μm相同的验证。如表3所示那样,使支承用晶片的厚度变更为390μm、400μm、410μm,制造贴合SOI晶片。
[表3]
如表3所示那样,即便在支承用晶片的厚度为390μm、410μm的情况下,翘曲量也为相同程度或者成为小值,因此可以说:即便在支承用晶片的厚度为400±10μm的范围内,也符合将氧化膜厚度差设为-0.3μm以上且1.0μm以下的条件。
〔将SOI层厚度设为70μm,变更支承用晶片的厚度〕
变更支承用晶片的厚度,进行与SOI层厚度70μm相同的验证。如表4所示那样,使支承用晶片的厚度变更为390μm、400μm、410μm来制造贴合SOI晶片。
[表4]
如表4所示那样,即便在支承用晶片的厚度为390μm、410μm的情况下,翘曲量也为相同程度或者成为小值,因此可以说:即便在支承用晶片的厚度为400±10μm的范围内,也符合将氧化膜厚度差设为-0.3μm以上且1.0μm以下的条件。
Claims (5)
1.贴合SOI晶片,其中,在支承用晶片上隔着填埋氧化膜层形成有SOI层的贴合SOI晶片中,
所述支承用晶片的厚度为400±10μm,
所述SOI层的厚度为30±1μm,
所述填埋氧化膜层和形成在所述支承用晶片的与所述填埋氧化膜层相反的一侧的背面氧化膜层的厚度分别为1.1μm以下,
由所述背面氧化膜层的厚度减去所述填埋氧化膜层的厚度而得到的氧化膜厚度差为-0.3μm以上且1.0μm以下。
2.贴合SOI晶片,其中,在支承用晶片的上隔着填埋氧化膜层形成有SOI层的贴合SOI晶片中,
所述支承用晶片的厚度为400±10μm,
所述SOI层的厚度为70±1μm,
所述填埋氧化膜层和形成在所述支承用晶片的与所述填埋氧化膜层相反的一侧的背面氧化膜层的厚度分别为1.1μm以下,
由所述背面氧化膜层的厚度减去所述填埋氧化膜层的厚度而得到的氧化膜厚度差为-0.3μm以上且1.0μm以下。
3.贴合SOI晶片,其中,在支承用晶片上隔着填埋氧化膜层形成有SOI层的贴合SOI晶片中,
在与所述填埋氧化膜层相反的一侧未形成氧化膜层的所述支承用晶片的厚度为400±10μm,
所述SOI层的厚度为30±1μm,
所述填埋氧化膜层的厚度大于0μm且为0.3μm以下。
4.贴合SOI晶片,其中,在支承用晶片上隔着填埋氧化膜层形成有SOI层的贴合SOI晶片中,
在与所述填埋氧化膜层相反的一侧未形成氧化膜层的所述支承用晶片的厚度为400±10μm,
所述SOI层的厚度为70±1μm,
所述填埋氧化膜层的厚度大于0μm且为0.3μm以下。
5.贴合SOI晶片的制造方法,其中,所述贴合SOI晶片在支承用晶片上隔着填埋氧化膜层而形成SOI层,在所述支承用晶片的与所述填埋氧化膜层相反的一侧形成有背面氧化膜层,
所述制造方法包括:
相关方程计算工序,计算由氧化膜厚度差与所述贴合SOI晶片的翘曲量之间的一次函数形成的相关方程,所述氧化膜厚度差是由所述背面氧化膜层的厚度减去所述填埋氧化膜层的厚度而得到的;
翘曲量设定工序,设定所述翘曲量的可接受范围;
厚度差设定工序,根据所述相关方程和所述翘曲量的可接受范围,设定所述氧化膜厚度差的可接受范围;以及
氧化膜层厚度设定工序,根据所述氧化膜厚度差的可接受范围,将所述填埋氧化膜层和所述背面氧化膜层的厚度分别以1.1μm以下的范围进行设定。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022-170725 | 2022-10-25 | ||
JP2022170725A JP2024062701A (ja) | 2022-10-25 | 2022-10-25 | 貼合せsoiウェーハ、および貼合せsoiウェーハの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117936453A true CN117936453A (zh) | 2024-04-26 |
Family
ID=90759923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311383696.6A Pending CN117936453A (zh) | 2022-10-25 | 2023-10-24 | 贴合soi晶片和贴合soi晶片的制造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2024062701A (zh) |
CN (1) | CN117936453A (zh) |
-
2022
- 2022-10-25 JP JP2022170725A patent/JP2024062701A/ja active Pending
-
2023
- 2023-10-24 CN CN202311383696.6A patent/CN117936453A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2024062701A (ja) | 2024-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3234987B1 (en) | Systems and methods for performing epitaxial smoothing processes on semiconductor structures | |
KR100750978B1 (ko) | 휨과 구부러짐이 적은 층 구조의 반도체 웨이퍼 및 그 제조방법 | |
TWI474397B (zh) | Method for forming silicon oxide film of SOI wafer | |
US8703580B2 (en) | Silicon on insulator (SOI) wafer and process for producing same | |
JP3085184B2 (ja) | Soi基板及びその製造方法 | |
KR101486779B1 (ko) | Soi 기판의 제조 방법 및 soi기판 | |
TWI582911B (zh) | 製造絕緣體上矽之晶圓之方法 | |
JPH04163920A (ja) | Si基板の製造方法 | |
TWI716627B (zh) | 貼合式soi晶圓的製造方法 | |
CN117936453A (zh) | 贴合soi晶片和贴合soi晶片的制造方法 | |
JP2006165062A (ja) | Soiウェーハの製造方法 | |
JPH11354761A (ja) | Soi基板及びその製造方法 | |
JP2009283582A (ja) | 貼り合わせウェーハの製造方法及び貼り合わせウェーハ | |
JP2004031715A (ja) | Soiウエーハの製造方法及びsoiウエーハ | |
JP2007242972A (ja) | Soiウェーハの製造方法 | |
JP4470231B2 (ja) | 半導体シリコンウェーハの製造方法 | |
JP2006100406A (ja) | Soiウェーハの製造方法 | |
JP6152829B2 (ja) | Soiウェーハの製造方法 | |
JPH05226464A (ja) | 貼り合わせ誘電体分離ウェーハの製造方法 | |
JP2004335662A (ja) | 部材及び部材の製造方法 | |
TWI655326B (zh) | 晶圓以及晶圓的製造方法 | |
TW202347608A (zh) | 用於製作雙重絕緣體上半導體結構之方法 | |
JP5555995B2 (ja) | 貼り合わせシリコンウェーハの製造方法 | |
JP2013168432A (ja) | Soiウェーハの製造方法 | |
CN116246973A (zh) | 晶圆支承舟、卧式热处理炉、晶圆的热处理方法及贴合晶圆的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |