CN117916890A - 半导体装置以及半导体装置的制造方法 - Google Patents

半导体装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN117916890A
CN117916890A CN202380013447.XA CN202380013447A CN117916890A CN 117916890 A CN117916890 A CN 117916890A CN 202380013447 A CN202380013447 A CN 202380013447A CN 117916890 A CN117916890 A CN 117916890A
Authority
CN
China
Prior art keywords
intermediate layer
layer
semiconductor device
nitride semiconductor
standard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202380013447.XA
Other languages
English (en)
Inventor
神田裕介
八木达也
清水顺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Nuvoton Technology Corp Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp Japan filed Critical Nuvoton Technology Corp Japan
Publication of CN117916890A publication Critical patent/CN117916890A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

半导体装置(100)具有衬底(101)、缓冲层(102)、中间层(103)、电子行进层(104)、电子供给层(105)、源极电极(201)及漏极电极(202)、以及栅极电极(203)，中间层(103)包含将第1中间层(103A)和第2中间层(103B)层叠了的层叠体，第2中间层(103B)设在第1中间层(103A)的上方，距中间层(103)的下表面为100nm的上方的第1位置位于第1中间层(103A)内，距中间层(103)的上表面为100nm的下方的第2位置位于第2中间层(103B)内，第2位置的由柏氏矢量＜11－23＞/3形成的刃状螺型混合位错密度除以第1位置的由柏氏矢量＜11－23＞/3形成的刃状螺型混合位错密度而得到的值为0.66以下。

Description

半导体装置以及半导体装置的制造方法
技术领域
本公开涉及半导体装置以及半导体装置的制造方法，特别涉及使用了III族氮化物半导体的III族氮化物半导体装置。
背景技术
使用了III族氮化物半导体、特别是氮化镓(GaN)或氮化铝镓(AlGaN)的III族氮化物半导体装置由于材料的带隙宽度而具有高绝缘击穿电压。此外，根据III族氮化物半导体装置，能够容易地形成AlGaN/GaN等异质构造。
在AlGaN/GaN异质构造中，通过由于材料间的晶格常数差而发生的压电极化和AlGaN及GaN的自发极化，在AlGaN/GaN界面的GaN层侧形成由高密度的电子(以下称作“2DEG(2Dimensional Electron Gas)：二维电子气层”)形成的沟道。利用了该二维电子气层的沟道的III族氮化物半导体装置由于电子饱和速度比较高、并且耐绝缘性比较高、热传导率也比较高，所以被应用于高频功率器件。
这些III族氮化物半导体装置中，为了提高特性，希望尽可能抑制与输出电流有关的电气特性发生时间变化的现象、换言之是输出电流特性的再现性劣化的现象即“电流崩塌”。
在专利文献1中公开了氮化物半导体装置。该氮化物半导体装置具备第一氮化物半导体层、第二氮化物半导体层、第三氮化物半导体层以及第四氮化物半导体层。进而，在专利文献1中公开了以下构造，即：在第三氮化物半导体层的与第四氮化物半导体层的界面附近形成积存了载流子的沟道，第二氮化物半导体层相比于第三氮化物半导体层而言带隙大，第一氮化物半导体层其带隙与第二氮化物半导体层的带隙同等或比其大，并且与第二氮化物半导体层相比被导入了高浓度的碳。由此，能够通过增大形成了沟道的第三氮化物半导体层与被导入了高浓度的碳的第一氮化物半导体层之间的距离而降低电流崩塌。此外，在专利文献1中，公开了氮化物半导体装置是晶体管。
现有技术文献
专利文献
专利文献1：国际公开第2012/066701号
发明内容
发明要解决的课题
在上述专利文献1所记载的氮化物半导体装置中，为了进一步抑制电流崩塌，若使由于是低浓度的碳从而电子的陷阱少的第二氮化物半导体层单纯地厚膜化则在第二氮化物半导体层的膜中发生堆垛层错。因此，有在第二氮化物半导体层的膜中由堆垛层错导致的晶体管的栅极泄漏(gate leakage)增大从而成品率降低的课题。
因此，本公开提供能够抑制堆垛层错的发生的半导体装置以及半导体装置的制造方法。
用来解决课题的手段
为了达成上述目的，本公开的一实施方式的半导体装置，具有：衬底；缓冲层，设在上述衬底的上方，由III族氮化物半导体构成；中间层，设在上述缓冲层的上方，由与上述缓冲层相比带隙小的III族氮化物半导体构成；电子行进层，设在上述中间层的上方，由与上述中间层相比带隙小的III族氮化物半导体构成；电子供给层，设在上述电子行进层的上方，由与上述电子行进层相比带隙大的III族氮化物半导体构成；源极电极及漏极电极，在上述电子供给层的上方相互隔开间隔而设置；以及栅极电极，相对于上述源极电极和上述漏极电极分别隔开间隔而设在上述电子供给层的上方；上述中间层包含层叠了第1中间层和第2中间层的层叠体，上述第2中间层设在上述第1中间层的上方，距上述中间层的下表面为100nm的上方的第1位置位于上述第1中间层内，距上述中间层的上表面为100nm的下方的第2位置位于上述第2中间层内，上述第2位置的由柏氏矢量＜11－23＞/3形成的刃状螺型混合位错密度除以上述第1位置的由柏氏矢量＜11－23＞/3形成的刃状螺型混合位错密度而得到的值为0.66以下。
此外，本公开的一实施方式的半导体装置的制造方法，具有：第1工序，在衬底的上方形成由III族氮化物半导体构成的缓冲层；第2工序，在上述缓冲层的上方形成由与上述缓冲层相比带隙小的III族氮化物半导体构成的中间层；第3工序，在上述中间层的上方形成由与上述中间层相比带隙小的III族氮化物半导体构成的电子行进层；第4工序，在上述电子行进层的上方形成由与上述电子行进层相比带隙大的III族氮化物半导体构成的电子供给层；第5工序，在上述电子供给层的上方相互隔开间隔而形成源极电极及漏极电极；以及第6工序，在上述电子供给层的上方相对于上述源极电极和上述漏极电极分别隔开间隔而形成栅极电极；上述第2工序具备：第7工序，在上述缓冲层的上方形成第1中间层；以及第8工序，在上述第1中间层的上方形成第2中间层；上述第8工序中的氮原料的供给摩尔量除以III族原料的供给摩尔量而得到的值为5000以上20000以下，并且，上述第8工序中的衬底温度比上述第7工序中的衬底温度大或与其同等。
发明效果
根据本公开的半导体装置以及半导体装置的制造方法，能够抑制堆垛层错的发生。
附图说明
图1是表示实施方式的半导体装置的结构的剖面图。
图2A是表示制造中途的半导体装置的结构的剖面图。
图2B是表示制造中途的半导体装置的结构的剖面图。
图2C是表示制造中途的半导体装置的结构的剖面图。
图2D是表示制造中途的半导体装置的结构的剖面图。
图2E是表示制造中途的半导体装置的结构的剖面图。
图2F是表示实施方式的半导体装置的制造方法的流程图。
图2G是表示比较例的标准1的氮化物半导体衬底的结构的剖面图。
图2H是表示比较例的标准2及标准4的氮化物半导体衬底的结构的剖面图。
图3是表示标准3的缓冲层、第1中间层和第2中间层的二次离子质谱法绘制图的图。
图4是表示标准2的氮化物半导体衬底中的堆垛层错的图像。
图5是从形成第1中间层的步骤向形成第2中间层的步骤的工序切换方法的流程图。
图6是表示缺陷检查设备的缺陷检出数的第1中间层的膜厚依赖性的结果的图。
图7是表示栅极泄漏的第2中间层的膜厚依赖性的结果的图。
具体实施方式
以下，参照附图具体地说明实施方式。
另外，以下说明的实施方式均表示总括性或具体性的例子。以下的实施方式中表示的数值、形状、材料、构成要素、构成要素的配置位置以及连接形态、步骤、步骤的顺序等作为一例而并不意欲限定本公开。此外，关于以下的实施方式的构成要素中的在独立权利要求中没有记载的构成要素，设为任意的构成要素进行说明。
此外，各图是示意图，并不一定严格地图示。因而，例如，在各图中比例尺等不一定一致。此外，例如，在各图中，构成要素的厚度、大小等有为了容易理解说明而夸张地图示的情况。此外，在各图中，对于实质相同的结构赋予同一标号，省略或简化重复的说明。
此外，本说明书中，平行或正交等表示要素间的关系性的用语以及数值范围不是仅表示严格意义的表现，而是指还包含实质同等的范围、例如几％程度的差异的表现。
此外，本说明书中，用语“上方”及“下方”不是指绝对空间识别中的上方(铅直上方)及下方(铅直下方)，而是作为根据层叠结构中的层叠顺序而由相对位置关系规定的用语来使用。此外，用语“上方”及“下方”不仅适用于2个构成要素相互隔开间隔配置从而在2个构成要素之间存在其他构成要素的情况，还适用于2个构成要素相互密接配置从而2个构成要素相接的情况。
此外，在本说明书及附图中，x轴、y轴及z轴表示三维正交坐标系的三轴。实施方式中，将z轴方向作为衬底的膜厚方向。此外，本说明书中，“膜厚方向”是指衬底的膜厚方向，是与衬底的上表面垂直的方向。x轴及y轴是与衬底的上表面平行的二轴。此外，“平面视”是指从与衬底的上表面垂直的方向观察。
此外，本说明书中，只要没有特别声明，“第1”、“第2”等序数词就不是指构成要素的数量或顺序，而是为了避免同种构成要素的混同而进行区别来使用的。
(实施方式)
[结构]
首先，利用图1说明实施方式的半导体装置100。图1是表示实施方式的半导体装置100的结构的剖面图。
本实施方式中，对半导体装置100是高电子迁移率晶体管(High ElectronMobility Transistor：HEMT)的情况进行说明。此外，半导体装置100是氮化物半导体装置。
如图1所示，半导体装置100具备氮化物半导体衬底100A、栅极电极203、源极电极201和漏极电极202。此外，氮化物半导体衬底100A具备衬底101、缓冲层102、由第1中间层103A及第2中间层103B构成的中间层103、电子行进层104、电子供给层105和2DEG106。
在本实施方式中，衬底101例如是能够在上方形成缓冲层102、中间层103、电子行进层104和电子供给层105的基底衬底。另外，衬底101的上表面(z轴正侧的面)是形成上述缓冲层102等的面。衬底101是由Si构成的衬底。更具体而言，衬底101是(111)面的Si单晶衬底(即，具有(111)面的Si单晶衬底)。衬底101不限于(111)面的Si单晶衬底，也可以是由蓝宝石(Sapphire)、SiC、GaN或AlN等构成的衬底。另外，作为衬底101的(111)面的Si单晶衬底的膜厚可以是675μm以上1200μm以下。
缓冲层102设在衬底101的上方。本实施方式中，缓冲层102例如是膜厚2μm的由III族氮化物半导体构成的层(即，III族氮化物半导体层)。另外，缓冲层102的膜厚不限于上述。缓冲层102更具体而言是通过由AlN及AlGaN构成的多个层叠构造构成的III族氮化物半导体层。除此之外，缓冲层102也可以由GaN、AlGaN、AlN、InGaN或AlInGaN等III族氮化物半导体的单层或多层构成。缓冲层102也可以包含通过将Al1-αGaαN(0≤α<0.8)层层叠多层而得到的构造构成的超晶格构造。另外，缓冲层102也可以是将AlN和AlGaN作为1个对而层叠20以上100以下的对而构成的。
此外，缓冲层102例如具备碳浓度为2.0E+19atoms·cm-3的区域。另外,缓冲层102的碳浓度是1.0E+19atoms·cm-3以上3.0E+20atoms·cm-3以下即可。
另外，缓冲层102的上表面(z轴正侧的面)可以因SiHx(x＝0，1，2，3)而终止。更具体而言，缓冲层102的上表面的悬空键(dangling bond)优选因SiHx(x＝0，1，2，3)而终止。例如，通过对缓冲层102的上表面供给SiH4气体，缓冲层102的上表面的悬空键如上述那样终止。SiH4吸附于缓冲层102的上表面的位错而将缓冲层102改性从而能够降低混合位错。另外，所谓混合位错，是指刃型位错和螺型位错的刃状螺型混合位错。堆垛层错已知以螺型位错为起点而发生，通过降低该混合位错，能够抑制堆垛层错的发生。
中间层103是设在缓冲层102上方的III族氮化物半导体层。更具体而言，中间层103是与缓冲层102相比带隙小并且与电子行进层104相比带隙大的III族氮化物半导体层。中间层103包含将第1中间层103A和第2中间层103B层叠而成的层叠体。更具体而言，中间层103包括第1中间层103A和第2中间层103B。第1中间层103A设在缓冲层102的上方，第2中间层103B设在第1中间层103A的上方。第1中间层103A及第2中间层103B分别是与缓冲层102相比带隙小且与电子行进层104相比带隙大的III族氮化物半导体层。
本实施方式中，中间层103的膜厚例如是1075nm。此外，中间层103(即第1中间层103A及第2中间层103B的各自)由Al平均组分率为5％的AlGaN构成。另外，Al平均组分率的定义如下。所谓层的Al平均组分率，在构成该层的III族氮化物的化学式由AlaInbGacN(a+b+c＝1,a≥0,b≥0,c≥0)表示的情况下，用式1表示。
(a/(a+b+c))×100％(式1)
接着，第2中间层103B的膜厚为400nm，第1中间层103A的膜厚为675nm。
另外，中间层103的膜厚可以是1000nm以上2000nm以下，更优选的是设为1000nm以上1395nm以下。
此外，第2中间层103B的膜厚优选设为100nm以上400nm以下，但不限于此。此外，第1中间层103A的膜厚优选设为600nm以上1000nm以下，但不限于此。
另外，中间层103的Al平均组分率可以是1％以上10％以下。更优选的是，Al平均组分率满足缓冲层102＞第1中间层103A≥第2中间层103B的关系。这样，优选的是，越是设在上方的层，Al平均组分率越低。此外，第1中间层103A的Al平均组分率可以是5％以上10％以下。更优选的是，第2中间层103B的Al平均组分率与第1中间层103A的Al平均组分率的差是5％以下。通过这样，能够降低中间层103中的应变而抑制堆垛层错的发生。此外，在中间层103中，可以使Al平均组分率不是阶段性地而是连续性地变化。进而，中间层103(第1中间层103A及第2中间层103B)中可以含有In。
另外，第1中间层103A的上表面(z轴正侧的面)可以因SiHy(y＝0，1，2，3)而终止。更具体而言，第1中间层103A的上表面的悬空键可以因SiHy(y＝0，1，2，3)而终止。例如，通过向第1中间层103A的上表面供给SiH4气体，第1中间层103A的上表面的悬空键如上述那样终止。SiH4吸附于第1中间层103A的上表面的位错而将第1中间层103A改性从而降低混合位错，能够抑制堆垛层错的发生。
此外，第1中间层103A的碳浓度例如是2.6E+16atoms·cm-3。另外，第1中间层103A的碳浓度也可以是2E+16atoms·cm-3以上7E+16atoms·cm-3以下。
此外，第2中间层103B的碳浓度例如是6.5E+15atoms·cm-3。另外，第2中间层103B的碳浓度是1.0E+15atoms·cm-3以上2E+16atoms·cm-3以下的通常可以说是检测界限以下的值以下即可。
此外，第2中间层103B的碳浓度优选比第1中间层103A的碳浓度低，第1中间层103A的碳浓度优选比缓冲层102的碳浓度低。
本实施方式中，说明了中间层103是由第1中间层103A及第2中间层103B这2层构成的层，但也可以是2层以上的多个层，在中间层103中也可以为了控制氮化物半导体衬底100A的翘曲而插入有薄膜的AlN层。
电子行进层104设在中间层103的上方。更具体而言，电子行进层104设在中间层103的第2中间层103B的上方。本实施方式中，电子行进层104例如由膜厚150nm的GaN构成，但电子行进层104的膜厚不限于此。另外，电子行进层104不限于GaN，也可以由InGaN、AlGaN、AlInGaN等III族氮化物半导体构成，此外，在电子行进层104中可以含有n型的杂质。此外，电子行进层104是与中间层相比带隙小的III族氮化物半导体层。
电子供给层105是设在电子行进层104上方的III族氮化物半导体层。此外，电子供给层105是与电子行进层104相比带隙大的III族氮化物半导体层。本实施方式中，电子供给层105例如膜厚为20nm，但电子供给层105的膜厚不限于此。电子供给层105由Al平均组分率为25％的AlGaN构成。在电子供给层105与电子行进层104之间的异质界面的电子行进层104侧，产生高浓度的2DEG106。本实施方式的氮化物半导体衬底100A具备作为该2DEG106的沟道。
另外，电子供给层105的Al平均组分率可以是20％以上100％以下。电子供给层105不限于AlGaN，也可以由AlInGaN、InAlN等含有In的III族氮化物半导体构成。此外，在电子供给层105中可以含有n型的杂质。
栅极电极203设在电子供给层105的上方。此外，栅极电极203相对于源极电极201和漏极电极202分别隔开间隔而设置。本实施方式中，栅极电极203例如是由依次层叠了Ni膜和Al膜的层叠构造构成的多层电极膜，但不限于此。此外，栅极电极203与电子供给层105接触，与电子供给层105肖特基连接。另外，栅极电极203与电子供给层105的连接不限于肖特基连接，在栅极电极203与电子供给层105之间也可以设有绝缘膜或III族氮化物半导体。
源极电极201和漏极电极202在电子供给层105的上方以隔着栅极电极203而对置的方式设置。换言之，源极电极201和漏极电极202相互隔开间隔而设置。本实施方式中，源极电极201和漏极电极202分别例如是由依次层叠了Ti膜和Al膜的层叠构造构成的多层电极膜，但不限于此。此外，源极电极201和漏极电极202分别与2DEG106电气性地欧姆连接。
[半导体装置的制造方法]
以下，参照图2A～图2F说明实施方式的半导体装置100的制造方法。
图2A～图2E分别是表示制造中途的半导体装置100的结构的剖面图。图2F是表示实施方式的半导体装置100的制造方法的流程图。
在由Si构成的衬底101的上方，利用有机金属气相沉积法(MOCVD：Metal OrganicChemical Vapor Deposition)，形成缓冲层102、中间层103、电子行进层104以及电子供给层105等III族氮化物半导体层从而形成氮化物半导体衬底100A。这里，为了形成氮化物半导体衬底100A，使用半导体晶体生长装置。
首先，将由Si构成的衬底101设置在半导体晶体生长装置内(S10)。
接着，如图2A所示，在由Si构成的衬底101的上方形成缓冲层102(S20)。缓冲层102例如是膜厚2μm、通过由AlN及AlGaN构成的多个层叠构造而构成的III族氮化物半导体层。缓冲层102是在+c面方向(＜0001＞方向)上依次在半导体晶体生长装置内连续地外延生长的III族氮化物半导体层。此外，缓冲层102包含碳浓度为1.0E+19atoms·cm-3以上的层。
作为缓冲层102的生长条件，适用以下的温度条件及压力条件。作为温度条件，例如适用衬底温度为600℃以上1200℃以下的条件。另外，作为压力条件，适用生长压力为减压(即大气压以下的压力)的条件，具体而言生长压力优选为50KPa以下。
此外，该步骤S20相当于第1工序。
接着，如图2B所示，在缓冲层102之上形成中间层103(S30)。中间层103例如膜厚为1075nm。中间层103通过使Al平均组分率为5％的AlGaN进行外延生长而得到。
此外，该步骤S30相当于第2工序。在步骤S30(第2工序)中，进行以下的步骤S31及步骤S32。即，在步骤S30中，将第1中间层103A形成在缓冲层102的上方(S31)，进而，将第2中间层103B形成在第1中间层103A的上方(S32)。该步骤S31相当于第7工序，步骤S32相当于第8工序。
由于进行步骤S31及步骤S32，所以中间层103例如由碳浓度不同的2层(第1中间层103A及第2中间层103B)构成。第1中间层103A其膜厚为675nm，碳浓度为2.6E+16atoms·cm-3。第2中间层103B其膜厚为400nm，碳浓度为6.5E+15atoms·cm-3。
在步骤S30中，载流子气体是N2及H2。此外，在步骤S30中，生长压力例如是30kPa。另外，作为步骤S30中的压力条件，优选适用减压条件，生长压力优选为80KPa以下。
关于衬底温度，例如，形成第1中间层103A的步骤S31中的衬底温度是1114℃，形成第2中间层103B的步骤S32中的衬底温度是1144℃。形成第2中间层103B的步骤S32中的衬底温度比形成第1中间层103A的步骤S31中的衬底温度大或与之同等。另外，优选的是，形成第2中间层103B的步骤S32中的衬底温度为1100℃以上1250℃以下。这样，能够促进横向(即与xy平面平行的方向)的外延生长，所以第2中间层103B中的混合位错降低，能够抑制堆垛层错的发生。
关于步骤S31及步骤S32中的气体流量，例如，NH3为50slm。另外，NH3相当于步骤S31及步骤S32的各自中的氮原料。在形成第1中间层103A的步骤S31中，TMG(TrimethylGallium：三甲基镓)的流量是81.6sccm，TMA(Trimethyl Aluminum：三甲基铝)的流量是18.7sccm。在形成第2中间层103B的步骤S32中，TMG的流量是40.8sccm，TMA的流量是9.6sccm。
另外，TMG及TMA相当于步骤S31及步骤S32的各自中的III族原料。
即，形成第1中间层103A的步骤S31的((氮原料的供给摩尔量)/(III族原料的供给摩尔量))(以下称作V/III比)是4497，第2中间层103B的V/III比为8984。另外，形成第2中间层103B的步骤S32中的V/III比是5000以上20000以下。
另外，在步骤S30(第2工序)中，在步骤S31与步骤S32之间，也可以进行停止III族原料气体的供给的工序(第9工序)。本实施方式中，作为从形成第1中间层103A的步骤S31向形成第2中间层103B的步骤S32的切换方法，例如采用将停止III族原料的供给的第9工序进行1分钟的方法。即，在步骤S31与步骤S32之间，III族原料的供给被中断1分钟。
接着，如图2C所示，在中间层103(更具体而言，第2中间层103B)的上方形成电子行进层104(S40)。电子行进层104例如膜厚为150nm。电子行进层104通过使GaN外延生长而得到。
作为电子行进层104的生长条件，适用以下的温度条件及压力条件。作为温度条件，例如适用衬底温度为900℃以上1200℃以下的条件，更优选的是适用1000℃以上1150℃以下的条件。此外，作为压力条件，可以适用生长压力为常压或减压的条件。此外，通过使用不刻意添加杂质的GaN作为电子行进层104，能够抑制由于该杂质而发生的电流崩塌。另外，优选的是，在形成了中间层103后，不停止III族原料气体的供给，连续地形成电子行进层104。此外，优选的是，形成电子行进层104的步骤S40与形成第2中间层103B的步骤S32的衬底温度相等。此外，该步骤S40相当于第3工序。
接着，如图2D所示，在电子行进层104的上方形成电子供给层105(S50)。电子供给层105例如是膜厚为20nm且Al平均组分率为25％的AlGaN。
通过将电子供给层105形成在电子行进层104的上方，在电子行进层104与电子供给层105的界面，由于自发极化和由晶格常数差带来的压电极化的影响而形成2DEG106。即，在电子行进层104与电子供给层105之间的界面的电子行进层104侧产生2DEG106。
作为电子供给层105的生长条件，适用以下的温度条件及压力条件。作为温度条件，例如，适用衬底温度为900℃以上1200℃以下的条件，更优选的是适用1000℃以上1150℃以下的条件。此外，作为压力条件，生长压力适用减压的条件，生长压力具体而言优选为80KPa以下。当然，能够根据需要进行电子供给层105的Al平均组分率的变更、膜厚的变更以及形成条件的变更。此外，该步骤S50相当于第4工序。
这样，形成氮化物半导体衬底100A。
接着，如图2E所示，在电子供给层105的上方相互隔开间隔而形成源极电极201及漏极电极202(S60)。更具体而言，如以下那样。首先，通过盐酸对氮化物半导体衬底100A进行前清洗，在电子供给层105的上方通过溅射法依次堆积Ti及Al。然后，依次应用光刻法及干式蚀刻法将Ti及Al的层叠膜布图，从而将规定形状的源极电极201及漏极电极202形成在电子供给层105的上方。另外，也可以依次应用光刻法及剥离法从而形成规定形状的源极电极201及漏极电极202。接着，通过在氮气氛下进行热处理从而将源极电极201及漏极电极202与2DEG106电连接。此外，该步骤S60相当于第5工序。
接着，在电子供给层105的上方对于源极电极201和漏极电极202分别隔开间隔而形成栅极电极203(S70)。更具体而言，如以下这样。在电子供给层105的上方通过溅射法依次堆积TiN及Al。然后依次应用光刻法及干式蚀刻法而将TiN及Al的层叠膜布图，由此将栅极电极203形成在电子供给层105的上方。另外，也可以通过依次应用光刻法及剥离法而形成规定形状的栅极电极203。此外，该步骤S70相当于第6工序。
通过经过以上的一系列工序，图1所示的构造的半导体装置100完成。
[想到本公开的理由以及实验结果]
以下基于实验结果说明想到本公开的理由。
表1表示实施方式的每个实验标准的中间层103的生长条件与中间层103的Al平均组分率与碳浓度的实验结果。此外，表1表示比较例的每个实验标准的中间层的生长条件与中间层的Al平均组分率与碳浓度的实验结果。
【表1】
这里，制作了标准1～标准5的氮化物半导体衬底，作为实验标准而采用了标准1～标准5。标准1、标准2及标准4分别是比较例的实验标准，标准3及标准5分别是本实施方式的标准。对于标准1、标准2及标准4的氮化物半导体衬底，使用图2G及图2H进行说明。
图2G是表示比较例的标准1的氮化物半导体衬底100X的结构的剖面图。图2H是表示比较例的标准2及标准4的氮化物半导体衬底100Y的结构的剖面图。
标准1的氮化物半导体衬底100X如图2G所示，代替中间层103而具备中间层103X，除了这一点以外，具备与本实施方式的氮化物半导体衬底100A相同的结构。中间层103X仅由第1中间层103A构成，不包含第2中间层103B。
标准2及标准4的氮化物半导体衬底100Y如图2H所示，代替中间层103而具备中间层103Y，除了这一点以外，具备与本实施方式的氮化物半导体衬底100A相同的结构。中间层103Y仅由第2中间层103B构成，不包含第1中间层103A。
此外，关于比较例的实验标准即标准1、标准2及标准4，只要没有特别记载，就使用与本实施方式的标准3同样的制造方法。
另外，本实施方式的标准即标准3及标准5的氮化物半导体衬底100A的结构如图1所示那样。
以下说明标准1～标准5的氮化物半导体衬底。
如表1所示，第1中间层103A与第2中间层103B的合计膜厚是1075nm。接着，第1中间层103A的碳浓度是2.6E+16atoms·cm-3，第2中间层103B的碳浓度是6.5E+15atoms·cm-3。这样，第2中间层103B的碳浓度比第1中间层103A的碳浓度低。
根据上述那样的标准1，中间层103X仅由第1中间层103A形成，根据标准2，中间层103Y仅由第2中间层103B形成。即，在标准1及标准2中，中间层103X及中间层103Y分别为单层型。
根据标准3，中间层103由与标准1相同条件的第1中间层103A及与标准2相同条件的第2中间层103B构成，中间层103为异质层层叠型。另外，标准3的第1中间层103A的膜厚为500nm，标准3的第2中间层103B的膜厚为575nm。
图3是表示标准3的缓冲层102、第1中间层103A和第2中间层103B的二次离子质谱法(Secondary Ion Mass Spectrometry：SIMS)绘制图的图。更具体而言，图3表示标准3的缓冲层102、第1中间层103A及第2中间层103B的碳浓度和Al的二次离子浓度的分析结果。另外，图3的横轴表示中间层103(更具体而言是第2中间层103B)的距上表面的深度。由图3可知，第2中间层103B的碳浓度比第1中间层103A的碳浓度低。此外，Al平均组分率满足缓冲层102＞第1中间层103A≥第2中间层103B的关系。
另外，表1所示的标准1、标准2、标准4及标准5的碳浓度也使用图3所示的分析而被进行了评价。
根据标准4，与标准2相同的中间层103Y仅由第2中间层103B形成。标准4除了中间层103Y的Al平均组分率为10％这一点以外与标准2相同。
标准5的第1中间层103A及第2中间层103B是与标准3的第1中间层103A及第2中间层103B相同的构造。但是，根据标准5，在形成第1中间层103A的步骤S31与形成第2中间层103B的步骤S32之间，不进行停止III族原料气体的供给的第9工序。
利用缺陷检查设备测定了所制作的标准1～标准3(即，标准1的氮化物半导体衬底100X、标准2的氮化物半导体衬底100Y以及标准3的氮化物半导体衬底100A)的缺陷检出数。作为缺陷检查设备，使用日本东丽工程株式会社(Toray Engineering Co.,Ltd.)制造的INSPECTRA 3000SR－III200。这里，作为缺陷，检测堆垛层错和堆垛层错以外的缺陷。
进而，利用透射型电子显微镜(TEM)测定了所制作的标准1～标准3的混合位错密度。由透射型电子显微镜(TEM)得到的柏氏矢量(Burgers vector)为＜11－23＞/3的位错是混合了刃型位错和螺型位错的刃状螺型混合位错。这里，关于标准1～标准3，测定了由柏氏矢量＜11－23＞/3构成的刃状螺型混合位错密度。进而，为了将中间层的混合位错密度的降低效果定量化而使用了以下的指标。首先，计测距中间层(更具体而言是中间层103、103X及103Y)的上表面为100nm的下方的第2位置的混合位错密度，并计测距中间层(更具体而言是中间层103、103X及103Y)的下表面为100nm的上方的第1位置的混合位错密度。将第1位置的混合位错密度设为B，将第2位置的混合位错密度设为A，则为了将混合位错密度的降低效果定量化，将混合位错密度比(A/B)作为指标进行了评价。
在混合位错密度比小的情况下，更具体而言，在与1相比充分小的情况下，表示相对于中间层的更下方的位置即第1位置的混合位错密度而言中间层的更上方的位置即第2位置的混合位错密度低，可以说中间层的混合位错密度的降低效果高。此外，在混合位错密度比与1相比充分小的情况下，表示在中间层中越朝向上方则混合位错密度越低。
另外，关于作为本实施方式的标准的标准3，距中间层103的下表面为100nm的上方的第1位置位于第1中间层103A内，距中间层103的上表面为100nm的下方的第2位置位于第2中间层103B内。
表2表示标准1～标准3的缺陷检出数、堆垛层错的发生有无和混合位错密度的实验结果。
【表2】
更具体而言，表2对于标准1～标准3的各个氮化物半导体衬底表示通过缺陷检查设备检测出的缺陷数(缺陷检出数)。此外，表2对于标准1～标准3的各个氮化物半导体衬底的中央及外周表示堆垛层错的发生有无、第2位置的混合位错密度A及第1位置的混合位错密度B、以及混合位错密度比(A/B)。另外，在将氮化物半导体衬底用于HEMT的情况下，与该氮化物半导体衬底的外周相比，中央成为更重要的区域，所以关于中央的实验结果更重要。
首先，对标准1及标准2、即中间层103X及中间层103Y分别为单层型的2个标准进行比较。相对于标准1的缺陷检出数(178个)，标准2的缺陷检出数(91160个)增加到512倍。图4是表示标准2的通过缺陷检查设备检测出的堆垛层错的图像。更具体而言，图4是表示标准2的氮化物半导体衬底100Y中的堆垛层错的图像。此外，图4所示的堆垛层错是在氮化物半导体衬底100Y所具备的某个层中发生的堆垛层错。另外，这里将通过利用UV光的缺陷检查设备检测出的弦月状的缺陷称作堆垛层错。氮化物半导体衬底中的堆垛层错在采用该氮化物半导体衬底形成了HEMT时可能成为泄漏路径(leakage path)，所以希望将其降低。如上述那样，缺陷检查设备将堆垛层错和堆垛层错以外的缺陷作为缺陷来检测。在表2所示的缺陷检出数中，包含堆垛层错的缺陷检出数和堆垛层错以外的缺陷的缺陷检出数双方。这里，堆垛层错以外的缺陷的缺陷检出数的背景值(background level)是约300左右。因此，对于缺陷检出数较大地超过了该约300个的标准，能够判断为发生了堆垛层错。如表2所示，能够判断为，在缺陷检出数为178个的标准1中堆垛层错没有发生，在缺陷检出数为91160个的标准2中发生了堆垛层错。此外，确认到，在标准1的氮化物半导体衬底100X的中央及外周双方中没有发生堆垛层错，在标准2的氮化物半导体衬底100Y的中央及外周双方中发生了堆垛层错。
已知的是堆垛层错以螺型位错为起点而发生。由此，为了抑制堆垛层错，优选的是降低混合位错密度。对标准1及标准2的中央的混合位错密度比(A/B)进行比较可知，标准1的混合位错密度比小。更具体而言，在标准1中，混合位错密度比与1相比充分小而成为0.66，如上述那样，可以说中间层103X的混合位错密度的降低效果高。这样，根据标准1，能够充分降低中间层103X的更上方的位置(第2位置)的混合位错密度，所以认为中央的堆垛层错得以抑制。
通过以上可知，根据表2的实验结果，为了与标准1同等程度以上地抑制堆垛层错，即，为了使堆垛层错消失，混合位错密度比优选为0.66以下。
进而，对作为本实施方式的标准的标准3进行研究。根据中间层103为异质层层叠型的标准3，相对于中间层103Y为单层型的标准2，缺陷检出数减少为0.01倍。进而，根据标准3，缺陷检出数为552个而超过了约300个，所以判断为有堆垛层错的发生。但是，如表2所示，明确到，根据标准3，在更重要的区域即中央没有堆垛层错的发生。
中央的混合位错密度比在标准1中是0.66，在标准3中是0.55。这样，作为本实施方式的标准的标准3，由于中间层103包含第1中间层103A及第2中间层103B，所以中央的混合位错密度比为0.66以下，更具体而言为0.55。可以说，作为本实施方式的标准的标准3，与作为比较例的标准的标准1相比，中央的混合位错密度比小，中间层103的混合位错密度的降低效果更高。由此可知，关于中间层，与标准1的单层型相比，标准3的异质层层叠型更好。此外，这样，根据标准3，由于能够充分降低中间层103的更上方的位置(第2位置)的混合位错密度，所以认为中央的堆垛层错得以抑制。
进而，可以认为，在中间层103为异质层层叠型的标准3中堆垛层错少是由于以下2个理由从而在第1中间层103A与第2中间层103B的边界面处混合位错数降低而导致的。
第一个理由如以下这样。在形成第2中间层103B的步骤S32中V/III比为5000以上20000以下，具体而言是8984而较高。结果，作为第一个理由，可以举出以下情况，即：第2中间层103B的氮面被稳定地形成，Ga的迁移(migration)被抑制，向横向的第2中间层103B的生长被促进。
第二个理由如以下这样。形成第2中间层103B的步骤S32的衬底温度比形成第1中间层103A的步骤S31的衬底温度大或与其同等，具体而言为1144℃而较高。结果，作为第二个理由，可以举出以下情况，即：在步骤S32中，载流子气体H2所带来的蚀刻被促进，向横向的第2中间层103B的生长被促进。
根据以上，形成第2中间层103B的步骤S32的V/III比优选为5000以上20000以下。此外，形成第2中间层103B的步骤S32的衬底温度比形成第1中间层103A的步骤S31的衬底温度大或与其同等即可。此外，在步骤S32中，作为促进向横向的生长的衬底温度，优选为1100℃以上1250℃以下。即，若形成第2中间层103B的步骤S32的衬底温度为1100℃以上1250℃以下，则进一步促进第2中间层103B的生长，抑制堆垛层错的发生。
接着，对标准1和标准3进行比较。这里着眼于碳浓度。
如在上述背景技术中也记载的那样，希望尽可能抑制电流崩塌。作为该电流崩塌的发生要因，可以举出电子的捕获。中间层103中的碳成为电子捕获源，中间层103中的碳浓度越高，电子越容易被捕获。因而，为了抑制电流崩塌，要求充分降低中间层103的碳浓度。
标准1的中间层103X(第1中间层103A)的碳浓度为2.6E+16atoms·cm-3。标准3的第1中间层103A及第2中间层103B的碳浓度分别为2.6E+16atoms·cm-3及6.5E+15atoms·cm-3。根据标准3，形成第2中间层103B时的TMG流量及TMA流量相比于形成第1中间层103A时的TMG流量及TMA流量是约一半程度。因此，与第1中间层103A相比，能够充分降低第2中间层103B的碳浓度。这样，与标准1的中间层103X相比，在标准3的中间层103所包含的第2中间层103B中碳浓度被充分降低，因此与标准1相比，标准3能够充分抑制电流崩塌。
接着，利用缺陷检查设备测定了所制作的标准2和标准4的缺陷检出数。表3表示标准2和标准4的缺陷检出数的实验结果。
【表3】
由表3的实验结果可知，标准4相比于标准2，缺陷检出数减少了。由此可知，为了使堆垛层错消失，优选的是第2中间层103B的Al平均组分率高。这被认为是，当缓冲层102(Al平均组分率：20％以上100％以下)与中间层103Y(第2中间层103B)的Al平均组分率之差较小时在中间层103Y中产生的应变变小，所以抑制了堆垛层错的发生。由于预想到在作为本实施方式的标准的标准3中也发生同样的现象，所以在标准3中也优选使Al平均组分率为缓冲层102＞第1中间层103A≥第2中间层103B。
即，本实施方式中，优选的是，第1中间层103A的Al平均组分率比第2中间层103B的Al平均组分率大或与其同等，缓冲层102的Al平均组分率比第1中间层103A的Al平均组分率大。
由此，第1中间层103A和第2中间层103B中产生的应变变小。由此，实现能够进一步抑制堆垛层错的发生的半导体装置100。
此外，本实施方式中，第1中间层103A的Al平均组分率优选为5％以上10％以下。
由此，在缓冲层102的Al平均组分率为20％以上100％以下的情况下，第1中间层103A中产生的应变变小。因此，实现能够进一步抑制堆垛层错的发生的半导体装置100。
此外，本实施方式中，第2中间层103B的Al平均组分率与第1中间层103A的Al平均组分率之差优选为5％以下。
由此，第2中间层103B中产生的应变进一步变小。因此，实现能够进一步抑制堆垛层错的发生的半导体装置100。
接着，使用缺陷检查设备测定了所制作的标准3和标准5的缺陷检出数。表4表示标准3和标准5的缺陷检出数的实验结果。
【表4】
此外，标准3和标准5都是本实施方式的标准。进行第9工序而制造标准3的氮化物半导体衬底100A，在标准5的氮化物半导体衬底100A中，不进行第9工序而制造。
根据表4的实验结果，在标准3中，与标准5相比缺陷检出数少，即，抑制了堆垛层错的发生。由此可知，为了降低堆垛层错，在形成第1中间层103A的步骤S31与形成第2中间层103B的步骤S32之间，进行停止III族原料气体的供给的第9工序比较好。
这如以下那样说明。若III族原料供给中断，则通过在1100℃以上的高温下的生长中断，第1中间层103A表面被载流子气体H2蚀刻从而第1中间层103A表面粗糙。由此可以认为，在第2中间层103B的生长时位错的朝向改变，由于位错彼此的相互干扰而混合位错数减少，从而标准3中缺陷检出数变少。
即，优选的是，第2工序在第7工序与第8工序之间具备停止III族原料气体的供给的第9工序。
由此，实现能够抑制堆垛层错的发生的半导体装置100的制造方法。
进而，利用图5说明第9工序。
图5是从形成第1中间层103A的步骤S31向形成第2中间层103B的步骤S32的工序切换方法的流程图。更具体而言，图5的(a)表示进行第9工序的标准3的流程图，图5的(b)表示不进行第9工序的标准5的流程图。
如图5的(a)所示，在标准3的氮化物半导体衬底100A的制造方法中，进行步骤S10、S20及S31。还进行停止III族原料气体的供给的第9工序(S33)。即，该情况下，III族原料气体的供给被中断。然后，再次开始III族原料气体的供给(S34)，形成第2中间层103B(S32)。另外，在步骤S31和步骤S32中变更衬底温度的情况优选设为将III族原料气体的供给停止的期间(即，第9工序(S33)的期间)。此外，第9工序(S33)的时间、即中断III族原料气体的供给的时间优选为1min以上5min以下。通过使时间为1min以上，能够使第1中间层103A表面充分地粗糙。此外，通过使时间为5min以下，能够提高生产性。此外，在第9工序(S33)中，优选供给SiH4。通过在III族原料供给中断时(第9工序(S33))供给SiH4，第1中间层103A的上表面因SiHy而终止。由此，SiH4吸附于第1中间层103A的上表面的位错而将第1中间层103A改性从而降低混合位错，能够期待抑制堆垛层错的发生。
这样，本实施方式中，第9工序的时间优选为1min以上5min以下。
能够使第1中间层103A表面充分地粗糙，此外，能够提高生产性。
此外，本实施方式中，在第9工序中，供给SiH4气体。
由此，SiH4吸附于第1中间层103A的上表面的位错而将第1中间层103A改性从而降低混合位错，能够抑制堆垛层错的发生。
此外，如图5的(b)所示，在标准5中，不进行第9工序地制造氮化物半导体衬底100A。
对于本实施方式的半导体装置100以及半导体装置100的制造方法总结如下。
本实施方式的半导体装置100，具有：衬底101；缓冲层102，设在衬底101的上方，由III族氮化物半导体构成；中间层103，设在缓冲层102的上方，由与缓冲层102相比带隙小的III族氮化物半导体构成；电子行进层104，设在中间层103的上方，由与中间层103相比带隙小的III族氮化物半导体构成；电子供给层105，设在电子行进层104的上方，由与电子行进层104相比带隙大的III族氮化物半导体构成；源极电极201及漏极电极202，在电子供给层105的上方相互隔开间隔而设置；以及栅极电极203，相对于源极电极201和漏极电极202分别隔开间隔而设在电子供给层105的上方。中间层103包含将第1中间层103A和第2中间层103B层叠而成的层叠体。第2中间层103B设在第1中间层103A的上方。距中间层103的下表面为100nm的上方的第1位置位于第1中间层103A内，距中间层103的上表面为100nm的下方的第2位置位于第2中间层103B内。第2位置的由柏氏矢量＜11－23＞/3形成的刃状螺型混合位错密度(A)除以第1位置的由柏氏矢量＜11－23＞/3形成的刃状螺型混合位错密度(B)而得到的值(即混合位错密度比A/B)为0.66以下。
由此，如上述标准3所示，由于中间层103包括第1中间层103A及第2中间层103B，所以混合位错密度比(A/B)为0.66以下，更具体而言为0.55。在本实施方式(例如标准3)中，与作为比较例的标准的标准1相比，中央的混合位错密度比(A/B)小，可以说中间层103的混合位错密度的降低效果更高。这样，本实施方式中，能够充分降低中间层103的更上方的位置(第2位置)的混合位错密度。因而，能够抑制该第2位置的混合位错密度所引起的堆垛层错的数量，即，实现能够抑制堆垛层错的发生的半导体装置100。
本实施方式的半导体装置100的制造方法，具备：第1工序，在衬底101的上方形成由III族氮化物半导体构成的缓冲层102；第2工序，在缓冲层102的上方形成由与缓冲层102相比带隙小的III族氮化物半导体构成的中间层103；第3工序，在中间层103的上方形成由与中间层103相比带隙小的III族氮化物半导体构成的电子行进层104；第4工序，在电子行进层104的上方形成由与电子行进层104相比带隙大的III族氮化物半导体构成的电子供给层105；第5工序，在电子供给层105的上方相互隔开间隔而形成源极电极201及漏极电极202；以及第6工序，在电子供给层105的上方相对于源极电极201和漏极电极202分别隔开间隔而形成栅极电极203。第2工序具备在缓冲层102的上方形成第1中间层103A的第7工序和在第1中间层103A的上方形成第2中间层103B的第8工序。第8工序中的氮原料的供给摩尔量除以III族原料的供给摩尔量而得到的值(V/III比)为5000以上20000以下，并且，第8工序中的衬底温度比第7工序中的衬底温度大或与其同等。
由此，如上述标准3所示，由于中间层103包含第1中间层103A及第2中间层103B，所以混合位错密度比(A/B)为0.66以下，更具体而言为0.55。本实施方式(例如标准3)中，与作为比较例的标准的标准1相比，中央的混合位错密度比(A/B)小，可以说中间层103的混合位错密度的降低效果更高。这样，本实施方式中，能够充分降低中间层103的更上方的位置(第2位置)的混合位错密度。因而，能够抑制该第2位置的混合位错密度所引起的堆垛层错的数量，即，实现能够抑制堆垛层错的发生的半导体装置100的制造方法。
进而，形成第2中间层103B的步骤S32(第8工序)中的V/III比为5000以上20000以下，从而第2中间层103B的氮面稳定地形成，Ga的迁移被抑制，向横向的第2中间层103B的生长被促进。因此，本实施方式的半导体装置100的制造方法能够进一步抑制堆垛层错的发生。
此外，进而，形成第2中间层103B的步骤S32的衬底温度比形成第1中间层103A的步骤S31(第7工序)的衬底温度大或与其同等，从而载流子气体H2所带来的蚀刻被促进，向横向的第2中间层103B的生长被促进。因此，本实施方式的半导体装置100的制造方法能够进一步抑制堆垛层错的发生。
此外，以下，关于本实施方式的中间层103的膜厚进一步进行了研究。
如图3所示那样，缓冲层102的碳浓度相比于第1中间层103A及第2中间层103B的碳浓度而言非常高。从电子被起因于缓冲层102的碳捕获的观点来看，电子行进层104与缓冲层102的间隔优选为1000nm以上。因此，将中间层103的膜厚设为1075nm、1395nm，确认了各特性的第1中间层103A及第2中间层103B的膜厚依赖性。
图6是表示缺陷检查设备的缺陷检出数的第1中间层103A的膜厚依赖性的图。从图6可知，与中间层103的膜厚无关地，若第1中间层103A较厚则缺陷检出数减少。缺陷检出数的减少在第1中间层103A的膜厚为600nm以上的情况下饱和，所以优选将第1中间层103A的膜厚设为600nm以上。
图7是表示栅极泄漏的第2中间层103B的膜厚依赖性的结果的图。更具体而言，图7表示了在第2中间层103B的膜厚变更了的状态下测定半导体装置100的栅极泄漏的结果。此外，如图7所示，栅极泄漏的测定条件如下。栅极电极203的长度(x轴方向的长度)即Lg为150nm，栅极电极203的宽度(y轴方向的宽度)即Wg为200μm，栅极电极203与漏极电极202的距离(x轴方向的距离)即Lgd为5μm，栅极电极203与源极电极201的距离(x轴方向的距离)即Lgs为2μm。栅极电极203与源极电极201之间的电压即Vgs为0V，漏极电极202与源极电极201之间的电压即Vds为150V。从图7可知，若第2中间层103B的膜厚较厚则栅极泄漏减少。栅极泄漏的减少在第2中间层103B的膜厚为400nm以下的情况下饱和，所以优选将第2中间层103B的厚度设为400nm以下。
即，本实施方式中，中间层103的膜厚优选为1000nm以上1395nm以下。
由此，能够充分扩大电子行进层104与高碳浓度的缓冲层102的间隔，抑制了电子被起因于缓冲层102的碳捕获的情况，即，抑制了电流崩塌。
此外，本实施方式中，第1中间层103A的膜厚优选为600nm以上。
由此，使缺陷检出数减少，即，实现能够进一步抑制堆垛层错的发生的半导体装置100。
此外，本实施方式中，第2中间层103B的膜厚优选为400nm以下。
由此，能够减少半导体装置100中的栅极泄漏。
(其他实施方式)
以上，基于实施方式说明了1个或多个形态的半导体装置，但本公开不限于这些实施方式等。例如，对于实施方式实施本领域技术人员想到的各种变形而得到的形态、在不脱离本公开的主旨的范围内将实施方式中的构成要素及功能任意地组合而实现的形态也包含在本公开中。
此外，上述的实施方式能够在权利要求的范围或其均等的范围中进行各种变更、替换、附加、省略等。
工业实用性
本公开的半导体装置对于要求高速动作的通信设备、逆变器以及电源电路等中使用的功率开关元件等是有用的。
标号说明
100 半导体装置
100A，100X，100Y 氮化物半导体衬底
101 衬底
102 缓冲层
103，103X，103Y 中间层
103A 第1中间层
103B 第2中间层
104 电子行进层
105 电子供给层
106 2DEG
201 源极电极
202 漏极电极
203 栅极电极

Claims (14)

1.一种半导体装置，其特征在于，
具有：
衬底；
缓冲层，设在上述衬底的上方，由III族氮化物半导体构成；
中间层，设在上述缓冲层的上方，由与上述缓冲层相比带隙小的III族氮化物半导体构成；
电子行进层，设在上述中间层的上方，由与上述中间层相比带隙小的III族氮化物半导体构成；
电子供给层，设在上述电子行进层的上方，由与上述电子行进层相比带隙大的III族氮化物半导体构成；
源极电极及漏极电极，在上述电子供给层的上方相互隔开间隔而设置；以及
栅极电极，相对于上述源极电极和上述漏极电极分别隔开间隔而设在上述电子供给层的上方，
上述中间层包含层叠了第1中间层和第2中间层的层叠体，
上述第2中间层设在上述第1中间层的上方，
距上述中间层的下表面为100nm的上方的第1位置位于上述第1中间层内，
距上述中间层的上表面为100nm的下方的第2位置位于上述第2中间层内，
上述第2位置的由柏氏矢量＜11－23＞/3形成的刃状螺型混合位错密度除以上述第1位置的由柏氏矢量＜11－23＞/3形成的刃状螺型混合位错密度而得到的值为0.66以下。
2.如权利要求1所述的半导体装置，其特征在于，
上述中间层的膜厚为1000nm以上1395nm以下。
3.如权利要求2所述的半导体装置，其特征在于，
上述第1中间层的膜厚为600nm以上。
4.如权利要求3所述的半导体装置，其特征在于，
上述第2中间层的膜厚为400nm以下。
5.如权利要求1～4中任一项所述的半导体装置，其特征在于，
上述第1中间层的Al平均组分率比上述第2中间层的Al平均组分率大或与其同等，
上述缓冲层的Al平均组分率比上述第1中间层的Al平均组分率大。
6.如权利要求5所述的半导体装置，其特征在于，
上述第1中间层的Al平均组分率为5％以上10％以下。
7.如权利要求6所述的半导体装置，其特征在于，
上述第2中间层的Al平均组分率与上述第1中间层的Al平均组分率的差为5％以下。
8.如权利要求1所述的半导体装置，其特征在于，
上述缓冲层的上表面的悬空键因SiHx而终止，x＝0、1、2、3。
9.如权利要求1所述的半导体装置，其特征在于，
上述第1中间层的上表面的悬空键因SiHy而终止，y＝0、1、2、3。
10.一种半导体装置的制造方法，其特征在于，
具有：
第1工序，在衬底的上方形成由III族氮化物半导体构成的缓冲层；
第2工序，在上述缓冲层的上方形成由与上述缓冲层相比带隙小的III族氮化物半导体构成的中间层；
第3工序，在上述中间层的上方形成由与上述中间层相比带隙小的III族氮化物半导体构成的电子行进层；
第4工序，在上述电子行进层的上方形成由与上述电子行进层相比带隙大的III族氮化物半导体构成的电子供给层；
第5工序，在上述电子供给层的上方相互隔开间隔而形成源极电极及漏极电极；以及
第6工序，在上述电子供给层的上方相对于上述源极电极和上述漏极电极分别隔开间隔而形成栅极电极，
上述第2工序具备：
第7工序，在上述缓冲层的上方形成第1中间层；以及
第8工序，在上述第1中间层的上方形成第2中间层，
上述第8工序中的氮原料的供给摩尔量除以III族原料的供给摩尔量而得到的值为5000以上20000以下，并且，
上述第8工序中的衬底温度比上述第7工序中的衬底温度大或与其同等。
11.如权利要求10所述的半导体装置的制造方法，其特征在于，
上述第8工序的衬底温度为1100℃以上1250℃以下。
12.如权利要求10或11所述的半导体装置的制造方法，其特征在于，
上述第2工序在上述第7工序与上述第8工序之间具备停止III族原料气体的供给的第9工序。
13.如权利要求12所述的半导体装置的制造方法，其特征在于，
上述第9工序的时间是1min以上5min以下。
14.如权利要求12或13所述的半导体装置的制造方法，其特征在于，
在上述第9工序中，供给SiH4气体。
CN202380013447.XA 2022-03-15 2023-02-15 半导体装置以及半导体装置的制造方法 Pending CN117916890A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202263320051P 2022-03-15 2022-03-15
US63/320,051 2022-03-15
PCT/JP2023/005189 WO2023176260A1 (ja) 2022-03-15 2023-02-15 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN117916890A true CN117916890A (zh) 2024-04-19

Family

ID=88022897

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202380013447.XA Pending CN117916890A (zh) 2022-03-15 2023-02-15 半导体装置以及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US20240274690A1 (zh)
JP (1) JP7422271B1 (zh)
CN (1) CN117916890A (zh)
TW (1) TW202343552A (zh)
WO (1) WO2023176260A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199441A (ja) 2009-02-26 2010-09-09 Furukawa Electric Co Ltd:The 半導体電子デバイスおよび半導体電子デバイスの製造方法
US20120100650A1 (en) * 2010-10-26 2012-04-26 The Regents Of The University Of California Vicinal semipolar iii-nitride substrates to compensate tilt of relaxed hetero-epitaxial layers
TW201222872A (en) * 2010-10-26 2012-06-01 Univ California Limiting strain relaxation in III-nitride heterostructures by substrate and epitaxial layer patterning
JP2013026321A (ja) 2011-07-19 2013-02-04 Sharp Corp 窒化物系半導体層を含むエピタキシャルウエハ
JP6126906B2 (ja) 2013-05-14 2017-05-10 シャープ株式会社 窒化物半導体エピタキシャルウェハ
EP3882957A1 (en) 2015-01-09 2021-09-22 SweGaN AB Semiconductor device structure
JP2016207715A (ja) 2015-04-16 2016-12-08 株式会社豊田中央研究所 半導体ウエハ及び半導体装置
JP6512669B2 (ja) 2017-10-19 2019-05-15 国立大学法人 名古屋工業大学 半導体積層構造およびこれを用いた半導体素子
CN114599965A (zh) * 2019-11-01 2022-06-07 三菱电机株式会社 化合物半导体的晶体缺陷观察方法

Also Published As

Publication number Publication date
WO2023176260A1 (ja) 2023-09-21
US20240274690A1 (en) 2024-08-15
JPWO2023176260A1 (zh) 2023-09-21
TW202343552A (zh) 2023-11-01
JP7422271B1 (ja) 2024-01-25

Similar Documents

Publication Publication Date Title
US11417520B2 (en) Semiconductor structure having sets of III-V compound layers and method of forming
JP4530171B2 (ja) 半導体装置
US8816398B2 (en) Semiconductor device and method for producing the same
JP4525894B2 (ja) 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
JP5634681B2 (ja) 半導体素子
KR101418187B1 (ko) 화합물 반도체 장치 및 그 제조 방법
KR101365302B1 (ko) 화합물 반도체 장치 및 그 제조 방법
US20100301393A1 (en) Field effect transistor and manufacturing method therefor
JP6392498B2 (ja) 化合物半導体装置及びその製造方法
TW201513342A (zh) 半導體裝置及其製造方法
US20160079370A1 (en) Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method
JP6993562B2 (ja) 化合物半導体装置及びその製造方法
WO2023024549A1 (zh) GaN基HEMT器件、器件外延结构及其制备方法
JP6880406B2 (ja) 化合物半導体装置及びその製造方法
KR102111459B1 (ko) 질화물 반도체 소자 및 그 제조 방법
US20160329419A1 (en) Nitride semiconductor layered body, method for manufacturing the same, and nitride semiconductor device
JP5379391B2 (ja) 窒化ガリウム系化合物半導体からなる半導体素子及びその製造方法
US20120132962A1 (en) Method of Manufacturing Semiconductor Device and Semiconductor Device
US20150137179A1 (en) Power device
JP7422271B1 (ja) 半導体装置および半導体装置の製造方法
KR102067597B1 (ko) 질화물 반도체 소자 및 그 제조 방법
CN110875379B (zh) 一种半导体器件及其制造方法
KR102091516B1 (ko) 질화물 반도체 소자 및 그 제조 방법
US20220115525A1 (en) Semiconductor structures and manufacturing methods thereof
KR102111458B1 (ko) 질화물 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination