CN117894767A - 具有集成电隔离的导热ic间隔物 - Google Patents

具有集成电隔离的导热ic间隔物 Download PDF

Info

Publication number
CN117894767A
CN117894767A CN202311319645.7A CN202311319645A CN117894767A CN 117894767 A CN117894767 A CN 117894767A CN 202311319645 A CN202311319645 A CN 202311319645A CN 117894767 A CN117894767 A CN 117894767A
Authority
CN
China
Prior art keywords
metal layer
layer
metal
trace
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311319645.7A
Other languages
English (en)
Inventor
A·阿沙拉
杰弗里·韦斯特
W·李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN117894767A publication Critical patent/CN117894767A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin

Abstract

本申请案的实施例涉及一种具有集成电隔离的导热IC间隔物。本公开提出了一种集成电路IC装置(100)，其包含：第一金属层(120)中的多个金属特征(121)，其在半导体衬底(108)上方且电连接到所述半导体衬底；金属间电介质IMD层(136)，其在所述第一金属层上方；以及第二金属层(162)，其在所述第一金属层上方且通过所述IMD层与所述第一金属层电隔离。所述第二金属层包含通过顶部电介质层(168/172)的部分分离的多个热接触件(163)。

Description

具有集成电隔离的导热IC间隔物
技术领域
本申请案的实施例涉及间隔物，且更具体地，涉及具有集成电隔离的导热IC间隔物。
背景技术
具有高压(HV)晶体管的集成电路(IC)装置可产生热量，当热量过多和/或持续时间过长时，可能会降低IC装置的性能和/或使用寿命。因此，已经多次尝试了利用各种类型的典型低压(LV)感测装置来监测此类装置的温度的不同方式。然而，由于对用于将LV感测装置与HV产热装置电隔离的材料的导热限制，这些温度感测方案会表现出热响应下降。
发明内容
提供本发明内容是为了介绍下文在详细描述中进一步描述的一系列概念。本发明内容并非意图标识所要求主题的必不可少特征，也非意图用于辅助限制所要求主题的范围。
本公开提出一种IC装置，其包含：第一金属层中的多个金属特征，其在半导体衬底上方且电连接到所述半导体衬底；金属间电介质(IMD)层，其在第一金属层上方；以及第二金属层，其在第一金属层上方且通过IMD层与第一金属层电隔离。第二金属层包含通过顶部电介质层的部分分离的多个热接触件。每个热接触件包含具有无电介质区域的上表面。
本公开还提出一种制造IC装置的方法。所述方法包含：形成第一金属层，其在半导体衬底上方且电连接到所述半导体衬底；形成IMD层，其在第一金属层上方；以及形成第二金属层，其在第一金属层上方且通过IMD层与第一金属层电隔离。第二金属层包含多个热接触件，所述热接触件通过顶部电介质层的部分分离且包含具有无电介质区域的上表面。
本公开的这些和额外方面在以下描述中阐述，和/或可由本领域普通技术人员通过阅读本文中的材料和/或实践本文中所描述的原理而习得。本公开的至少一些方面可经由所附权利要求书中所叙述的手段来实现。
附图说明
当结合附图阅读时，从以下详细描述理解本公开。应强调的是，根据本行业中的标准惯例，各种特征并未按比例绘制。实际上，为了论述清楚起见，可任意增大或减小各种特征的尺寸。
图1是根据本公开的一或多个方面的中间制造阶段中的IC装置的示例实施方案的一部分的截面视图。
图2是根据本公开的一或多个方面的图1所示的IC装置的示例实施方案的一部分的平面视图。
图3是根据本公开的一或多个方面的后续制造阶段中的图1所示的IC装置的截面视图。
图4是根据本公开的一或多个方面的后续制造阶段中的图3所示的IC装置的截面视图。
图5是根据本公开的一或多个方面的后续制造阶段中的图4所示的IC装置的截面视图。
图6是根据本公开的一或多个方面的图5所示的IC装置的示例实施方案的一部分的平面视图。
图7是根据本公开的一或多个方面的图5所示的IC装置的另一示例实施方案的一部分的平面视图。
图8是根据本公开的一或多个方面的后续制造阶段中的图5所示的IC装置的截面视图。
图9是根据本公开的一或多个方面的后续制造阶段中的图8所示的IC装置的截面视图。
图10是根据本公开的一或多个方面的后续制造阶段中的图9所示的IC装置的截面视图。
图11是根据本公开的一或多个方面的后续制造阶段中的图10所示的IC装置的截面视图。
图12是根据本公开的一或多个方面的图11所示的IC装置的示例实施方案的一部分的平面视图。
图13是根据本公开的一或多个方面的多芯片模块的示例实施方案的至少一部分的示意图。
具体实施方式
应理解，以下公开内容提供用于实施本公开的不同特征的许多不同实例。下文描述组件和布置的具体实例来简化本公开。当然，这些只是实例且并不意图为限制性的。另外，本公开可以在各种实例中重复参考标号和/或字母。这一重复出于简化和清楚的目的，且本身并不指示所论述的各种实施例和/或配置之间的关系。此外，在以下描述中，第一特征在第二特征上方或上的形成可以包含其中第一特征和第二特征直接接触地形成的实例，并且还可以包含其中额外特征可以形成为插入第一特征和第二特征之间使得第一特征和第二特征可以不直接接触的实例。
一般来说，本公开提出了一种间隔物裸片，其可用于提供在低压域中操作的温度传感器与例如连接到其温度由温度传感器监测的装置的高压端的引线框部分之间的电隔离。间隔物裸片具有半导体衬底和连接到所述衬底的金属互连件堆叠，以及在金属层上方的相对厚的电介质层。厚的电介质层提供半导体衬底与温度传感器之间的高压隔离，同时金属层降低半导体衬底与温度传感器之间的热阻。间隔物裸片包含实施互连件堆叠的金属层、通孔和接触件，但不需要包含任何有源组件，例如晶体管，使得间隔物裸片可不含植入物、栅极、沟或其它晶体管组件。因此，间隔物裸片可以用作电气无源组件，提供从引线框部分到温度传感器的热传递，同时还提供传导隔离。虽然可以期望此类实例提供稳健的解决方案来测量高压装置的温度，但是除非在特定权利要求中明确叙述，否则不要求特定的结果。
图13说明了封装装置500的实例，所述封装装置在包封物528内包含多芯片模块(MCM)501、第一引线框部分504和第二引线框部分524。MCM 501并入有温度传感器512和实施如上文所描述的间隔物裸片的IC装置100。IC装置100有时被称为间隔物裸片100。第一引线框部分504(为简洁起见有时被称为引线504)可以附接到发热装置(未示出)的高压引线，MCM 501正监测所述发热装置的温度。IC装置100通过导热粘合剂(例如，银浸渍环氧树脂)508附接到引线504。温度传感器512类似地通过导热粘合剂516附接到IC装置100，所述导热粘合剂可以是与导热粘合剂508相同或不同类型的粘合剂。一或多根导线520连接在温度传感器512与第二引线框部分524之间，所述第二引线框部分可包含导电地分离的多根引线且有时可被称为引线524。例如，导线520可包含在引线524之间延伸的三根导线，一根导线用于电源、一根导线用于接地且一根导线用于指示温度传感器512所感测到的温度的电压，但其它实施方案可具有多于或少于三根导线。包封物528为组件提供机械支撑、环境隔离和电绝缘。
引线504可连接到在高压域(例如，1千伏(kV)或更高)中操作的装置，而温度传感器512可在低压域(例如，5伏(V)或更低)中操作。间隔物裸片100的各种特征促进引线504与引线524之间的电隔离。间隔物裸片100还包含降低引线504与温度传感器512之间的热阻的特征，原本所述降低热阻可能仅由厚的电介质堆叠引起。
转而参看图1，提供根据本公开的一或多个方面的中间制造阶段中的间隔物裸片100的示例实施方案的一部分的截面视图。间隔物裸片100包含通过接触件112连接到半导体衬底108的第一金属层104。接触件112与衬底108之间的连接可包含接触件112中的每一者与衬底108之间的硅化物层(未示出)。硅化物层(如果存在的话)可促进第一金属层104与衬底108之间的电(例如，导电)连接。底部电介质层116将电接触件112和第一金属层104的部分插入在衬底108上方。
衬底108可包含硅，以及其它可能的实例，并且可在间隔物裸片100完成之后减薄至约7.5密耳的厚度。衬底108可具有0.014-175欧姆-厘米(Ω-cm)的电阻率。在示例实施方案中，衬底108的电阻率为150Ω-cm。
底部电介质层116可包含氧化硅，例如由原硅酸四乙酯(TEOS)和/或其它电介质材料形成，并且可具有0.8-1.2微米(μm)的厚度。电接触件112可为钨、铝和/或具有类似于钨和/或铝的电导率和热导率的其它材料，并且可具有0.15-0.3μm的宽度，等等。第一金属层104可包含具有0.5μm的厚度的铝，但其它材料和厚度也是可能的。
图2是根据本公开的各方面的第一金属层104(在图2中由参考标号200表示)的一个示例实施方案的平面视图。第一金属层200包含相对密集群体的水平互连件105，以便最大化来自衬底108的热传递。在图2中，第一金属层200的水平互连件105为多个同心迹线。例如，外部同心迹线204可为具有圆角正方形形状的环(例如，环形“方圆形”)，其宽度205为1-1.500毫米(mm)并且线宽206为5-20μm。线宽为10-20μm的另一同心迹线208与迹线204分离5-10μm。其余的同心迹线212具有10-20μm的线宽并且间隔2-10μm。两个最外部迹线204、208之间的空间209可以在后续切割操作期间提供应力消除。在其它实施方案中，空间209可以小至2μm。
同心迹线204、208、212可以彼此不接触，使得它们仅经由电接触件112和衬底108间接电接触。然而，如图2所描绘，同心迹线204、208、212中的一或多个可以经由第一金属层200的连接部分216直接接触。
图2所示的第一金属层200的布局仅为实例，且其它布局也在本公开的范围内。例如，虽然图2所示的示意性实例中仅描绘了十个同心迹线212，但本公开的范围内的实际实施方案可包含二十个、三十个或更多个同心迹线。此外，第一金属层104的布局可不包含如图2所描绘的同心特征，但可替代地包含互连的成行、成列、成蛇形排列和/或以其它方式成形的水平互连件105。然而，水平互连件105布置成使得此类布局仍形成相对密集的金属特征阵列，以便最大化来自衬底108的热传递。例如，图2所描绘的示例第一金属层200的金属特征可覆盖外部迹线204的外周内的总面积的约60％。然而，在生产实施方案中，外部迹线204的外周内的面积的百分比可高于60％，可能范围在70-85％之间，等等。
图3是根据本公开的一或多个方面的后续制造阶段中的图1所示的IC装置100的截面视图。IC装置100现在包含通过多个通孔124连接到第一金属层104的第二金属层120。第一IMD层128上覆于第二金属层120并且插入在通孔124、第一金属层104的部分和第二金属层120的部分之间。蚀刻停止层132已形成于第一IMD层128上。
第一IMD层128可为氧化硅和/或其它电介质材料，且可具有5-9μm的厚度。通孔可为钨、铝和/或具有类似于钨和/或铝的电导率和热导率的其它材料，并且可具有0.5-1.0μm的宽度，等等。第二金属层120可为具有1.5μm的厚度的铝，但其它材料和厚度也是可能的。
类似于第一金属层104，第二金属层120包含相对密集群体的水平互连件121，以便最大化来自第一金属层104的热传递。例如，第二金属层120的水平互连件121的布局可类似于图2所描绘的同心迹线204、208、212的布局。在示例实施方案中，第二金属层120的布局和组成可与第一金属层104的布局和组成相同，不同之处在于第二金属层120比第一金属层104厚两倍到三倍。此类重复设计特征可降低生产复杂性。
尽管在图3中描绘单个层，但第一IMD层128可为多于一个层，例如一或多个低应力氧化硅(LS TEOS)层和一或多个高应力氧化硅(HS TEOS)层的组合。蚀刻停止层132可为氮氧化硅(SiON)和/或其它蚀刻停止材料，且可具有0.5-1.5μm的厚度。低应力氧硅和高应力氧化硅的实例可见于第11,495,658号美国专利(“'658专利”)中，所述美国专利以全文引用的方式并入本文中。
图4是根据本公开的一或多个方面的另一后续制造阶段中的图3所示的IC装置100的截面视图。IC装置100现在包含第二IMD层136，其通过蚀刻辅助层142竖直地分成上部部分137和下部部分138。电绝缘层146上覆于第二IMD层136，且另一电绝缘层150上覆于电绝缘层146。绝缘层146、150共同形成低带隙电介质层，其通过减小随后形成的第三金属层162(参见图5)的边缘处的电场而有利地为第二IMD层136提供可靠性。
第二IMD层136的一个或两个部分137、138可为于一个层，例如一或多个LS TEOS层和一或多个HS TEOS层的组合。蚀刻辅助层142和绝缘层146可各自包含SiON和/或其它蚀刻停止/辅助材料，且可各自具有0.2-0.4μm的厚度。绝缘层150可包含氮化硅(SiN)和/或其它绝缘材料，且可具有0.5-1.0μm的厚度。
绝缘层150、绝缘层146、第二IMD层136、蚀刻停止层132和上覆于第二金属层120的第一IMD层128的部分的组合厚度160可为18-22μm。这一厚度160可经选择以确保下部金属层104、120与将形成于绝缘层150上的上部、第三金属层162(参见图5)之间的电隔离，同时管理积聚的应力。关于形成厚的电介质层同时管理应力的附加细节可见于'658专利中。
图5是另一后续制造阶段中的图4所示的IC装置100的截面视图，其中第三金属层162已形成于绝缘层150上，并且绝缘层150和绝缘层146的部分已随后去除。第三金属层162包括充当热接触件的多个水平迹线163，温度传感器装置将经由导电(导电和/或导热)粘合剂附接到所述热接触件。水平迹线163与下部金属层104、120电隔离，但可通过IMD层128与下部金属层104、120热连通。如本文所使用，“电隔离”意味着水平迹线163与下部金属层104、120之间不存在导电连接。
如同第一金属层104和第二金属层120，第三金属层162的水平迹线163形成相对密集的群体，以便促进通过绝缘层150、绝缘层146、第二IMD层136、蚀刻停止层132以及上覆于第二金属层120的第一IMD层128的部分(例如，通过具有厚度160的电介质层堆叠)从下部金属层104、120接收的热传递。换句话说，包含各种金属结构和电介质层的复合堆叠可提供大于1kV rms(均方根)的电隔离，同时还提供足够低的热阻，使得引线504可将热量传递到温度传感器512而没有明显的操作延迟。图6是根据本公开的各方面的第三金属层162(在图6中由参考标号300表示)的一个此类示例实施方案的平面视图。
在图6中，第三金属层300的水平迹线包含多个同心迹线。例如，外部迹线304可为环形方圆形，其宽度305为0.8-1.2mm并且线宽306为100-125μm。在此实例中，第三金属层300的水平迹线还包含宽度311为500-700μm的方圆形形状的中心接触垫310。第三金属层300的其余水平迹线为中心接触垫310与外部迹线304之间的接触迹线314。在所说明实例中，接触迹线是同心的，但其它图案也在本公开的范围内。每个接触迹线314可具有10-20μm的线宽，并且可与相邻接触迹线314、外部迹线304和/或中心接触垫310分离3-5μm，但其它尺寸也是可能的。然而，当在第三金属层162上形成保护性外涂层(PO)时，接触迹线314、中心接触垫310和外部迹线304之间的空间还会引起形成凹槽。凹槽可有助于延迟或者防止裸片附接材料(例如，上述导电粘合剂)过度向外流动，如下文进一步描述的。
如上文所描述，下部金属层104、120可各自包括同心迹线212。第三金属层162的每个接触迹线314可具有遵循下部金属层104、120的同心迹线212中的对应一者的图案或布局。在示例实施方案中，下部金属层104、120的每个同心迹线212横向向外延伸超出对应接触迹线314的外边界且横向向内延伸超出对应接触迹线314的内边界。因此，每个接触迹线314的横向边缘并不悬于对应的同心迹线212的横向边缘之上。
在一些实例中，接触迹线304、314和中心接触垫310可以彼此不接触，使得在附接温度传感器装置时施加导电粘合剂之后，所述接触迹线和所述中心接触垫仅电接触。在其它实例中，如图6所描绘，接触迹线304、314和中心接触垫310可经由第三金属层162/300的连接部分318直接接触。如图6所描绘，连接部分318中的至少一些可定位在布局的“拐角”附近(即，沿着布局的对角线方向)，在所述“拐角”附近，相对于连接部分318更靠近布局的中线的布置，裸片附接渗出最小并且预计不会流过这些外部连接部分318。
图6所示的第三金属层300的布局仅为实例，且其它布局也在本公开的范围内。例如，虽然图6所示的示意性实例中仅描绘了五个接触迹线314，但本公开的范围内的实际实施方案可包含二十个、三十个或更多个同心迹线。此外，第三金属层162的布局可不包含如图6所描绘的同心特征，但可替代地包含互连的成行、成列、成蛇形排列和/或以其它方式成形的水平迹线163。然而，水平迹线163布置成使得此类布局仍形成相对密集的金属特征阵列，以便最大化到温度传感器的热传递。例如，外部迹线304的外周内的金属所占据的面积的百分比可范围在60-65％之间，等等。
在上文所描述的实例中，金属层104、120、162描述为由铝形成。然而，其它导电材料也是可能的。例如，金属层104、120、162中的一或多个可由镶嵌铜制成。在此类实施方案中，电绝缘层146、150可以不存在，使得镶嵌铜可直接形成于第二IMD层136上。
图7是根据本公开的各方面的第三金属层162的另一示例实施方案的平面视图。图7提供水平迹线163的示例布局400作为图6所描绘的同心环布置的替代方案。例如，布局400的水平迹线163包含中心十字形互连件404，所述互连件包含各自具有10-20μm的宽度的横向构件。布局400的水平迹线163还包含在由十字形互连件404限定的每个象限内的多个伸长迹线408，每个伸长迹线连接到十字形互连件404且具有5-10μm的宽度。迹线408的伸长方向按象限交替。每个迹线408可与其它迹线408间隔开3-5μm。图7还示意性地描绘了图2所描绘的第一金属层104和第二金属层120的布局的替代方案。
图8是根据本公开的各方面的另一后续制造阶段中的图5所示的IC装置100的截面视图。氧化硅层168已形成于第三金属层162以及绝缘层150和第二IMD层136的暴露部分上。SiON层172已形成于氧化硅层168上方。图案化光致抗蚀剂层176已形成于SiON层172上方。
形成氧化硅层168在水平迹线163之间产生谷169。在氧化硅层168的谷169中形成SiON层172产生类似的谷173。SiON层172中的谷173可有助于随后形成的PO中的上述凹槽，其可有助于防止裸片附接材料过度向外流动。
图9是另一后续制造阶段中的图8所示的IC装置100的截面视图，其中图8所示的图案化光致抗蚀剂层176已用于蚀刻SiON层172和氧化硅层168中的开口174以暴露水平迹线163的上表面的至少一部分。如图9所描述，水平迹线163中的一或多个(例如，图6所示的外部迹线304)可保持由SiON层172和氧化硅层168的未蚀刻部分覆盖。图案化光致抗蚀剂层180也已形成于SiON层172的部分上方，包含形成于水平迹线163的暴露上表面上方。
图10是另一后续制造阶段中的图9所示的IC装置100的截面视图，其中图9所示的图案化光致抗蚀剂层180已用于蚀刻穿过SiON层172、氧化硅层168、第二IMD层136的上部部分137和蚀刻辅助层142，并且部分地蚀刻到第二IMD层136的下部部分138中。此类蚀刻形成平台184或台面，以及槽185或谷，用于在芯片处理完成之后进行切割。例如，在一些实施方案中，当IC装置100在不存在较薄的槽185的情况下被单分时，切割刀片可能会以其它方式导致电介质层开裂。在一些实施方案中，产生槽185的蚀刻可在包围每个裸片的划线区中向下蚀刻超过第二金属层120的顶部表面。
图10还描绘了SiON层188在SiON层172、氧化硅层168、第二IMD层136的上部部分137、蚀刻辅助层142和第二IMD层136的下部部分138的表面上的形成，所述表面通过蚀刻形成平台184而暴露。例如，可在N2环境中在400℃下执行可选的热处理持续30分钟，以对金属特征进行退火并驱除电介质层中的残留水分，从而减少晶片弓曲。可使用可选的NH3等离子体处理来转换第二IMD层136的暴露表面的一部分以形成SiON层188，从而减少水分吸收，水分吸收原本可能降低高压(例如，大于1kV)应用中的装置可靠性和/或缩短使用寿命。在其它实施方案中，SiON层188可替代地为由交替层沉积(ALD)形成的Al2O3层。
图11是另一后续制造阶段中的图10所示的IC装置100的截面视图，其中聚酰亚胺(PI)挡块192已围绕平台184的周边形成于SiON层172上。PI挡块192的高度可为5-20μm。图11还描绘了导电粘合剂(例如，银浸渍环氧树脂)196，所述导电粘合剂在温度传感器512被附接之前已被分配在第三金属层162的暴露上表面上。PI挡块192可包含充当导电粘合剂196溢流的初始屏障的内部部分193，以及包围内部部分193并与内部部分193间隔开至少20μm的外部部分194。PI挡块192的内部部分193和外部部分194共同限定环形溢流室195以包含可能溢出内部挡块部分193的任何导电粘合剂196。PI挡块192防止导电粘合剂溢流到平台184的侧面上，所述溢流原本可能由于导电环氧树脂溢流区与第一引线504之间产生的电场而导致横向击穿。
图12是图11所示的IC装置100的示例实施方案的平面视图，仅示出PI挡块192和第三金属层162的暴露上表面。内部挡块部分193包围第三金属层162的暴露上表面，例如图6所示的最外部接触迹线314。外部挡块部分194包围内部挡块部分193，从而限定溢流室195。
图12还描绘了中心接触垫310上方的图案化区域。此图案表示已从中心接触垫310上方去除的上述PO的部分。这种PO去除(POR)产生其中导电裸片附接可流动以实现传感器裸片的背侧与间隔物裸片的顶部金属板300之间的导热和导电两者的区。在本公开的范围内的实施方案可包含PI挡块192、POR凹槽198或这两者。
符合本公开的实例提供引线504与温度传感器512(图13)之间的快速热传递。一些基线温度感测解决方案依赖于热源与温度传感器之间跨衬底(例如印刷电路板(PCB))的横向热传递，热源与传感器之间的间距足以确保不会出现电压击穿。其它基线解决方案依赖于有机电介质(例如聚酰亚胺)将高压热源与温度传感器电绝缘。相比而言，本文所描述的实例规定：下部金属层104、120和作为第三金属层162与下部金属层120之间的电隔离的第二IMD层136提供了足够的电压隔离以及足够的热导率，使得温度传感器512的响应时间预计为此类基线解决方案的响应时间的大约二分之一或更少，并且可能比此类解决方案的响应时间小一个或两个数量级。例如，IMD层136具有约20μm的厚度的本公开的范围内的实施方案经建模为对阶跃温度升高具有63％的响应时间，为约1.1秒，而对于聚酰亚胺间隔物解决方案，响应时间为约2秒。因此，预计实施符合本公开的电压隔离的温度传感器的系统比这种基线解决方案对温度变化的响应显著更好。
考虑到包含附图和权利要求书在内的本公开的全部内容，本领域普通技术人员将容易地认识到本公开提出了一种IC装置，其包括：第一金属层中的多个金属特征，其在半导体衬底上方且电连接到所述半导体衬底；IMD层，其在第一金属层上方；以及第二金属层，其在第一金属层上方且通过IMD层与第一金属层电隔离，其中第二金属层包括通过顶部电介质层的部分分离的多个热接触件，并且其中每个热接触件包含具有无电介质区域的上表面。
多个热接触件可通过连接第二金属层的部分而连接。
多个热接触件可包括中心接触垫和围绕接触垫延伸的多个接触迹线。接触迹线可上覆于第一金属层中的对应迹线。每个接触迹线的横向边缘可不悬于第一金属层中的对应迹线的横向边缘之上。例如，第一金属层中的每个迹线可横向向外延伸超出对应接触迹线的外边界，并且横向向内延伸超出对应接触迹线的内边界。
IC装置可进一步包括在第一金属层与衬底之间的第三金属层。第一金属层和第三金属层可通过IMD层与第二金属层电隔离。第一金属层和第三金属层可通过多个通孔连接。多个接触件可将衬底电连接到第三金属层。第一金属层和第三金属层可具有相同布局。
IMD层可为第一IMD层并且IC装置可进一步包括：第三金属层，其在第一金属层与衬底之间；第二IMD层，其在第一金属层与第三金属层之间；多个通孔，其延伸穿过第二IMD层且电连接第一金属层和第三金属层；底部电介质层，其在第三金属层与衬底之间；以及多个电接触件，其延伸穿过底部电介质层且电连接第三金属层和衬底。
IC装置可包括在多个热接触件上方的PI挡块。PI挡块的外周可横向地包围多个热接触件。PI挡块可包括内部部分和外部部分，所述外部部分包围内部部分且在内部部分与外部部分之间限定环形溢流室。PI挡块可具有5-20μm的高度。聚酰亚胺挡块的内部部分和外部部分可间隔开至少20μm。
IC装置可不包括任何晶体管。
本公开还提出了一种制造IC装置的方法：其包括：形成第一金属层，其在半导体衬底上方且电连接到所述半导体衬底；形成IMD层，其在第一金属层上方；以及形成第二金属层，其在第一金属层上方且通过IMD层与第一金属层电隔离，其中第二金属层包括多个热接触件，所述热接触件通过顶部电介质层的部分分离并且包含具有无电介质区域的上表面。
多个热接触件可通过连接第二金属层的部分而连接。
多个热接触件可包括中心接触垫和围绕接触垫延伸的多个接触迹线。接触迹线可上覆于第一金属层中的对应迹线。
所述方法可进一步包括形成在第一金属层与衬底之间的第三金属层。第一金属层和第三金属层可通过IMD层与第二金属层电隔离。第一金属层和第三金属层可通过多个通孔连接。多个接触件可将衬底电连接到第三金属层。第一金属层和第三金属层可具有相同布局。
所述方法可进一步包括形成在多个热接触件上方的PI挡块。PI挡块的外周可横向地包围多个热接触件。PI挡块可包括内部部分和外部部分，所述外部部分包围内部部分且在内部部分与外部部分之间限定环形溢流室。
所制造的IC装置可不包括任何晶体管。
前文概述若干实施方案的特征以使得本领域普通技术人员可更好地理解本公开的各方面。本领域普通技术人员应了解，他们可易于使用本公开作为设计或修改用于实行本文所引入的实例的相同功能和/或实现相同益处的其它过程和结构的基础。本领域普通技术人员还应认识到，此类等效构造并不脱离本公开的精神和范围，且其可在不脱离本公开的精神和范围的情况下在本文中进行各种改变、替代和更改。
提供本公开末尾的摘要以允许读者快速确定技术公开内容的性质。所述摘要在具有以下理解的情况下提交：其将不会用于解释或限制权利要求书的范围或含义。

Claims (20)

1.一种集成电路IC装置，其包括：
第一金属层中的多个金属特征，其在半导体衬底上方且电连接到所述半导体衬底；
金属间电介质层，其在所述第一金属层上方；以及
第二金属层，其在所述第一金属层上方且通过所述金属间电介质层与所述第一金属层电隔离，其中所述第二金属层包括通过顶部电介质层的部分分离的多个热接触件，并且其中每个热接触件包含具有无电介质区域的上表面。
2.根据权利要求1所述的IC装置，其中所述多个热接触件通过连接所述第二金属层的部分而连接。
3.根据权利要求1所述的IC装置，其中所述多个热接触件包括中心接触垫和围绕所述接触垫延伸的多个接触迹线。
4.根据权利要求3所述的IC装置，其中所述接触迹线上覆于所述第一金属层中的对应迹线。
5.根据权利要求4所述的IC装置，其中每个接触迹线的横向边缘并不悬于所述第一金属层中的所述对应迹线的横向边缘之上。
6.根据权利要求4所述的IC装置，其中所述第一金属层中的每个迹线横向向外延伸超出所述对应接触迹线的外边界，并且横向向内延伸超出所述对应接触迹线的内边界。
7.根据权利要求1所述的IC装置，其进一步包括所述第一金属层与所述衬底之间的第三金属层，其中：
所述第一金属层和所述第三金属层通过所述金属间电介质层与所述第二金属层电隔离；
所述第一金属层和所述第三金属层通过多个通孔连接；并且
多个接触件将所述衬底电连接到所述第三金属层。
8.根据权利要求7所述的IC装置，其中所述第一金属层和所述第三金属层具有相同布局。
9.根据权利要求1所述的IC装置，其中所述金属间电介质层是第一金属间电介质层，并且所述IC装置进一步包括：
第三金属层，其在所述第一金属层与所述衬底之间；
第二金属间电介质层，其在第一金属层与第三金属层之间；
多个通孔，其延伸穿过所述第二金属间电介质层且电连接所述第一金属层和所述
第三金属层；
底部电介质层，其在所述第三金属层与所述衬底之间；以及
多个电接触件，其延伸穿过所述底部电介质层且电连接所述第三金属层和所述衬底。
10.根据权利要求1所述的IC装置，其进一步包括在所述多个热接触件上方的聚酰亚胺挡块，其中所述聚酰亚胺挡块的外周横向地包围所述多个热接触件。
11.根据权利要求10所述的IC装置，其中所述聚酰亚胺挡块包括：
内部部分；以及
外部部分，其包围所述内部部分且在所述内部部分与所述外部部分之间限定环形溢流室。
12.根据权利要求11所述的IC装置，其中：
所述聚酰亚胺挡块具有5-20μm的高度；并且
所述聚酰亚胺挡块的所述内部部分和所述外部部分间隔开至少20μm。
13.根据权利要求1所述的IC装置，其中所述IC装置不包括任何晶体管。
14.一种制造集成电路IC装置的方法，其包括：
形成第一金属层，其在半导体衬底上方且电连接到所述半导体衬底；
形成金属间电介质层，其在所述第一金属层上方；以及
形成第二金属层，其在所述第一金属层上方且通过所述金属间电介质层与所述第一金属层电隔离，其中所述第二金属层包括多个热接触件，所述热接触件通过顶部电介质层的部分分离并且包含具有无电介质区域的上表面。
15.根据权利要求14所述的方法，其中所述多个热接触件通过连接所述第二金属层的部分而连接。
16.根据权利要求14所述的方法，其中：
所述多个热接触件包括中心接触垫和围绕所述接触垫延伸的多个接触迹线；并且
所述接触迹线上覆于所述第一金属层中的对应迹线。
17.根据权利要求14所述的方法，其进一步包括形成在所述第一金属层与所述衬底之间的第三金属层，其中：
所述第一金属层和所述第三金属层通过所述金属间电介质层与所述第二金属层电隔离；
所述第一金属层和所述第三金属层通过多个通孔连接；并且
多个接触件将所述衬底电连接到所述第三金属层。
18.根据权利要求17所述的方法，其中所述第一金属层和所述第三金属层具有相同布局。
19.根据权利要求14所述的方法，其进一步包括形成在所述多个热接触件上方的聚酰亚胺挡块，其中：
所述聚酰亚胺挡块的外周横向地包围所述多个热接触件；并且
所述聚酰亚胺挡块包括内部部分和外部部分，所述外部部分包围所述内部部分且在所述内部部分与所述外部部分之间限定环形溢流室。
20.根据权利要求14所述的方法，其中所述IC装置不包括任何晶体管。
CN202311319645.7A 2022-10-14 2023-10-12 具有集成电隔离的导热ic间隔物 Pending CN117894767A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263416184P 2022-10-14 2022-10-14
US63/416,184 2022-10-14
US18/217,039 2023-06-30
US18/217,039 US20240128210A1 (en) 2022-10-14 2023-06-30 Thermally Conductive IC Spacer with Integrated Electrical Isolation

Publications (1)

Publication Number Publication Date
CN117894767A true CN117894767A (zh) 2024-04-16

Family

ID=90626935

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311319645.7A Pending CN117894767A (zh) 2022-10-14 2023-10-12 具有集成电隔离的导热ic间隔物

Country Status (2)

Country Link
US (1) US20240128210A1 (zh)
CN (1) CN117894767A (zh)

Also Published As

Publication number Publication date
US20240128210A1 (en) 2024-04-18

Similar Documents

Publication Publication Date Title
TWI629759B (zh) 晶片封裝體及其製造方法
US9177893B2 (en) Semiconductor component with a front side and a back side metallization layer and manufacturing method thereof
US8410599B2 (en) Power MOSFET package
KR100718063B1 (ko) 반도체 장치, 회로 기판 및 전자 기기
US8362515B2 (en) Chip package and method for forming the same
US7812457B2 (en) Semiconductor device and semiconductor wafer and a method for manufacturing the same
US20120088331A1 (en) Wafer level stack die package
US20060255407A1 (en) Semiconductor device and manufacturing method of the same
JP6511695B2 (ja) 半導体装置およびその製造方法
JP4851163B2 (ja) 半導体装置の製造方法
CN108155155B (zh) 半导体结构及其形成方法
TWI492382B (zh) 晶片封裝體及其製作方法
US8026612B2 (en) Semiconductor device and method of manufacturing semiconductor device
US6248657B1 (en) Semiconductor device and method for manufacturing the same
JP4675146B2 (ja) 半導体装置
JP4696152B2 (ja) 半導体装置の製造方法および半導体装置
JP2004207509A (ja) 半導体装置及びその製造方法
US20240128210A1 (en) Thermally Conductive IC Spacer with Integrated Electrical Isolation
KR100754895B1 (ko) 반도체 장치 및 그 형성 방법
JP6894544B2 (ja) 半導体装置の製造方法
US8809695B2 (en) Contact structure for an electronic circuit substrate and electronic circuit comprising said contact structure
US20230245992A1 (en) Integrated circuit chip package that does not utilize a leadframe
US20230282735A1 (en) Semiconductor device and method of manufacturing the same
US20140264919A1 (en) Chip arrangement, wafer arrangement and method of manufacturing the same
CN115881787A (zh) 半导体器件及用于制造半导体器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication