CN117894684A - 一种低导通电阻三栅纵向碳化硅mosfet的制造方法 - Google Patents
一种低导通电阻三栅纵向碳化硅mosfet的制造方法 Download PDFInfo
- Publication number
- CN117894684A CN117894684A CN202410302616.8A CN202410302616A CN117894684A CN 117894684 A CN117894684 A CN 117894684A CN 202410302616 A CN202410302616 A CN 202410302616A CN 117894684 A CN117894684 A CN 117894684A
- Authority
- CN
- China
- Prior art keywords
- layer
- barrier layer
- region
- hole
- silicon carbide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 47
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 230000004888 barrier function Effects 0.000 claims abstract description 69
- 239000002184 metal Substances 0.000 claims abstract description 50
- 238000005530 etching Methods 0.000 claims abstract description 28
- 238000002955 isolation Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000000151 deposition Methods 0.000 claims abstract description 16
- 230000000873 masking effect Effects 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 5
- 238000001465 metallisation Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 abstract 1
- 238000002407 reforming Methods 0.000 abstract 1
- 230000008569 process Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种低导通电阻三栅纵向碳化硅MOSFET的制造方法，取设有漂移层的碳化硅衬底，在碳化硅衬底上淀积金属，形成漏极金属层，之后形成阻挡层，刻蚀形成通孔，离子注入，形成超结区、掩蔽层和沟道区；去除阻挡层后重新形成阻挡层，刻蚀形成通孔，通过通孔进行淀积，形成第一源极金属区、隔离区、源区以及第二源极金属区；去除阻挡层后重新形成阻挡层，刻蚀形成通孔，淀积形成第一栅极绝缘层以及第二栅极绝缘层；蚀刻第一栅极绝缘层以及第二栅极绝缘层形成第一沟槽以及第二沟槽，淀积金属，形成第一栅极金属层以及第二栅极金属层，去除阻挡层，完成制造，提高了栅控能力，增加了隔离区的反型层宽度，降低了器件的导通电阻。
Description
技术领域
本发明涉及半导体领域，特别涉及一种低导通电阻三栅纵向碳化硅MOSFET的制造方法。
背景技术
碳化硅(SiC)材料作为宽禁带半导体，在高压大功率领域已经有了较为广泛的应用，但是其厚外延的成本一直不能有效控制，限制了碳化硅MOSFET的进一步扩大应用。
碳化硅由于其材料特性，其纵向MOSFET寄生pn结体二极管的导通压降大，使得器件在未开启时的续流损耗大，这是碳化硅损耗不得不考虑的一个问题；并且，功率器件的导通电阻降低可以有效降低电力系统的损耗，提高效率，不影响器件其他特性的条件下，降低器件导通电阻是器件发展永恒的追求。
发明内容
本发明要解决的技术问题，在于提供一种低导通电阻三栅纵向碳化硅MOSFET的制造方法，采用了三沟槽型栅结构，提高了栅控能力，增加了隔离区的反型层宽度，降低了器件的导通电阻。
本发明是这样实现的：一种低导通电阻三栅纵向碳化硅MOSFET的制造方法，包括如下步骤：
步骤1、取设有漂移层的碳化硅衬底，在碳化硅衬底上淀积金属，形成漏极金属层，之后在漂移层上形成阻挡层，并对阻挡层刻蚀形成通孔，通过通孔对漂移层进行离子注入，形成超结区；
步骤2、去除阻挡层后重新形成阻挡层，并对阻挡层刻蚀形成通孔，通过通孔对漂移层进行离子注入，形成掩蔽层；
步骤3、去除阻挡层后重新形成阻挡层，并对阻挡层刻蚀形成通孔，通过通孔对漂移层进行离子注入，形成沟道区；
步骤4、去除阻挡层后重新形成阻挡层，并对阻挡层刻蚀形成通孔，通过通孔进行金属淀积，形成第一源极金属区；
步骤5、去除阻挡层后重新形成阻挡层，并对阻挡层刻蚀形成通孔，通过通孔淀积，依次形成隔离区、源区以及第二源极金属区；
步骤6、去除阻挡层后重新形成阻挡层，并对阻挡层以及第一源极金属区刻蚀形成通孔，通过通孔淀积，形成第一源极金属层、第二源极金属层、第一栅极绝缘层以及第二栅极绝缘层；
步骤7、去除阻挡层后重新形成阻挡层，并对阻挡层刻蚀形成通孔，并蚀刻第一栅极绝缘层以及第二栅极绝缘层形成第一沟槽以及第二沟槽，之后通过通孔在第一沟槽以及第二沟槽上淀积金属，形成第一栅极金属层以及第二栅极金属层，去除阻挡层，完成制造。
本发明的优点在于：
一、采用了三沟槽型栅结构，通过增加左右两侧栅，提高了栅控能力，增加了隔离区的反型层宽度，降低了器件的导通电阻；
二、采用了碳化硅超结结构，相同外延厚度条件下提高了器件的耐压能力；
三、采用分离源极结构，既保证器件源极的欧姆接触也构建了低寄生肖特基体二极管，降低了器件的体二极管续流损耗。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1为本发明一种低导通电阻三栅纵向碳化硅MOSFET的制造方法的流程图。
图2为本发明一种低导通电阻三栅纵向碳化硅MOSFET的工序剖视图一。
图3为本发明一种低导通电阻三栅纵向碳化硅MOSFET的工序剖视图二。
图4为本发明一种低导通电阻三栅纵向碳化硅MOSFET的工序剖视图三。
图5为本发明一种低导通电阻三栅纵向碳化硅MOSFET的工序剖视图四。
图6为本发明一种低导通电阻三栅纵向碳化硅MOSFET的工序剖视图五。
图7为本发明一种低导通电阻三栅纵向碳化硅MOSFET的工序剖视图六。
图8为本发明一种低导通电阻三栅纵向碳化硅MOSFET的工序剖视图七。
图9为本发明一种低导通电阻三栅纵向碳化硅MOSFET的工序剖视图八。
图10为本发明一种低导通电阻三栅纵向碳化硅MOSFET的工序剖视图九。
图11为本发明一种低导通电阻三栅纵向碳化硅MOSFET的工序剖视图十。
图12为本发明一种低导通电阻三栅纵向碳化硅MOSFET的原理图。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...接触”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所述的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所述的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中，术语“和/或”包括相关所列项目的任何及所有组合。
如图1至12所示，本申请实施例通过提供一种低导通电阻三栅纵向碳化硅MOSFET的制造方法，其特征在于，包括如下步骤：
步骤1、取设有漂移层1021的碳化硅衬底101，在碳化硅衬底101上淀积金属，形成漏极金属层112，之后在漂移层1021上形成阻挡层a，并对阻挡层a刻蚀形成通孔，通过通孔对漂移层1021进行离子注入，形成超结区102；
步骤2、去除阻挡层a后重新形成阻挡层a，并对阻挡层a刻蚀形成通孔，通过通孔对漂移层1021进行离子注入，形成掩蔽层1031；
步骤3、去除阻挡层a后重新形成阻挡层a，并对阻挡层a刻蚀形成通孔，通过通孔对漂移层1021进行离子注入，形成沟道区103；
步骤4、去除阻挡层a后重新形成阻挡层a，并对阻挡层a刻蚀形成通孔，通过通孔进行金属淀积，形成第一源极金属区b；
步骤5、去除阻挡层a后重新形成阻挡层a，并对阻挡层a刻蚀形成通孔，通过通孔淀积，依次形成隔离区104、源区105以及第二源极金属区c；
步骤6、去除阻挡层a后重新形成阻挡层a，并对阻挡层a以及第一源极金属区b刻蚀形成通孔，通过通孔淀积，形成第一源极金属层107、第二源极金属层109、第一栅极绝缘层106以及第二栅极绝缘层108；
步骤7、去除阻挡层a后重新形成阻挡层a，并对阻挡层a刻蚀形成通孔，并蚀刻第一栅极绝缘层106以及第二栅极绝缘层108形成第一沟槽1061以及第二沟槽1081，之后通过通孔在第一沟槽1061以及第二沟槽上1081淀积金属，形成第一栅极金属层110以及第二栅极金属层111，去除阻挡层a，完成制造；
所述碳化硅衬底101、漂移层1021、沟道区103以及源区105均为n型；所述超结区102、掩蔽层1031以及隔离区104均p型。
所述碳化硅衬底101的掺杂浓度为1×1020cm-3~6×1020cm-3，所述漂移层1021的掺杂浓度为1×1016cm-3~2×1016cm-3，所述超结区102的掺杂浓度为1×1017cm-3~2×1017cm-3，所述沟道区103的掺杂浓度为3×1016cm-3~6×1016cm-3，所述掩蔽层1031的掺杂浓度为0.6×1017cm-3~1.2×1017cm-3，所述隔离区104的掺杂浓度为1×1016cm-3~2×1016cm-3，所述源区105的掺杂浓度为1×1020cm-3~6×1020cm-3。
碳化硅衬底101采用高掺杂，是为了与漏极金属层112形成欧姆接触并降低器件的导通电阻；漂移层1021掺杂浓度是器件的耐压特性和器件的导通电阻的折中。超结区102掺杂浓度是为了使器件耐压时空间电荷区分布，保证器件的耐压能力；隔离区104掺杂是为了保护器件栅极金属层8拐角处的第一栅极绝缘层106和第二栅极绝缘层108，以提高器件栅极可靠性，该浓度与源区105形成的空间电荷区可以形成对栅氧拐角处的保护；沟道区103掺杂浓度是为了降低导通电阻又不影响耐压，源区105掺杂浓度是为了形成欧姆接触。
各区域掺杂浓度设置了的范围，可以兼容工艺误差，浓度波动范围对器件整体性能影响不大。
器件源极有左右两个导电通道，左右两个导电通道呈对称分布，器件的栅极包括对左右两个导电通道同时控制的中间栅和左侧导电通道的左侧栅和右侧导电通道的右侧栅；采用了碳化硅超级结结构，将器件的耐压结构从纵向变为横向，器件主要通过漂移层1021和超结区102之间的pn结来保证耐压特性，能在相同漂移层1021厚度的情况下，提高器件耐压能力（漂移层厚度越大成本越高）；采用了三沟槽型栅结构，在不增加器件尺寸的条件下，通过增加左右两侧栅，提高了器件的栅控能力，增加了隔离区104的反型层宽度，降低了器件的导通电阻。
采用分离源极结构，既保证器件源极的欧姆接触也构建了低寄生肖特基体二极管，降低了器件的体二极管续流损耗。
采用了掩蔽层1031结构，将器件在沟槽栅拐角处电场集中导致的栅极绝缘层易被击穿问题进行了保护。
该器件导电沟道完全为纵向，电流方向不发生变化，器件的响应速度更快。
如图12所示，上述制造方法得到的MOSFET，包括：
碳化硅衬底101，
超结区102，所述超结区102的下侧面连接至所述碳化硅衬底101上侧面；所述超结区102内设有漂移层1021，所述漂移层1021下侧面连接至所述碳化硅衬底101上侧面；
沟道区103，所述沟道区103下侧面连接至所述漂移层1021的上侧面，所述沟道区103内设有掩蔽层1031，所述掩蔽层1031的下侧面连接至所述漂移层1021的上侧面；
隔离区104，所述隔离区104下侧面连接至所述掩蔽层1031上侧面；
源区105，所述源区105下侧面连接至所述隔离区104上侧面；
第一栅极绝缘层106，所述第一栅极绝缘层106下侧面连接至所述掩蔽层1031的上侧面，所述第一栅极绝缘层106内设有第一沟槽1061；
第一源极金属层107，所述第一源极金属层107分别连接超结区102以及沟道区103；
第二栅极绝缘层108，所述第二栅极绝缘层108分别连接所述第一源极金属层107、隔离区104以及源区105；所述第二栅极绝缘层108内设有第二沟槽1081；
第二源极金属层109，所述第二源极金属层109分别连接所述第一栅极绝缘层106、第二栅极绝缘层108以及源区105；
第一栅极金属层110，所述第一栅极金属层110设于所述第一沟槽1061内；
第二栅极金属层111，所述第二栅极金属层111设于所述第二沟槽1081内；
以及，漏极金属层112，所述漏极金属层112的上侧面连接至所述碳化硅衬底101的下侧面；
所述碳化硅衬底101、漂移层1021、沟道区103以及源区105均为n型；所述超结区102、掩蔽层1031以及隔离区104均p型。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。
Claims (3)
1.一种低导通电阻三栅纵向碳化硅MOSFET的制造方法，其特征在于，包括如下步骤：
步骤1、取设有漂移层的碳化硅衬底，在碳化硅衬底上淀积金属，形成漏极金属层，之后在漂移层上形成阻挡层，并对阻挡层刻蚀形成通孔，通过通孔对漂移层进行离子注入，形成超结区；
步骤2、去除阻挡层后重新形成阻挡层，并对阻挡层刻蚀形成通孔，通过通孔对漂移层进行离子注入，形成掩蔽层；
步骤3、去除阻挡层后重新形成阻挡层，并对阻挡层刻蚀形成通孔，通过通孔对漂移层进行离子注入，形成沟道区；
步骤4、去除阻挡层后重新形成阻挡层，并对阻挡层刻蚀形成通孔，通过通孔进行金属淀积，形成第一源极金属区；
步骤5、去除阻挡层后重新形成阻挡层，并对阻挡层刻蚀形成通孔，通过通孔淀积，依次形成隔离区、源区以及第二源极金属区；
步骤6、去除阻挡层后重新形成阻挡层，并对阻挡层以及第一源极金属区刻蚀形成通孔，通过通孔淀积，形成第一源极金属层、第二源极金属层、第一栅极绝缘层以及第二栅极绝缘层；
步骤7、去除阻挡层后重新形成阻挡层，并对阻挡层刻蚀形成通孔，并蚀刻第一栅极绝缘层以及第二栅极绝缘层形成第一沟槽以及第二沟槽，之后通过通孔在第一沟槽以及第二沟槽上淀积金属，形成第一栅极金属层以及第二栅极金属层，去除阻挡层，完成制造。
2.如权利要求1所述的一种低导通电阻三栅纵向碳化硅MOSFET的制造方法，其特征在于，所述碳化硅衬底、漂移层、沟道区以及源区均为n型；所述超结区、掩蔽层以及隔离区均p型。
3.如权利要求1所述的一种低导通电阻三栅纵向碳化硅MOSFET的制造方法，其特征在于，所述碳化硅衬底的掺杂浓度为1×1020cm-3~6×1020cm-3，所述漂移层的掺杂浓度为1×1016cm-3~2×1016cm-3，所述超结区的掺杂浓度为1×1017cm-3~2×1017cm-3，所述沟道区的掺杂浓度为3×1016cm-3~6×1016cm-3，所述掩蔽层的掺杂浓度为0.6×1017cm-3~1.2×1017cm-3，所述隔离区的掺杂浓度为1×1016cm-3~2×1016cm-3，所述源区的掺杂浓度为1×1020cm-3~6×1020cm-3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410302616.8A CN117894684B (zh) | 2024-03-18 | 2024-03-18 | 一种低导通电阻三栅纵向碳化硅mosfet的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410302616.8A CN117894684B (zh) | 2024-03-18 | 2024-03-18 | 一种低导通电阻三栅纵向碳化硅mosfet的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117894684A true CN117894684A (zh) | 2024-04-16 |
| CN117894684B CN117894684B (zh) | 2024-05-24 |
Family
ID=90641564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410302616.8A Active CN117894684B (zh) | 2024-03-18 | 2024-03-18 | 一种低导通电阻三栅纵向碳化硅mosfet的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117894684B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030178673A1 (en) * | 2002-03-22 | 2003-09-25 | Anup Bhalla | Structures of and methods of fabricating trench-gated MIS devices |
| US20220320295A1 (en) * | 2020-06-18 | 2022-10-06 | Dynex Semiconductor Limited | Sic mosfet structures with asymmetric trench oxide |
| CN115376924A (zh) * | 2022-08-05 | 2022-11-22 | 泰科天润半导体科技（北京）有限公司 | 低体二极管正向导通压降的沟槽型碳化硅mosfet的制造方法 |
| CN115632031A (zh) * | 2022-12-21 | 2023-01-20 | 泰科天润半导体科技（北京）有限公司 | 集成栅保护机制的平面栅碳化硅mosfet的制造方法 |
-
2024
- 2024-03-18 CN CN202410302616.8A patent/CN117894684B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030178673A1 (en) * | 2002-03-22 | 2003-09-25 | Anup Bhalla | Structures of and methods of fabricating trench-gated MIS devices |
| US20220320295A1 (en) * | 2020-06-18 | 2022-10-06 | Dynex Semiconductor Limited | Sic mosfet structures with asymmetric trench oxide |
| CN115376924A (zh) * | 2022-08-05 | 2022-11-22 | 泰科天润半导体科技（北京）有限公司 | 低体二极管正向导通压降的沟槽型碳化硅mosfet的制造方法 |
| CN115632031A (zh) * | 2022-12-21 | 2023-01-20 | 泰科天润半导体科技（北京）有限公司 | 集成栅保护机制的平面栅碳化硅mosfet的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117894684B (zh) | 2024-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8704292B2 (en) | Vertical capacitive depletion field effect transistor | |
| US10861965B2 (en) | Power MOSFET with an integrated pseudo-Schottky diode in source contact trench | |
| US11728421B2 (en) | Split trench gate super junction power device | |
| US6534823B2 (en) | Semiconductor device | |
| EP3089216B1 (en) | Split-gate power semiconductor field-effect transistor | |
| CN115513297A (zh) | 碳化硅平面mosfet器件及其制造方法 | |
| CN110212026A (zh) | 超结mos器件结构及其制备方法 | |
| CN117894684B (zh) | 一种低导通电阻三栅纵向碳化硅mosfet的制造方法 | |
| WO2018033034A1 (en) | Semiconductor device with hybrid channel configuration | |
| CN117912957B (zh) | 一种低体二极管压降的碳化硅超结沟槽栅mosfet的制造方法 | |
| US9711636B2 (en) | Super-junction semiconductor device | |
| CN209896066U (zh) | 一种vdmos | |
| CN107863378B (zh) | 超结mos器件及其制造方法 | |
| CN111477680A (zh) | 双通道均匀电场调制横向双扩散金属氧化物宽带隙半导体场效应管及制作方法 | |
| CN212113722U (zh) | 具有肖特基二极管的半导体器件 | |
| CN117317024B (zh) | 高开关特性半导体器件、工艺、芯片及电子设备 | |
| CN116230549B (zh) | 集成低势垒二极管的沟槽型绝缘栅场效应管及其制造方法 | |
| CN117954500B (zh) | 一种抑制动态雪崩的平面栅碳化硅mosfet的制造方法 | |
| CN117577536B (zh) | 一种半导体结构的制造方法、芯片和电子设备 | |
| US20230223435A1 (en) | Pillar structure and super junction semiconductor device including the same | |
| US11476370B2 (en) | Semiconductor device with embedded Schottky diode and manufacturing method thereof | |
| US20240096939A1 (en) | Super junction semiconductor device and method of manufacturing the same | |
| US20230352577A1 (en) | Vertical shielded gate accumulation field effect transistor | |
| CN115377207A (zh) | 具有肖特基二极管的半导体器件及其制造方法 | |
| CN117954500A (zh) | 一种抑制动态雪崩的平面栅碳化硅mosfet的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |