CN117878159A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN117878159A
CN117878159A CN202311627872.6A CN202311627872A CN117878159A CN 117878159 A CN117878159 A CN 117878159A CN 202311627872 A CN202311627872 A CN 202311627872A CN 117878159 A CN117878159 A CN 117878159A
Authority
CN
China
Prior art keywords
layer
insulating layer
conductive layer
transistor
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311627872.6A
Other languages
English (en)
Inventor
岛行德
冈崎健一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN117878159A publication Critical patent/CN117878159A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)

Abstract

提供一种电特性良好的半导体装置。提供一种可靠性高的半导体装置。本发明的一个方式是一种半导体装置，包括第一晶体管、第二晶体管、第一绝缘层及第二绝缘层。第一晶体管包括第一半导体层、第一栅极绝缘层及第一栅电极。第一半导体层包括金属氧化物。第二晶体管包括第二半导体层、第二栅极绝缘层及第二栅电极。第二半导体层包含结晶硅。第一绝缘层具有隔着第二绝缘层与第一晶体管重叠的区域。第二绝缘层具有隔着第一绝缘层与第二晶体管重叠的区域。第二绝缘层的膜密度高于第一绝缘层。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明的一个方式涉及一种半导体装置。本发明的一个方式涉及一种显示装置。本发明的一个方式涉及一种半导体装置或显示装置的制造方法。
注意，本发明的一个方式不限定于上述技术领域。作为本说明书等所公开的本发明的一个方式的技术领域的一个例子，可以举出半导体装置、显示装置、发光装置、蓄电装置、存储装置、电子设备、照明装置、输入装置、输入输出装置、其驱动方法或者其制造方法。半导体装置是指能够通过利用半导体特性而工作的所有装置。
背景技术
作为可用于晶体管的半导体材料，使用金属氧化物的氧化物半导体受到瞩目。例如，专利文献1公开了如下半导体装置：层叠有多个氧化物半导体层，在该多个氧化物半导体层中，被用作沟道的氧化物半导体层包含铟及镓，并且使铟的比率比镓的比率高，而场效应迁移率(有时，简称为迁移率或μFE)得到提高的半导体装置。
由于能够用于半导体层的金属氧化物可以利用溅射法等形成，所以可以被用于构成大型显示装置的晶体管的半导体层。此外，因为可以将使用多晶硅或非晶硅的晶体管的生产设备的一部分改良而利用，所以还可以抑制设备投资。此外，与使用非晶硅的晶体管相比，使用金属氧化物的晶体管具有高场效应迁移率，所以可以实现设置有驱动电路的高性能的显示装置。
此外，在由显示装置中的屏幕尺寸有大型化的趋势，于是，显示装置的研制甚至针对对角线60英寸以上，进而为对角线120英寸以上的屏幕。并且，屏幕也有走向高分辨率的趋势，如全高清(像素数为1920×1080，也被称为“2K”等)、Ultra High-Definition(像素数为3840×2160，也被称为“4K”等)、Super High-Definition(像素数为7680×4320，也被称为“8K”等)。
屏幕尺寸的大型化或分辨率的提高趋于导致显示部内的布线电阻的增大。专利文献2中公开了在使用非晶硅晶体管的液晶显示装置中为了抑制布线电阻的增大使用铜(Cu)形成低电阻布线层的技术。
[先行技术文献]
[专利文献]
[专利文献1]日本专利申请公开第2014-7399号公报
[专利文献2]日本专利申请公开第2004-163901号公报
发明内容
发明所要解决的技术问题
本发明的一个方式的目的之一是提供一种电特性良好的半导体装置。另外，本发明的一个方式的目的之一是提供一种可靠性高的半导体装置。另外，本发明的一个方式的目的之一是提供一种小型半导体装置。另外，本发明的一个方式的目的之一是提供一种功耗低的半导体装置。另外，本发明的一个方式的目的之一是提供一种新颖半导体装置。
另外，本发明的一个方式的目的之一是提供一种高分辨率的显示装置。另外，本发明的一个方式的目的之一是提供一种工作速度快的显示装置。另外，本发明的一个方式的目的之一是提供一种可靠性高的显示装置。另外，本发明的一个方式的目的之一是提供一种实现窄边框的显示装置。另外，本发明的一个方式的目的之一是提供一种功耗低的显示装置。另外，本发明的一个方式的目的之一是提供一种新颖显示装置。
注意，这些目的的记载不妨碍其他目的的存在。并且，本发明的一个方式不需要实现所有上述目的。另外，可以从说明书、附图、权利要求书等的记载抽出上述以外的目的。
解决技术问题的手段
本发明的一个方式是一种半导体装置，包括第一晶体管、第二晶体管、第一绝缘层及第二绝缘层。第一晶体管包括第一半导体层、第一栅极绝缘层及第一栅电极。第一半导体层包括金属氧化物。第一栅电极具有隔着第一栅极绝缘层与第一半导体层重叠的区域。第二晶体管包括第二半导体层、第二栅极绝缘层及第二栅电极。第二半导体层包含结晶硅。第二栅电极具有隔着第二栅极绝缘层与第二半导体层重叠的区域。第一绝缘层具有隔着第二绝缘层与第一晶体管重叠的区域。第二绝缘层具有隔着第一绝缘层与第二晶体管重叠的区域。第二绝缘层的膜密度优选高于第一绝缘层。
在上述半导体装置中，第一栅电极优选具有隔着第一半导体层与第二绝缘层重叠的区域。
在上述半导体装置中，第一晶体管优选包括第三栅极绝缘层及第三栅电极。第三栅电极优选具有隔着第三栅极绝缘层与第一半导体层重叠的区域。第二绝缘层优选具有隔着第三栅电极与第三栅极绝缘层重叠的区域。
在上述半导体装置中，第一晶体管优选包括第三栅电极。第三栅电极优选具有隔着第一绝缘层及第二绝缘层与第一半导体层重叠的区域。
在上述半导体装置中，第三栅电极优选通过加工与第二栅电极相同的导电膜来形成。
在上述半导体装置中，优选的是，第二半导体层具有第一区域以及夹持第一区域的一对第二区域，第一区域具有与第二栅电极重叠的区域。第三栅电极优选包含结晶硅。第二区域及第三栅电极优选都包含选自硼、铝、镓、铟、磷、砷、锑和铋中的一个或多个。
在上述半导体装置中，第一半导体层优选具有隔着第一栅电极与第二绝缘层重叠的区域。
本发明的一个方式是一种半导体装置，包括第一晶体管及第二晶体管。第一晶体管包括第一半导体层、第一栅极绝缘层及第一栅电极。第一半导体层包括金属氧化物。第一栅电极具有隔着第一栅极绝缘层与第一半导体层重叠的区域。第二晶体管包括第二半导体层、第二栅极绝缘层及第二栅电极。第二半导体层包含结晶硅。第二栅电极具有隔着第二栅极绝缘层与第二半导体层重叠的区域。第一栅极绝缘层包括第一绝缘层及第一绝缘层上的第二绝缘层。第二绝缘层具有隔着第一绝缘层与第二晶体管重叠的区域。另外，第二绝缘层的膜密度优选高于第一绝缘层。
在上述半导体装置中，第一栅电极优选通过加工与第二栅电极相同的导电膜来形成。
在上述半导体装置中，优选的是，第二半导体层具有第一区域以及夹持第一区域的一对第二区域，第一区域具有与第二栅电极重叠的区域。第一栅电极优选包含结晶硅。第二区域及第一栅电极优选都包含选自硼、铝、镓、铟、磷、砷、锑和铋中的一个或多个。
在上述半导体装置中，第二半导体层优选具有隔着第二栅电极与第一绝缘层重叠的区域。
在上述半导体装置中，第二栅电极优选具有隔着第二半导体层与第一绝缘层重叠的区域。
本发明的一个方式是一种半导体装置的制造方法，包括如下步骤：形成包括第一栅极绝缘层、第一栅电极及包含结晶硅的第一半导体层的第一晶体管；在第一晶体管上形成第一绝缘层；在第一绝缘层上形成其膜密度高于第一绝缘层的第二绝缘层；在第二绝缘层上形成包括金属氧化物的第二半导体层；在第二绝缘层及第二半导体层上形成第二栅极绝缘层；在第二栅极绝缘层上形成导电膜；通过加工导电膜来形成包括第二半导体层及第二栅极绝缘层而成的第二晶体管的第二栅电极以及与第一半导体层电连接的布线。
发明效果
根据本发明的一个方式，可以提供一种电特性良好的半导体装置。另外，根据本发明的一个方式，可以提供一种可靠性高的半导体装置。另外，根据本发明的一个方式，可以提供一种小型半导体装置。另外，根据本发明的一个方式，可以提供一种功耗低的半导体装置。另外，根据本发明的一个方式，可以提供一种新颖半导体装置。
另外，根据本发明的一个方式，可以提供一种高分辨率的显示装置。另外，根据本发明的一个方式，可以提供一种工作速度快的显示装置。另外，根据本发明的一个方式，可以提供一种可靠性高的显示装置。另外，根据本发明的一个方式，可以提供一种实现窄边框的显示装置。另外，根据本发明的一个方式，可以提供一种功耗低的显示装置。
注意，上述效果的记载并不妨碍其他效果的存在。此外，本发明的一个方式并不需要具有所有上述效果。另外，可以从说明书、附图、权利要求书等的记载抽出上述以外的效果。
附图简要说明
图1A、图1B及图1C是示出半导体装置的结构例子的截面图。
图2A、图2B及图2C是示出半导体装置的结构例子的截面图。
图3A及图3B是示出半导体装置的结构例子的截面图。
图4A及图4B是示出半导体装置的结构例子的截面图。
图5是示出半导体装置的结构例子的截面图。
图6A、图6B及图6C是示出半导体装置的结构例子的截面图。
图7A及图7B是示出半导体装置的结构例子的截面图。
图8A及图8B是示出半导体装置的结构例子的截面图。
图9A、图9B及图9C是示出半导体装置的结构例子的截面图。
图10A、图10B及图10C是示出半导体装置的结构例子的截面图。
图11A、图11B及图11C是示出半导体装置的结构例子的截面图。
图12A、图12B及图12C是示出半导体装置的结构例子的截面图。
图13A、图13B及图13C是示出半导体装置的结构例子的截面图。
图14是示出半导体装置的结构例子的截面图。
图15A及图15B是示出半导体装置的结构例子的截面图。
图16A及图16B是示出半导体装置的结构例子的截面图。
图17A及图17B是示出半导体装置的结构例子的截面图。
图18A及图18B是示出半导体装置的结构例子的截面图。
图19A及图19B是示出半导体装置的结构例子的截面图。
图20A及图20B是示出半导体装置的结构例子的截面图。
图21A及图21B是示出半导体装置的结构例子的截面图。
图22A、图22B、图22C、图22D及图22E是说明半导体装置的制造方法的截面图。
图23A、图23B及图23C是说明半导体装置的制造方法的截面图。
图24A、图24B及图24C是说明半导体装置的制造方法的截面图。
图25A、图25B及图25C是说明半导体装置的制造方法的截面图。
图26A及图26B是说明半导体装置的制造方法的截面图。
图27A是说明激光加工装置的图，图27B及图27C是说明激光加工装置的照射方法的图。
图28A、图28B及图28C是显示装置的俯视图。
图29是显示装置的截面图。
图30是显示装置的截面图。
图31是显示装置的截面图。
图32是显示装置的截面图。
图33是显示装置的截面图。
图34A是显示装置的方框图，图34B及图34C是显示装置的电路图。
图35A、图35C及图35D是显示装置的电路图，图35B是显示装置的时序图。
图36A是示出显示模块的结构例子的图，图36B是显示模块的截面示意图。
图37A是示出电子设备的结构例子的图，图37B是电子设备的截面示意图。
图38A、图38B、图38C、图38D及图38E是示出电子设备的结构例子的图。
图39A、图39B、图39C、图39D、图39E、图39F及图39G是示出电子设备的结构例子的图。
图40A、图40B、图40C及图40D是示出电子设备的结构例子的图。
实施发明的方式
下面，参照附图对实施方式进行说明。注意，实施方式可以以多个不同方式来实施，所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容可以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅局限在以下实施方式所记载的内容中。
在本说明书所说明的附图中，为便于清楚地说明，有时夸大表示各构成要素的大小、层的厚度或区域。
本说明书等所使用的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附加的，而不是为了在数目方面上进行限定的。
在本说明书等中，为了方便起见，使用“上”、“下”等表示配置的词句以参照附图说明构成要素的位置关系。此外，构成要素的位置关系根据描述各结构的方向适当地改变。因此，不局限于本说明书中所说明的词句，可以根据情况适当地更换。
此外，在本说明书等中，在采用晶体管的极性不同的晶体管或电路工作中的电流方向变化的情况等下，晶体管所包括的源极及漏极的功能有时相互调换。因此，源极和漏极可以相互调换。
注意，在本说明书等中，晶体管的沟道长度方向是指与以最短距离连接源区域和漏区域的直线平行的方向中的一个。也就是说，沟道长度方向相当于在晶体管处于开启状态时流过半导体层中的电流的方向之一。此外，沟道宽度方向是指与该沟道长度方向正交的方向。另外，根据晶体管的结构及形状，沟道长度方向及沟道宽度方向有时不限于一个值。
在本说明书等中，“电连接”包括通过“具有某种电作用的元件”连接的情况。在此，“具有某种电作用的元件”只要可以进行连接对象间的电信号的授受，就对其没有特别的限制。例如，“具有某种电作用的元件”不仅包括电极和布线，而且还包括晶体管等的开关元件、电阻元件、电感器、电容器、其他具有各种功能的元件等。
另外，在本说明书等中，可以将“膜”和“层”相互调换。例如，有时可以将“导电层”变换为“导电膜”。此外，例如，有时可以将“绝缘层”变换为“绝缘膜”。
在本说明书等中，“顶面形状大致一致”是指叠层中的每一个层的轮廓的至少一部分重叠。例如，还是指上层及下层的一部分或全部通过同一的掩模图案被加工的情况。但是，严密地说，有时轮廓不重叠而上层的端部位于下层的端部的内侧或者上层的端部位于下层的端部的外侧，这些情况也包括在“顶面形状大致一致”的情况中。
另外，在本说明书等中，在没有特别的说明的情况下，关态电流(off-statecurrent)是指晶体管处于关闭状态(也称为非导通状态、遮断状态)时的漏极电流。在没有特别的说明的情况下，在n沟道晶体管中，关闭状态是指栅极与源极间的电压Vgs低于阈值电压Vth(p沟道型晶体管中Vgs高于Vth)的状态。
在本说明书等中，显示装置的一个方式的显示面板是指能够在显示面显示(输出)图像等的面板。因此，显示面板是输出装置的一个方式。
此外，在本说明书等中，有时将在显示面板的衬底上安装有例如FPC(FlexiblePrinted Circuit：柔性印刷电路)或TCP(Tape Carrier Package：载带封装)等连接器的结构或在衬底上以COG(Chip On Glass：玻璃覆晶封装)方式等直接安装IC的结构称为显示面板模块或显示模块，或者也简称为显示面板等。
注意，在本说明书等中，显示装置的一个方式的触摸面板具有如下功能：在显示面显示图像等的功能；以及检测出手指或触屏笔等被检测体接触、被压或靠近显示面的作为触摸传感器的功能。因此触摸面板是输入输出装置的一个方式。
触摸面板例如也可以称为具有触摸传感器的显示面板(或显示装置)、具有触摸传感器功能的显示面板(或显示装置)。触摸面板也可以包括显示面板及触摸传感器面板。或者，也可以具有在显示面板内部或表面具有触摸传感器的功能的结构。
另外，在本说明书等中，有时将在触摸面板的衬底上安装有连接器或IC的结构称为触摸面板模块、显示模块，或者简称为触摸面板等。
(实施方式1)
在本实施方式中对本发明的一个方式的半导体装置及其制造方法进行说明。
本发明的一个方式是一种半导体装置，包括第一晶体管、第二晶体管、第一绝缘层及第二绝缘层。第一晶体管包括第一半导体层、第一栅极绝缘层及第一栅电极。第一栅电极具有隔着第一栅极绝缘层与第一半导体层重叠的区域。第二晶体管包括第二半导体层、第二栅极绝缘层及第二栅电极。第二栅电极具有隔着第二栅极绝缘层与第二半导体层重叠的区域。第一绝缘层具有隔着第二绝缘层与第一晶体管重叠的区域。第二绝缘层具有隔着第一绝缘层与第二晶体管重叠的区域。另外，第二绝缘层的氢透过性优选低于第一绝缘层。通过作为第二绝缘层使用其膜密度高于第一绝缘层的膜，可以抑制氢从第一绝缘层一侧向第一晶体管一侧透过。
本发明的一个方式是一种半导体装置，包括第一晶体管及第二晶体管。第一晶体管包括第一半导体层、第一栅极绝缘层及第一栅电极。第一栅电极具有隔着第一栅极绝缘层与第一半导体层重叠的区域。第二晶体管包括第二半导体层、第二栅极绝缘层及第二栅电极。第二栅电极具有隔着第二栅极绝缘层与第二半导体层重叠的区域。第一栅极绝缘层包括第一绝缘层及第一绝缘层上的第二绝缘层。第二绝缘层具有隔着第一绝缘层与第二晶体管重叠的区域。另外，第二绝缘层的氢透过性优选低于第一绝缘层。通过作为第二绝缘层使用其膜密度高于第一绝缘层的膜，可以抑制氢从第一绝缘层一侧向第一晶体管一侧透过。
第一晶体管可以使用包括金属氧化物(以下，也称为氧化物半导体)的晶体管(以下，也称为OS晶体管)。与使用非晶硅的晶体管相比，OS晶体管的场效应迁移率非常高。另外，OS晶体管的关闭状态下的源极与漏极间的泄漏电流(以下，也称为关态电流)非常小，可以长期间地保持储存在与该晶体管串联连接的电容器中的电荷。通过使用OS晶体管，可以实现功耗低的半导体装置。
第二晶体管可以使用包含硅的晶体管(以下，也称为Si晶体管)。尤其是，可以适合地使用包含低温多晶硅(LTPS：Low Temperature Poly Silicon)的晶体管(以下，也称为LTPS晶体管)。LTPS晶体管的场效应迁移率高且频率特性良好。通过使用LTPS晶体管，可以实现工作速度快的半导体装置。
在本发明的一个方式的半导体装置中，可以作为需要高场效应迁移率的晶体管使用Si晶体管而作为需要少泄漏电流的晶体管使用OS晶体管，通过将这些晶体管设置在同一衬底上，可以降低构件成本及安装成本。另外，通过使用OS晶体管和Si晶体管，本发明的一个方式的半导体装置可以成为功耗低且能够进行高速工作的半导体装置。另外，可以成为电特性良好且可靠性高的半导体装置。
本发明的一个方式的半导体装置可以应用于显示装置。例如，可以作为用来控制布线的导通、非导通的开关的晶体管等使用OS晶体管且作为用来控制电流的晶体管等使用Si晶体管。尤其是，优选作为用来控制电流的晶体管等使用LTPS晶体管。通过采用上述结构，可以实现功耗低且能够进行高速工作的显示装置。另外，可以实现电特性良好且可靠性高的显示装置。
第一绝缘层具有位于OS晶体管与Si晶体管间的区域。另外，第一绝缘层优选具有与OS晶体管重叠的区域且具有与Si晶体管重叠的区域。第一绝缘层具有通过加热释放氢的区域。从第一绝缘层脱离的氢使Si晶体管所包含的硅的悬空键终结，由此可以实现具有良好电特性的Si晶体管。另外，可以实现可靠性高的Si晶体管。
然而，在从第一绝缘层脱离的氢扩散到OS晶体管时，有时通过该氢夺取金属氧化物中的氧而金属氧化物中产生氧空位(以下，也记为VO)。另外，氢进入氧空位(VO)的缺陷(以下，也记为VOH)有可能成为载流子供应源。尤其是，在氢扩散在沟道形成区域中时，有时沟道形成区域的载流子浓度变高而OS晶体管的电特性下降。在本发明的一个方式的半导体装置中，通过在第一绝缘层与OS晶体管间设置氢透过性低的第二绝缘层，可以抑制氢扩散到OS晶体管而可以实现具有良好电特性的OS晶体管。另外，也可以实现可靠性高的OS晶体管。
本发明的一个方式的半导体装置可以通过在形成Si晶体管之后形成OS晶体管来制造。OS晶体管可以在低温下进行制造，所以可以不使Si晶体管的电特性及可靠性下降而形成OS晶体管，由此可以实现具有良好电特性和高可靠性的半导体装置。
以下，参照附图说明更具体的结构例子。
<结构例子1>
〔结构例子1-1〕
图1A示出作为本发明的一个方式的半导体装置10的截面示意图。半导体装置10包括晶体管20及晶体管30。图1A是晶体管20及晶体管30的沟道长度方向的截面示意图。
作为用于晶体管20及晶体管30的半导体，都可以使用由第14族元素构成的半导体(硅、锗等)、由镓化砷等构成的化合物半导体、有机半导体或金属氧化物等。作为可用于晶体管20的半导体及用于晶体管30的半导体，分别可以使用非单晶半导体(非晶半导体、微晶半导体、多晶半导体等)或者单晶半导体。另外，可用于晶体管20的半导体及可用于晶体管30的半导体可以使用相同种类的材料或彼此不同的种类的材料。
例如，作为可用于晶体管20及晶体管30的半导体，可以使用非晶硅(amorphoussilicon)。尤其是，非晶硅的生产性优良且容易设置在大面积的衬底上。注意，一般而言，用于晶体管的非晶硅包含多个氢。因此，有时将包含多个氢的非晶硅称为“氢化非晶硅”或“a-Si：H”。另外，非晶硅可以以比多晶硅低的温度形成，所以可以降低制造工序中的最高温度。因此，可以作为衬底、导电层及绝缘层等使用耐热性低的材料。
例如，作为可用于晶体管20及晶体管30的半导体，可以使用微晶硅、多晶硅、单晶硅等具有结晶性的硅。尤其是，被称为低温多晶硅(LTPS：Low Temperature Poly Silicon)的多晶硅可以以比单晶硅低的温度形成，并且具有比非晶硅高的场效应迁移率及可靠性。
例如，作为可用于晶体管20及晶体管30的半导体，可以使用金属氧化物。典型的是，可以使用包含铟的氧化物半导体等。使用金属氧化物的晶体管具有与使用非晶硅的晶体管相比高的场效应迁移率及可靠性。另外，使用金属氧化物的晶体管的生产性优良且容易设置在大面积的衬底上。
晶体管20包括半导体层108、绝缘层110及导电层112。绝缘层110被用作栅极绝缘层。导电层112具有隔着绝缘层110与半导体层108重叠的区域且被用作栅电极。晶体管20是半导体层108上设置有栅电极的所谓的顶栅极型晶体管。作为半导体层108，例如可以适合地使用金属氧化物。
晶体管30包括半导体层308、绝缘层135及导电层306。绝缘层135被用作栅极绝缘层。导电层306具有隔着绝缘层135与半导体层308重叠的区域且被用作栅电极。晶体管30是半导体层308上设置有栅电极的所谓的顶栅极型晶体管。作为半导体层308，例如可以适合地使用硅。作为半导体层308，可以适合地使用结晶硅，尤其适合地使用低温多晶硅(LTPS)。
在作为本发明的一个方式的半导体装置10中，作为晶体管20的半导体层108及晶体管30的半导体层308可以使用彼此不同的材料。通过包括半导体层的材料不同的晶体管，半导体装置10可以成为利用各晶体管的优点的高性能半导体装置。另外，通过在晶体管30的上方设置晶体管20，可以成为小型半导体装置10。通过将本发明的一个方式的半导体装置用于显示装置，可以实现高分辨率的显示装置。
以下，详细地说明晶体管20。
半导体层108具有区域108i及一对区域108n。区域108i具有隔着绝缘层110与导电层112重叠的区域且被用作沟道形成区域。没有形成沟道的状态下的区域108i的电阻越高越好。例如，区域108i的薄层电阻的值优选为1×107Ω/□以上，更优选为1×108Ω/□以上，进一步优选为1×109Ω/□以上。
一对区域108n夹持区域108i。区域108n的电阻低于区域108i，并且区域108n被用作源极区域及漏极区域。区域108n的电阻越低越好，例如区域108n的薄层电阻的值优选为1Ω/□以上且低于1×103Ω/□，更优选为1Ω/□以上且8×102Ω/□以下。注意，上述的上限值及下限值可以任意地组合。
没有形成沟道的状态下的区域108i的电阻优选为区域108n的电阻的1×106倍以上且1×1012倍以下，更优选为1×106倍以上且1×1011倍以下，进一步优选为1×106倍以上且1×1010倍以下。注意，上述的上限值及下限值可以任意地组合。
通过设定上述电阻值，可以实现具有高通态电流和低关态电流的开关特性高的晶体管20。
被用作沟道形成区域的区域108i中的载流子浓度越低越好，优选为1×1018cm-3以下，更优选为1×1017cm-3以下，进一步优选为1×1016cm-3以下，更进一步优选为1×1013cm-3以下，还进一步优选为1×1012cm-3以下。注意，对区域108i的载流子浓度的下限值没有特别的限制，例如可以为1×10-9cm-3。
另一方面，区域108n的载流子浓度例如可以为5×1018cm-3以上，优选为1×1019cm-3以上，更优选为5×1019cm-3以上。对区域108n中的载流子浓度的上限值没有特别的限制，例如可以为5×1021cm-3或1×1022cm-3等。
通过设定上述载流子浓度的值，可以实现具有高通态电流和低关态电流的开关特性高的晶体管20。
区域108n是包含第一元素的区域。作为第一元素，例如可以使用氢、硼、碳、氮、氟、磷、硫、砷、铝、镁、氦、氖、氩、氪和氙中的一个或多个。作为第一元素，尤其可以适合地使用氢、硼、氮和磷中的一个或多个。
半导体层108中的第一元素的浓度例如可以通过二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)、X射线光电子能谱(XPS：X-ray PhotoelectronSpectroscopy)等的分析法进行分析。在使用XPS分析时，通过组合从表面一侧或背面一侧的离子溅射和XPS分析，可以检测深度方向的浓度分布。在第一元素的浓度低时，有时通过分析也检测不出第一元素或成为检测下限以下。尤其是，区域108i的第一元素的浓度低，所以有时通过分析也检测不出第一元素或成为检测下限以下。
半导体层108包含示出半导体特性的金属氧化物(以下，也称为氧化物半导体)。半导体层108优选至少包含铟及氧。通过半导体层108包含铟的氧化物，可以提高载流子迁移率。例如可以实现与使用非晶硅的情况相比能够流过大电流的晶体管。另外，作为半导体层108优选至少包含锌及氧的金属氧化物。通过包含锌的氧化物，可以提高载流子迁移率。
对用于半导体层108的半导体材料的结晶性也没有特别的限制，可以使用非晶半导体、单晶半导体或者单晶半导体以外的具有结晶性的半导体(微晶半导体、多晶半导体或其一部分具有结晶区域的半导体)。当使用单晶半导体或具有结晶性的半导体时可以抑制晶体管的特性劣化，所以是优选的。
半导体层108优选包含金属氧化物。此外，半导体层108也可以包含硅。作为硅，可以举出非晶硅、结晶硅(多晶硅、微晶硅、单晶硅等)等。
在作为半导体层108使用金属氧化物时，例如优选包含铟、元素M(M为镓、铝、硅、硼、钇、锡、铜、钒、铍、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁中的一个或多个)、锌。尤其是，元素M优选为铝、镓、钇和锡中的一个或多个。另外，元素M更优选包含镓和锡中的任一个或两个。
作为半导体层108，例如可以适合地使用包含铟(In)、镓(Ga)及锌(Zn)的氧化物(以下，也记为IGZO)。作为半导体层108，例如可以适合地使用金属元素的原子数比为In：Ga：Zn＝1：1：1或其附近的氧化物。
尤其是，作为半导体层108除了铟、镓及锌以外，还可以使用铝、硅、硼、钇、锡、铜、钒、铍、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁中的一个以上的氧化物。尤其是，通过作为半导体层优选使用除了铟、镓及锌以外还包含锡、铝或硅的氧化物，可以实现高场效应迁移率的晶体管，所以是优选的。
当半导体层108为In-M-Zn氧化物时，优选用来形成In-M-Zn氧化物的溅射靶材中的相对于元素M的In的原子数比为1以上。作为这种溅射靶材的金属元素的原子数比，可以举出In：M：Zn＝1：1：1、In：M：Zn＝1：1：1.2、In：M：Zn＝2：1：3、In：M：Zn＝3：1：2、In：M：Zn＝4：2：3、In：M：Zn＝4：2：4.1、In：M：Zn＝5：1：3、In：M：Zn＝5：1：4、In：M：Zn＝5：1：5、In：M：Zn＝5：1：6、In：M：Zn＝5：1：7、In：M：Zn＝5：1：8、In：M：Zn＝6：1：6、In：M：Zn＝5：2：5、In：M：Zn＝10：1：3、In：M：Zn＝10：1：4、In：M：Zn＝10：1：5、In：M：Zn＝10：1：6、In：M：Zn＝10：1：7、In：M：Zn＝10：1：8等。在此，在元素M包含两种以上的元素时，上述原子数比中的元素M的比率对应于该两种以上的金属元素的原子数之和。
此外，作为溅射靶材优选使用含有多晶氧化物的靶材，由此可以易于形成具有结晶性的半导体层。注意，所形成的半导体层的原子数比分别包含上述溅射靶材中的金属元素的原子数比的±40％的范围内。例如，在被用于半导体层的溅射靶材的组成为In：M：Zn＝4：2：4.1[原子数比]时，所形成的半导体层的组成有时为In：M：Zn＝4：2：3[原子数比]或其附近。
当记载为原子数比为In：M：Zn＝4：2：3或其附近时包括如下情况：In的原子数比为4时，元素M的原子数比为1以上且3以下，Zn的原子数比为2以上且4以下。此外，当记载为原子数比为In：M：Zn＝5：1：6或其附近时包括如下情况：In为5时，M大于0.1且为2以下，Zn为5以上且7以下。此外，当记载为原子数比为In：M：Zn＝1：1：1或其附近时包括如下情况：In为1时，元素M大于0.1且为2以下，Zn大于0.1且为2以下。
这里，对半导体层108的组成进行说明。半导体层108优选至少包括包含铟及氧的金属氧化物。此外，半导体层108还可以包含锌。半导体层108也可以包含镓。
例如，作为半导体层108，可以使用金属元素的原子数比为In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：1.2、In：Ga：Zn＝2：1：3、In：Ga：Zn＝3：1：2、In：Ga：Zn＝4：2：3、In：Ga：Zn＝4：2：4.1、In：Ga：Zn＝5：1：3、In：Ga：Zn＝5：1：4、In：Ga：Zn＝5：1：5、In：Ga：Zn＝5：1：6、In：Ga：Zn＝5：1：7、In：Ga：Zn＝5：1：8、In：Ga：Zn＝6：1：6、In：Ga：Zn＝5：2：5、In：Ga：Zn＝10：1：3、In：Ga：Zn＝10：1：4、In：Ga：Zn＝10：1：5、In：Ga：Zn＝10：1：6、In：Ga：Zn＝10：1：7、In：Ga：Zn＝10：1：8及其附近的金属氧化物膜。
这里，半导体层108的组成给晶体管20的电特性及可靠性带来很大的影响。例如，通过增加半导体层108中的铟的含量，可以提高载流子迁移率，因此可以实现场效应迁移率高的晶体管。
这里，作为评价晶体管的可靠性的指标之一，有保持对栅极施加电场的状态的栅极偏置应力测试(GBT：Gate Bias Stress Test)。其中，相对于源极电位及漏极电位，对栅极施加正电位的状态下在高温下保持的测试称为PBTS(Positive Bias TemperatureStress)测试，对栅极施加负电位的状态下在高温下保持的测试称为NBTS(Negative BiasTemperature Stress)测试。此外，将在照射白色LED光等的光的状态下进行的PBTS测试及NBTS测试分别称为PBTIS(Positive Bias Temperature Illumination Stress)测试及NBTIS(Negative Bias Temperature Illumination Stress)测试。
尤其是，在使用氧化物半导体的n型晶体管中，使晶体管开启状态(流过电流的状态)时对栅极施加正电位，因此PBTS测试的阈值电压的变动量为着眼于晶体管的可靠性指标的很重要的因素之一。
作为半导体层108使用不包含镓或镓的含有率低的金属氧化物膜，由此可以减少PBTS测试中的阈值电压的变动量。此外，在包含镓时，作为半导体层108的组成，优选使镓的含量比铟的含量小。由此，可以实现可靠性高的晶体管。
作为PBTS测试中的阈值电压的变动的原因之一，可以举出在半导体层和栅极绝缘层的界面或界面附近的缺陷态。缺陷态密度越大，PBTS测试中的劣化越显著。通过减少半导体层的与栅极绝缘层接触的部分的镓的含量，可以抑制该缺陷态的生成。
通过不包含镓或减少镓的含量可以抑制PBTS劣化的理由例如为如下。包含在半导体层108中的镓与其他金属元素(例如铟或锌)相比更容易抽吸氧。因此，在包含更多的镓的金属氧化物膜与包含氧化物的绝缘层110的界面，通过镓与绝缘层110中的过剩氧键合，容易产生载流子(这里是电子)陷阱位点(trap site)。因此，当对栅极施加正电位时，在半导体层与栅极绝缘层的界面载流子被俘获，阈值电压会变动。
更具体而言，在作为半导体层108使用In-Ga-Zn氧化物的情况下，可以将In的原子数比高于Ga的原子数比的金属氧化物膜用于半导体层108。更优选使用Zn的原子数比高于Ga的原子数比的金属氧化物膜。换言之，将金属元素的原子数比满足In>Ga且Zn>Ga的金属氧化物膜用于半导体层108。
在作为半导体层108使用包含铟及镓的金属氧化物膜时，包含在金属氧化物中的相对于金属元素的原子数的镓的原子数的比率(原子数比)大于0且小于50％，优选为0.05％以上且30％以下，更优选为0.1％以上且15％以下，进一步优选为0.1％以上且5％以下。注意，在半导体层108包含镓时，不容易产生氧空位(以下，也记为VO)。
作为半导体层108，也可以使用不包含镓的金属氧化物膜。例如，可以将In-Zn氧化物用于半导体层108。此时，当提高包含在金属氧化物膜中的相对于金属元素的原子数的In的原子数比时，可以提高晶体管的场效应迁移率。另一方面，当提高包含在金属氧化物中的相对于金属元素的原子数的Zn的原子数比时，金属氧化物膜具有高结晶性，因此晶体管的电特性的变动得到抑制，可以提高可靠性。此外，作为半导体层108可以使用氧化铟等的不包含镓及锌的金属氧化物膜。通过使用不包含镓的金属氧化物膜，尤其是可以使PBTS测试中的阈值电压的变动极为小。
例如，可以作为半导体层108使用包含铟及锌的氧化物。此时，可以使用例如金属元素的原子数比为In：Zn＝2：3、In：Zn＝4：1或其附近的金属氧化物膜。
尤其是，作为半导体层108优选使用In的原子数比高于元素M的原子数比的金属氧化物膜。此外，优选使用Zn的原子数比高于元素M的原子数比的金属氧化物膜。
作为半导体层108优选使用具有结晶性的金属氧化物膜。例如，可以使用具有后面说明的CAAC(c-axis aligned crystal)结构、nc(nano crystal)结构、多晶结构、微晶结构等的金属氧化物膜。通过将具有结晶性的金属氧化物膜用于半导体层108，可以降低半导体层108中的缺陷态密度，由此可以实现可靠性高的半导体装置。
半导体层108具有越高的结晶性，该膜中的缺陷态密度越低。另一方面，通过使用结晶性低的金属氧化物膜，可以实现能够流过大电流的晶体管。
半导体层108也可以采用层叠有组成不同的层、结晶性不同的层或杂质浓度不同的层的叠层结构。
在利用溅射法形成金属氧化物膜时，形成膜时的衬底温度(载物台温度)越高，金属氧化物膜的结晶性可以越提高。相对于在形成膜中使用的成膜气体整体的氧气体的流量比率(也称为氧流量比)越高，金属氧化物膜的结晶性越提高。如此，被形成的金属氧化物膜的结晶性可以根据衬底温度及成膜气体中的氧流量比进行控制。
绝缘层110被用作晶体管20的栅极绝缘层。与半导体层108接触的绝缘层110优选具有氧化物或氧氮化物。此外，绝缘层110也可以具有含有超过化学计量组成的氧的区域。换言之，绝缘层110也可以包括能够释放氧的绝缘膜。例如，通过在氧气氛下形成绝缘层110，对形成后的绝缘层110在氧气氛下进行热处理，对形成后的绝缘层110在氧气氛下进行等离子体处理等或者在绝缘层110上在氧气氛下形成氧化物膜或氧氮化物膜等，可以将氧供应到绝缘层110中。在上述供应氧的各处理中，代替氧或者除了氧以外还可以使用氧化气体(例如，一氧化二氮、臭氧等)。
注意，在本说明书中，“氧氮化物”是指在其组成中氧含量多于氮含量的材料，而“氮氧化物”是指在其组成中氮含量多于氧含量的材料。例如，“氧氮化硅”是指在其组成中氧含量多于氮含量的材料，而“氮氧化硅”是指在其组成中氮含量多于氧含量的材料。
例如，绝缘层110可以利用溅射法、化学气相沉积(CVD：Chemical VaporDeposition)法、真空蒸镀法、脉冲激光沉积(PLD：Pulsed Laser Deposition)法、原子层沉积(ALD：Atomic Layer Deposition)法等形成。作为CVD法有等离子体增强化学气相沉积(PECVD：Plasma Enhanced CVD)法、热CVD法等。尤其是，绝缘层110优选通过PECVD(等离子体CVD法)形成。
例如，作为绝缘层110，可以使用包含氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氧化铪膜、氧化钇膜、氧化锆膜、氧化镓膜、氧化钽膜、氧化镁膜、氧化镧膜、氧化铈膜和氧化钕膜中的一种以上的绝缘膜。此外，绝缘层110也可以具有两层的叠层结构或三层以上的叠层结构。
作为绝缘层110，也可以使用相对介电常数比氧化硅或氧氮化硅高的氧化铪等材料。由此，可以增加绝缘层110的厚度以抑制由隧道电流导致的泄漏电流。尤其是，优选使用具有结晶性的氧化铪，因为其相对介电常数比非晶氧化铪高。
导电层112被用作晶体管20的栅电极。导电层112优选使用低电阻材料。通过作为导电层112使用低电阻材料，可以降低寄生电阻而使晶体管具有高通态电流，由此可以实现通态电流高的半导体装置。例如，当作为导电层112使用包含金属或合金的导电膜时，可以降低电阻，所以是优选的。注意，也可以作为导电层112使用包含氧化物的导电膜。此外，通过在大型显示装置、高分辨率的显示装置中降低布线电阻，可以抑制信号延迟而实现高速驱动。
作为导电层112，可以使用选自铬、铜、铝、金、银、锌、铌、钼、钽、钛、钨、锰、镍、铁、钴中的一个或多个。导电层112也可以使用组合以上述金属元素为成分的合金或者组合上述金属元素的合金等。尤其是，铜是低电阻且生产性良好，所以是优选的。
导电层112可以具有叠层结构。当导电层112具有叠层结构时，在低电阻的第一导电层的上部和/或底部设置第二导电层。作为第二导电层，优选使用与第一导电层相比不容易氧化(具有耐氧化性)的导电材料。另外，作为第二导电层，优选使用抑制第一导电层的成分扩散的材料。作为第二导电层，例如可以适合地使用氧化铟、铟锌氧化物、铟锡氧化物(ITO)、含有硅的铟锡氧化物(ITSO)、氧化锌等金属氧化物或氮化钛、氮化钽、氮化钼、氮化钨等金属氮化物。
此外，作为导电层112可以使用In-Sn氧化物、In-W氧化物、In-W-Zn氧化物、In-Ti氧化物、In-Ti-Sn氧化物、In-Zn氧化物、In-Sn-Si氧化物、In-Ga-Zn氧化物等的氧化物导电体或者金属氧化物膜。
这里，对氧化物导电体(OC：OxideConductor)进行说明。例如，通过在具有半导体特性的金属氧化物中形成氧空位并对该氧空位供应氢来在导带附近形成施主能级。其结果，金属氧化物的导电性增高，而成为导电体。可以将成为导电体的金属氧化物称为氧化物导电体。
此外，作为导电层112，也可以采用含有氧化物导电体(金属氧化物)的导电膜、含有金属或合金的导电膜的叠层结构。通过使用包含金属或合金的导电膜，可以降低布线电阻。此时，优选作为与被用作栅极绝缘膜的绝缘层接触的部分，使用包含氧化物导电体的导电膜。
半导体装置10优选还包括绝缘层118。绝缘层118被用作保护晶体管20及晶体管30的保护绝缘层。作为绝缘层118例如可以使用氧化物、氧氮化物、氮氧化物或氮化物等无机绝缘材料。更具体而言，作为绝缘层118可以使用氧化硅、氧氮化硅、氮化硅、氮氧化硅、氧化铝、氧氮化铝、氮化铝、氧化铪、铝酸铪等的无机绝缘材料。绝缘层118也可以具有两层以上的叠层结构。
在本说明书中，在记载包含相同元素的氧氮化物及氮氧化物时，氧氮化物包括与氮氧化物相比氧含量多或/且氮含量少材料。同样地，氮氧化物包括与氧氮化物相比氧含量少且/或氮含量多的材料。例如，在记载氧氮化硅及氮氧化硅时，氧氮化硅包括与氮氧化硅相比氧含量多且氮含量少的材料。同样地，氮氧化硅包括与氧氮化硅相比氧含量少且氮含量多的材料。
绝缘层118可以被用作对区域108n供应第一元素的供应源。例如，绝缘层118可以被用作对区域108n供应氢的供应源。通过对区域108n供应第一元素，可以降低区域108n的电阻。另外，区域108i在与绝缘层118间包括导电层112，所以不容易被供应第一元素而可以抑制区域108i的电阻下降。
当作为第一元素使用氢时，绝缘层118也可以使用包括包含氢的气体的混合气体形成。由此，可以有效地对在形成绝缘层118时暴露的区域108n供应氢，因此可以进一步降低区域108n的电阻。作为包含氢的气体，例如可以使用氢(H2)、氨(NH3)、硅烷(SiH4)等。
通过使区域108i的电阻高且使区域108n的电阻低，晶体管20可以成为电特性高的晶体管。
半导体装置10包括覆盖半导体层108、绝缘层110及导电层112的绝缘层118。绝缘层118被用作晶体管20的保护绝缘层。
在绝缘层118上设置导电层120a及导电层120b。导电层120a及导电层120b分别通过设置在绝缘层110及绝缘层118中的开口与区域108n电连接。导电层120a被用作晶体管20的源电极和漏电极中的一个，导电层120b被用作源电极和漏电极中的另一个。
导电层120a及导电层120b可以使用可用于导电层112的材料。导电层120a及导电层120b可以适合地使用选自钛、钨、钽、铌和钼中的一个或多个。尤其是，导电层112优选使用氮化钽膜。由于氮化钽膜具有导电性，对铜、氧或氢具有高阻挡性，并且从氮化钽膜本身释放的氢量少，所以可以适用于与半导体层108接触的导电膜或者半导体层108附近的导电膜。
接着，详细地说明晶体管30。
半导体层308具有区域308i及一对区域308n。区域308i具有隔着绝缘层135与导电层306重叠的区域且被用作沟道形成区域。
一对区域308n夹持区域308i。区域308n的电阻低于区域308i，并且区域308n被用作源极区域及漏极区域。
区域308n是包含第二元素的区域。作为第二元素，可以使用第13族元素或第15族元素。作为第二元素，例如可以使用选自硼、铝、镓、铟、磷、砷、锑和铋中的一个或多个。在作为晶体管30采用n沟道型晶体管时，作为第二元素可以适合地使用磷和砷中的一个或多个。在作为晶体管30采用p沟道型晶体管时，作为第二元素可以适合地使用硼和铝中的一个或多个。另外，为了控制晶体管30的阈值电压，也可以对用作沟道形成区域的区域308i添加第二元素。
关于半导体层308中的第二元素的浓度的分析，可以参照上述第一元素的记载，所以省略详细说明。
半导体层308优选包含硅。对用于半导体层308的半导体材料的结晶性也没有特别的限制，可以使用非晶半导体、单晶半导体或者单晶半导体以外的具有结晶性的半导体(微晶半导体、多晶半导体或其一部分具有结晶区域的半导体)。当使用单晶半导体或具有结晶性的半导体时可以抑制晶体管的特性劣化，所以是优选的。作为硅，可以举出非晶硅、结晶硅(低温多晶硅、单晶硅等)等。
绝缘层135被用作晶体管30的栅极绝缘层。与半导体层308接触的绝缘层135优选具有氧化物或氧氮化物。此外，绝缘层135也可以使用可用于绝缘层110的材料。
导电层306可以使用可用于导电层112的材料。
半导体装置10包括覆盖半导体层308、绝缘层135及导电层306的绝缘层103、绝缘层110及绝缘层118。绝缘层103、绝缘层110及绝缘层118被用作晶体管30的保护绝缘层。
被用作晶体管30的保护绝缘层的绝缘层103可以适当地使用溅射法、CVD法、蒸镀法、脉冲激光沉积(PLD)法等而形成。另外，绝缘层103例如可以使用氧化物绝缘膜、氧氮化物绝缘膜、氮氧化物绝缘膜或氮化物绝缘膜的单层或叠层。作为绝缘层103，例如可以使用选自氧化硅、氧氮化硅、氮化硅、氮氧化硅、氧化铝、氧氮化铝、氮化铝、氧化铪、铝酸铪等中的一个或多个无机绝缘材料。
为了提高绝缘层103与半导体层108的界面特性，绝缘层103中的至少与半导体层108接触的区域优选使用氧化物绝缘膜或氧氮化物膜形成。此外，当在绝缘层103的与半导体层108接触的一侧使用氮化硅膜等氧化物膜或氧氮化物膜以外的膜时，优选对与半导体层108接触的表面进行氧等离子体处理等预处理使该表面或表面附近氧化。
绝缘层103优选具有叠层结构。图1A示出绝缘层103具有从导电层306一侧依次层叠有绝缘层103a、绝缘层103b、绝缘层103c及绝缘层103d的四层结构的例子。绝缘层103a具有与导电层306接触的区域。绝缘层103d具有与半导体层108接触的区域。
例如，绝缘层103a、绝缘层103b、绝缘层103c及绝缘层103d分别可以适合地使用氧化物、氧氮化物、氮氧化物或氮化物等无机绝缘材料。更具体而言，作为绝缘层103a、绝缘层103b、绝缘层103c及绝缘层103d，可以分别使用氧化硅、氧氮化硅、氮化硅、氮氧化硅、氧化铝、氧氮化铝、氮化铝、氧化铪、铝酸铪等无机绝缘材料。绝缘层103a、绝缘层103b、绝缘层103c及绝缘层103d可以使用彼此不同的材料或相同材料。
作为位于绝缘层103的被形成面一侧的绝缘层103a优选使用包含氧的绝缘膜。绝缘层103a可以使用至少包含硅及氧的绝缘膜，典型的可以使用氧化硅膜或氧氮化硅膜。
绝缘层103b优选使用包含氢且通过加热脱离氢的绝缘膜。通过从绝缘层103b脱离的氢使半导体层308中的硅的悬空键终结，可以提高晶体管30的电特性。绝缘层103b可以使用包含氮的绝缘膜。作为绝缘层103b，可以使用至少包含硅及氮的绝缘膜，典型的可以使用氮化硅膜或氮氧化硅膜。
绝缘层103c优选为可以抑制来自绝缘层103c下方的杂质扩散的致密的膜。绝缘层103c可以为阻挡绝缘层103c的被形成面一侧的构件(例如衬底等)中的金属元素、包含氢的杂质的膜。作为包含氢的杂质，可以举出氢、水等。尤其是，绝缘层103c优选为可以阻挡包含氢的杂质的膜。因此，作为绝缘层103c可以使用在成膜速度比绝缘层103b较慢的条件下形成的绝缘层。
绝缘层103c可以使用包含氮的绝缘膜。绝缘层103c例如可以适合地使用氮化硅膜、氮氧化硅膜、氮化铝膜、氮化铪膜等包含氮的绝缘膜或者氧化铝、氧化铪等包含氧化物的绝缘膜。尤其是，作为绝缘层103c优选使用利用等离子体CVD装置形成的致密的氮化硅膜。通过使用上述包含氮的绝缘膜，即使厚度薄也可以抑制杂质从被形成面一侧扩散。
绝缘层103c的氢透过性优选低于绝缘层103b。另外，绝缘层103c优选为比绝缘层103b致密的绝缘膜。另外，绝缘层103c优选为其膜密度高于绝缘层103b的绝缘膜。通过将这种绝缘膜用于绝缘层103c，可以抑制绝缘层103b中的氢向绝缘层103d一侧扩散。因此，可以高效地将绝缘层103b中的氢供应到半导体层308而使半导体层308中的硅的悬空键终结，由此可以实现具有良好电特性的晶体管30。
在评价膜密度时，可以使用X射线反射率法(XRR：X-ray Reflectivity)或透射电子显微镜(TEM：Transmission Electron Microscopy)图像。例如，在绝缘层103b和绝缘层103c的膜密度不同时，在绝缘层103的截面的透射电子显微镜(TEM)图像等中，有时该膜密度的不同被观察为对比度的不同而可以区别绝缘层103b和绝缘层103c。另外，在组成或膜密度接近等情况下，有时绝缘层103b和绝缘层103c的边界看不清楚。
通过设置绝缘层103c，可以抑制绝缘层103b中的氢向晶体管20的半导体层108扩散。在作为半导体层108使用金属氧化物时，通过扩散到半导体层108的氢夺取半导体层108中的氧，在半导体层108中产生氧空位(VO)。另外，氢进入该氧空位(VO)的缺陷(以下，也记为VOH)有可能成为载流子供应源。尤其是，在氢向作为沟道形成区域的区域108i扩散时，区域108i的载流子浓度变高而晶体管20的电特性下降。在本发明的一个方式的半导体装置10中，通过在包含多个氢的绝缘层103b与半导体层108间设置绝缘层103c，可以抑制氢从绝缘层103b向半导体层108扩散，从而可以实现具有良好电特性的晶体管20。
绝缘层103c的氢浓度优选低于绝缘层103b。通过将这种绝缘膜用于绝缘层103c，从绝缘层103c本身释放的氢减少而可以抑制在半导体层108中增加氧空位(VO)及VOH。
半导体装置10优选具有至少半导体层308隔着绝缘层103b与绝缘层103c重叠的区域。通过采用上述结构，可以实现具有良好电特性和高可靠性的半导体装置。另外，半导体装置10优选还具有至少半导体层108隔着绝缘层103c与绝缘层103b重叠的区域。
例如，可以作为绝缘层103b及绝缘层103c的每一个使用氮化硅膜。在利用等离子体CVD装置形成绝缘层103b时，例如作为成膜气体可以使用硅烷、氮及氨的混合气体。通过使用氨，可以形成包含多个氢的绝缘层103b。另外，在利用等离子体CVD装置形成绝缘层103c时，例如作为成膜气体可以使用硅烷、氮及氨的混合气体。在形成绝缘层103c时优选使氨流量少于绝缘层103b。通过使氨流量少于绝缘层103b，可以形成氢透过性低的绝缘层103c。另外，含在绝缘层103c中的氢减少而可以减少从绝缘层103c释放的氢。注意，在形成绝缘层103c时也可以不使用氨。例如，作为形成绝缘层103c时的成膜气体可以使用硅烷及氮的混合气体。
晶体管20设置在绝缘层103上，绝缘层103d具有与半导体层108接触的区域。与半导体层108接触的绝缘层103d优选由包含氧化物或氧氮化物的绝缘膜形成。尤其是，作为绝缘层103d优选使用氧化物膜或氧氮化物膜。另外，绝缘层103d优选使用水等杂质不容易附着于表面的致密的绝缘膜。此外，优选的是使用缺陷尽可能少且水及氢等杂质得到降低的绝缘膜。
绝缘层103d更优选具有含有超过化学计量组成的氧的区域。换言之，绝缘层103d优选为能够通过加热释放氧的绝缘膜。例如，通过在氧气氛下形成绝缘层103d，对形成后的绝缘层103d在氧气氛下进行热处理，对形成后的绝缘层103d在氧气氛下进行等离子体处理等或者在绝缘层103d上在氧气氛下形成氧化物膜或氧氮化物膜等，可以将氧供应到绝缘层103d中。在上述供应氧的各处理中，代替氧或者除了氧以外还可以使用氧化气体(例如，一氧化二氮、臭氧等)。或者，也可以通过在绝缘层103d上形成能够通过加热释放氧的绝缘膜之后施加热，从该绝缘膜对绝缘层103d中供应氧。
另外，当在含氧气氛下通过溅射法形成成为半导体层108的金属氧化物膜时，可以对绝缘层103d中供应氧。并且，通过在形成成为半导体层的金属氧化物膜之后进行加热处理，可以将绝缘层103d中的氧供应给该金属氧化物膜，由此可以降低金属氧化物膜中的氧空位(VO)。
例如，作为绝缘层103d，可以适合地使用包含氧化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氧氮化铝膜、氮氧化铝膜、氧化铪膜、氧化钇膜、氧化锆膜、氧化镓膜、氧化钽膜、氧化镁膜、氧化镧膜、氧化铈膜及氧化钕膜中的一种以上的绝缘膜。尤其是，作为绝缘层103d优选使用氧化硅膜或氧氮化硅膜。
绝缘层103d优选使用尽量不释放氢或水的绝缘膜。通过使用上述绝缘膜，可以防止由加热处理或工序中的热等氢或水从绝缘层103d扩散到半导体层108，从而可以降低区域108i中的载流子浓度。
另外，绝缘层103c优选使用氧不容易扩散的绝缘膜。由此，通过在进行将从绝缘层103d对半导体层108(或成为半导体层108的金属氧化物膜)供应氧的热处理时从绝缘层103d向绝缘层103b的下方扩散氧，可以抑制供应给半导体层108的氧量减少。
考虑绝缘层103被要求的相对介电常数的值和绝缘层103被要求的绝缘耐压的性能等，可以根据绝缘层103a至绝缘层103d的每一个的相对介电常数的值及厚度决定绝缘层103的厚度。就是说，可以在满足上述要求的范围内调整绝缘层103a至绝缘层103d的每一个的厚度。
绝缘层103c优选使用致密的绝缘膜，但是有可能这种绝缘膜的应力变大。在使用应力变大的绝缘膜时，有发生衬底的翘曲、膜剥离等的不良。因此，绝缘层103c的厚度设定为能够阻挡氢从绝缘层103b一侧向半导体层108一侧的扩散的厚度即可，也可以不特别设定为厚。绝缘层103c的厚度例如优选设定为10nm以上且200nm以下，更优选设定为20nm以上且150nm以下，进一步优选为30nm以上且150nm以下，更进一步优选设定为30nm以上且100nm以下，还进一步优选设定为50nm以上且100nm以下。注意，上述的上限值及下限值可以任意地组合。
绝缘层103所包括的四个绝缘膜优选都利用等离子体CVD装置以不暴露于大气的方式连续地形成。例如，绝缘层103b的形成优选在形成绝缘层103a的处理室进行。另外，也可以采用如下结构：通过闸阀等连接形成绝缘层103a的处理室与形成绝缘层103b的处理室，在形成绝缘层103a后将该绝缘层103a以不暴露于大气的方式在减压下传送到形成绝缘层103b的处理室。另外，在相同装置中的相同处理室连续地形成绝缘层103a和绝缘层103b时，可以以相同温度形成绝缘层103a和绝缘层103b。同样地，绝缘层103b和绝缘层103c、绝缘层103c和绝缘层103d优选以不暴露于大气的方式连续地形成。
注意，图1A示出绝缘层103具有绝缘层103a、绝缘层103b、绝缘层103c及绝缘层103d的四层结构的例子，但是本发明的一个方式不局限于此。绝缘层103优选包括绝缘层103b及绝缘层103b上的绝缘层103c，也可以不包括绝缘层103a。例如，绝缘层103可以具有绝缘层103b和绝缘层103c的两层结构。注意，当在绝缘层103上设置半导体层108时，优选设置绝缘层103d且使绝缘层103d与半导体层108接触。另外，也可以在绝缘层103b与绝缘层103c间设置不同层。
在绝缘层110上设置导电层312a及导电层312b。导电层312a及导电层312b分别通过设置在绝缘层110及绝缘层103中的开口与区域308n电连接。导电层312a被用作晶体管30的源电极和漏电极中的一个，导电层312b被用作源电极和漏电极中的另一个。
作为导电层312a及导电层312b可以使用可用于导电层112的材料。另外，作为导电层312a、导电层312b及导电层112优选使用相同材料。另外，导电层312a、导电层312b及导电层112优选通过加工相同导电膜来形成。通过加工相同导电膜来形成，可以降低制造成本，并且可以提高成品率。
在导电层312a及导电层312b上设置绝缘层118。作为绝缘层118，可以使用可用于绝缘层103的材料。
在绝缘层118上设置导电层320a及导电层320b。导电层320a及导电层320b分别通过设置在绝缘层118中的开口与导电层312a或导电层312b电连接。图1A示出导电层320a通过导电层312a与区域308n电连接且导电层320b通过导电层312b与区域308n电连接的例子。
作为导电层320a及导电层320b可以使用可用于导电层112的材料。另外，作为导电层320a、导电层320b、导电层120a及导电层120b优选使用相同材料。另外，导电层320a、导电层320b、导电层120a及导电层120b优选通过加工相同导电膜来形成。通过加工相同导电膜来形成，可以降低制造成本，并且可以提高成品率。
〔结构例子1-2〕
图1B示出与上述半导体装置10不同的结构例子。图1B所示的半导体装置10A包括晶体管20A及晶体管30。图1B是晶体管20A及晶体管30的沟道长度方向的截面示意图。半导体装置10A与半导体装置10的不同之处主要在于绝缘层110的结构。
在半导体装置10A中，绝缘层110以其顶面形状与导电层112大致一致的方式被加工。另外，绝缘层110a以其顶面形状与导电层312a及导电层312b大致一致的方式被加工。另外，绝缘层110a优选使用与绝缘层110相同的材料。通过使用相同材料，可以通过相同工序制造绝缘层110及绝缘层110a，所以可以降低製造成本，并且可以提高成品率。绝缘层110及绝缘层110a例如可以使用用来加工导电层112、导电层312a及导电层312b的抗蚀剂掩模被加工。
如图1B所示，绝缘层118具有与区域108n接触的区域。通过采用这种结构，可以将第一元素从绝缘层118供应到区域108n。例如，通过使绝缘层118中的氢扩散到区域108n，可以降低区域108n的电阻。区域108i在与绝缘层118间包括导电层112，所以扩散到区域108i的氢的量少于区域108n，并且区域108i的电阻高于区域108n。就是说，可以自对准地形成作为低电阻区域的区域108n。
注意，图1A示出绝缘层110与导电层112的顶面形状大致一致且绝缘层110a与导电层312a及导电层312b的顶面形状大致一致的例子，但是本发明的一个方式不局限于此。也可以绝缘层110的端部位于导电层112的端部的外侧。同样地，也可以绝缘层110a的端部位于导电层312a及导电层312b的端部的外侧。另外，绝缘层110的端部优选位于半导体层108的端部的内侧。
〔结构例子1-3〕
图1C示出与上述半导体装置10不同的结构例子。图1C所示的半导体装置10B包括晶体管20及晶体管30A。图1C是晶体管20及晶体管30A的沟道长度方向的截面示意图。半导体装置10B与半导体装置10的不同之处主要在于绝缘层135的结构。
在晶体管30A中，绝缘层135以其顶面形状与导电层306大致一致的方式被加工。绝缘层135例如可以使用用来加工导电层306的抗蚀剂掩模被加工。
如图1C所示，绝缘层103具有与区域308n接触的区域。例如，也可以使绝缘层103包含第二元素而使第二元件扩散到与绝缘层103接触的半导体层108来形成区域308n。通过采用上述结构，可以自对准地形成作为低电阻区域的区域308n。
〔结构例子1-4〕
图2A示出与上述半导体装置10不同的结构例子。图2A所示的半导体装置10C包括晶体管20及晶体管30。图2A是晶体管20及晶体管30的沟道长度方向的截面示意图。半导体装置10C与半导体装置10的不同之处主要在于：半导体装置10C不包括导电层312a及导电层312b。
导电层320a及导电层320b分别通过设置在绝缘层135、绝缘层103、绝缘层110及绝缘层118中的开口与区域308n电连接。导电层320a被用作晶体管30的源电极和漏电极中的一个，导电层320b被用作源电极和漏电极中的另一个。通过不设置导电层312a及导电层312b，可以降低制造成本。
形成导电层120a及导电层120b的开口及形成导电层320a及导电层320b的开口可以利用不同工序或相同工序形成。通过利用相同工序形成上述开口，可以降低制造成本。
〔结构例子1-5〕
图2B示出与上述半导体装置10不同的结构例子。图2B所示的半导体装置10D包括晶体管20B及晶体管30。图2B是晶体管20B及晶体管30的沟道长度方向的截面示意图。半导体装置10D与半导体装置10的不同之处主要在于：包括导电层151a及导电层151b；以及包括导电层351a及导电层351b代替导电层312a及导电层312b。
在晶体管20B中，区域108n上设置有导电层151a及导电层151b。导电层151a及导电层151b都具有与区域108n接触的区域。导电层151a被用作晶体管20B的源电极和漏电极中的一个，导电层151b被用作源电极和漏电极中的另一个。导电层120a及导电层120b都通过导电层151a或导电层151b与区域108n电连接。
在半导体装置10D中，绝缘层103上设置有导电层351a及导电层351b。导电层351a及导电层351b都通过设置在绝缘层135及绝缘层103中的开口与区域308n电连接。导电层351a被用作晶体管30的源电极和漏电极中的一个，导电层351b被用作源电极和漏电极中的另一个。导电层320a及导电层320b都通过导电层351a或导电层351b与区域308n电连接。
作为导电层151a、导电层151b、导电层351a及导电层351b都可以使用可用于导电层112的材料。另外，作为导电层151a、导电层151b、导电层351a及导电层351b优选使用相同材料。另外，导电层151a、导电层151b、导电层351a及导电层351b优选通过加工相同导电膜来形成。通过加工相同导电膜形成，可以降低制造成本，并且可以提高成品率。
〔结构例子1-6〕
图2C示出与上述半导体装置10不同的结构例子。图2C所示的半导体装置10E包括晶体管20C及晶体管30B。图2C是晶体管20C及晶体管30B的沟道长度方向的截面示意图。半导体装置10E与半导体装置10的不同之处主要在于：半导体装置10E包括导电层153及绝缘层137；以及包括导电层315及绝缘层133代替导电层312a及导电层312b。
晶体管20C包括导电层153及绝缘层137。导电层153具有隔着绝缘层137与半导体层108、绝缘层110及导电层112重叠的区域。在晶体管20C中，导电层153被用作第一栅电极(也称为背栅极电极)。绝缘层137被用作第一栅极绝缘层。此时，导电层112被用作第二栅电极(顶栅电极)，绝缘层110被用作第二栅极绝缘层。
例如，通过对导电层112及导电层153施加相同电位，可以提高在开启状态下能够流过晶体管20C的电流。另外，在晶体管20C中，也可以对导电层112和导电层153中的一个施加用来控制阈值电压的电位且对另一方施加用来控制晶体管20C的开启状态及关闭状态的电位。另外，通过使导电层112和导电层153中的一个与源极电连接，可以使晶体管20C的电特性稳定。
被用作第一栅极绝缘层的绝缘层137优选被用作用来抑制杂质从绝缘层137的被形成面一侧扩散到半导体层108等的阻挡层。作为该杂质，例如可以举出包含在导电层153中的金属成分。另外，绝缘层137优选满足如下条件中的一个以上，更优选满足所有如下条件：耐压性高、膜的应力小、不容易释放氢或水、不容易使氢或水扩散、缺陷少。作为绝缘层137可以使用可用于绝缘层110的绝缘膜。可以参照绝缘层110的记载，所以省略绝缘层137的详细说明。
注意，图2C示出导电层153的端部与导电层112的端部大致一致的例子，但是本发明的一个方式不局限于此。同样地，也可以导电层153的端部位于导电层112的端部的外侧。另外，也可以导电层153的端部位于导电层112的端部的内侧。
晶体管30B包括导电层315及绝缘层133。导电层315具有隔着绝缘层133与半导体层308、绝缘层135及导电层306重叠的区域。在晶体管20C中，导电层315被用作第一栅电极(也称为背栅极电极)。绝缘层133被用作第一栅极绝缘层。此时，导电层306被用作第二栅电极(顶栅电极)，绝缘层135被用作第二栅极绝缘层。
例如，通过对导电层306及导电层315施加相同电位，可以提高在开启状态下能够流过晶体管30B的电流。另外，在晶体管30B中，也可以对导电层306和导电层315中的一个施加用来控制阈值电压的电位且对另一方施加用来控制晶体管30B的开启状态及关闭状态的电位。另外，通过使导电层306和导电层315中的一个与源极电连接，可以使晶体管30B的电特性稳定。
被用作第一栅极绝缘层的绝缘层133优选被用作用来抑制杂质从绝缘层133的被形成面一侧扩散到半导体层308等的阻挡层。作为该杂质，例如可以举出包含在导电层315中的金属成分。另外，绝缘层133优选满足如下条件中的一个以上，更优选满足所有如下条件：耐压性高、膜的应力小、不容易释放氢或水、不容易使氢或水扩散、缺陷少。作为绝缘层133可以使用可用于绝缘层110的绝缘膜。
作为导电层315可以使用可用于导电层112的材料。
注意，图2C示出导电层315的端部与导电层306的端部大致一致的例子，但是本发明的一个方式不局限于此。也可以导电层315的端部位于导电层306的端部的外侧。另外，也可以导电层315的端部位于导电层306的端部的内侧。
导电层353a及导电层353b分别通过设置在绝缘层135及绝缘层103中的开口与区域308n电连接。导电层353a被用作晶体管30B的源电极和漏电极中的一个，导电层353b被用作源电极和漏电极中的另一个。导电层320a及导电层320b都通过导电层353a或导电层353b与区域308n电连接。
作为导电层353a、导电层353b及导电层153都可以使用可用于导电层112的材料。另外，作为导电层353a、导电层353b及导电层153优选使用相同材料。另外，导电层353a、导电层353b及导电层153优选通过加工相同导电膜来形成。通过加工相同导电膜形成，可以降低制造成本，并且可以提高成品率。
〔结构例子1-7〕
图3A示出与上述半导体装置10E不同的结构例子。图3A所示的半导体装置10F包括晶体管20C及晶体管30B。图3A是晶体管20C及晶体管30B的沟道长度方向的截面示意图。半导体装置10F与半导体装置10E的不同之处主要在于：半导体装置10F不包括绝缘层103d。
被用作晶体管20C的第一栅电极(背栅极电极)的导电层153具有与绝缘层103c接触的区域。被用作晶体管30B的源电极及漏电极的导电层353a及导电层353b具有与绝缘层103c接触的区域。半导体装置10F通过不设置绝缘层103d可以降低制造成本。
注意，图3A示出绝缘层103具有绝缘层103a、绝缘层103b及绝缘层103c的三层结构的例子，但是本发明的一个方式不局限于此。绝缘层103优选包括绝缘层103b及绝缘层103b上的绝缘层103c，也可以不包括绝缘层103a。例如，绝缘层103可以具有绝缘层103b和绝缘层103c的两层结构。
〔结构例子1-8〕
图3B示出与上述半导体装置10E不同的结构例子。图3B所示的半导体装置10G包括晶体管20D及晶体管30B。图3B是晶体管20D及晶体管30B的沟道长度方向的截面示意图。半导体装置10G与半导体装置10E的不同之处主要在于：半导体装置10G不包括绝缘层137；以及包括导电层106代替导电层153。
在晶体管20D中，导电层106具有隔着绝缘层103与半导体层108、绝缘层110及导电层112重叠的区域。在晶体管20D中，导电层106被用作第一栅电极(背栅极电极)。绝缘层103被用作第一栅极绝缘层。此时，导电层112被用作第二栅电极(顶栅电极)，绝缘层110被用作第二栅极绝缘层。
例如，通过对导电层112及导电层106施加相同电位，可以提高在开启状态下能够流过晶体管20D的电流。另外，在晶体管20D中，也可以对导电层112和导电层106中的一个施加用来控制阈值电压的电位且对另一方施加用来控制晶体管20D的开启状态及关闭状态的电位。另外，通过使导电层112和导电层106中的一个与源极电连接，可以使晶体管20D的电特性稳定。
绝缘层103优选包括绝缘层103d。优选的是，在绝缘层103的与半导体层108接触一侧设置绝缘层103d且以与绝缘层103d接触的方式设置半导体层108。通过使包括氧化物或氧氮化物的绝缘层103d与半导体层108接触，可以减少半导体层108中的氧空位(VO)及VOH。
导电层106可以使用可用于导电层112的材料。另外，导电层106及导电层306优选使用相同材料。另外，导电层106及导电层306优选通过加工相同导电膜来形成。通过加工相同导电膜来形成，可以降低制造成本，并且可以提高成品率。
注意，图3B示出导电层106的端部与导电层112的端部大致一致的例子，但是本发明的一个方式不局限于此。也可以导电层106的端部位于导电层112的端部的外侧。同样地，也可以导电层106的端部位于导电层112的端部的内侧。
〔结构例子1-9〕
图4A示出与上述半导体装置10G不同的结构例子。图4A所示的半导体装置10H包括晶体管20D及晶体管30B。图4A是晶体管20D及晶体管30B的沟道长度方向的截面示意图。半导体装置10H与半导体装置10G的不同之处主要在于：半导体装置10H不包括导电层312a及导电层312b。
导电层320a及导电层320b分别通过设置在绝缘层135、绝缘层103、绝缘层110及绝缘层118中的开口与区域308n电连接。导电层320a被用作晶体管30B的源电极和漏电极中的一个，导电层320b被用作源电极和漏电极中的另一个。通过不设置导电层312a及导电层312b，可以降低制造成本。
〔结构例子1-10〕
图4B示出与上述半导体装置10E不同的结构例子。图4B所示的半导体装置10I包括晶体管20E及晶体管30B。图4B是晶体管20E及晶体管30B的沟道长度方向的截面示意图。半导体装置10I与半导体装置10E的不同之处主要在于：半导体装置10I包括导电层105代替导电层153。
在晶体管20E中，导电层105具有隔着绝缘层135及绝缘层103与半导体层108、绝缘层110及导电层112重叠的区域。在晶体管20E中，导电层105被用作第一栅电极(背栅极电极)。绝缘层135及绝缘层103被用作第一栅极绝缘层。此时，导电层112被用作第二栅电极(顶栅电极)，绝缘层110被用作第二栅极绝缘层。
例如，通过对导电层112及导电层105施加相同电位，可以提高在开启状态下能够流过晶体管20E的电流。另外，在晶体管20E中，也可以对导电层112和导电层105中的一个施加用来控制阈值电压的电位且对另一方施加用来控制晶体管20E的开启状态及关闭状态的电位。另外，通过使导电层112和导电层105中的一个与源极电连接，可以使晶体管20E的电特性稳定。
导电层105可以使用可用于半导体层308的材料。另外，导电层105优选包含第二元素。例如，导电层105优选包含结晶硅且包含硼、铝、镓、铟、磷、砷、锑和铋中的一个或多个。另外，导电层105优选包含与区域308n相同的第二元素。导电层105及区域308n可以通过相同工序制造，所以可以降低制造成本且提高成品率。
注意，图4B示出导电层105的端部与导电层112的端部大致一致的例子，但是本发明的一个方式不局限于此。也可以导电层105的端部位于导电层112的端部的外侧。另外，也可以导电层105的端部位于导电层112的端部的内侧。
〔结构例子1-11〕
图5示出与上述半导体装置10E不同的结构例子。图5所示的半导体装置10J包括晶体管20F及晶体管30B。图5是晶体管20F及晶体管30B的沟道长度方向的截面示意图。半导体装置10J与半导体装置10E的不同之处主要在于：半导体装置10J包括导电层107代替导电层153。
在晶体管20F中，导电层107具有隔着绝缘层133、绝缘层135及绝缘层103与半导体层108、绝缘层110及导电层112重叠的区域。在晶体管20F中，导电层107被用作第一栅电极(背栅极电极)。绝缘层133、绝缘层135及绝缘层103被用作第一栅极绝缘层。此时，导电层112被用作第二栅电极(顶栅电极)，绝缘层110被用作第二栅极绝缘层。
例如，通过对导电层112及导电层107施加相同电位，可以提高在开启状态下能够流过晶体管20F的电流。另外，在晶体管20F中，也可以对导电层112和导电层107中的一个施加用来控制阈值电压的电位且对另一方施加用来控制晶体管20F的开启状态及关闭状态的电位。另外，通过使导电层112和导电层107中的一个与源极电连接，可以使晶体管20F的电特性稳定。
导电层107及导电层315都可以使用可用于导电层112的材料。另外，导电层107及导电层315优选使用相同材料。另外，导电层107及导电层315优选通过加工相同导电膜来形成。通过加工相同导电膜来形成，可以降低制造成本，并且可以提高成品率。
注意，图5示出导电层107的端部与导电层112的端部大致一致的例子，但是本发明的一个方式不局限于此。也可以导电层107的端部位于导电层112的端部的外侧。同样地，也可以导电层107的端部位于导电层112的端部的内侧。
<结构例子2>
下面，说明与上述半导体装置10至半导体装置10J不同的结构例子。
〔结构例子2-1〕
图6A示出半导体装置12的截面示意图。半导体装置12包括晶体管22及晶体管30。图6A是晶体管22及晶体管30的沟道长度方向的截面示意图。
晶体管22包括半导体层108、绝缘层110及导电层112。绝缘层110被用作栅极绝缘层。导电层112被用作栅电极。晶体管22是在半导体层108的下方设置栅电极的所谓的底栅极型晶体管。作为半导体层108，例如可以适合地使用金属氧化物。与顶栅极型的上述晶体管20等相比，底栅极型晶体管22的制造工序少，所以可以降低半导体装置12的制造成本。
晶体管22在区域108n上包括导电层120a及导电层120b。导电层120a及导电层120b都具有与区域108n接触的区域。导电层120a被用作晶体管22的源电极和漏电极中的一个，导电层120b被用作源电极和漏电极中的另一个。
晶体管30包括半导体层308、绝缘层135及导电层306。绝缘层135被用作栅极绝缘层。导电层306被用作栅电极。晶体管30是在半导体层308上设置栅电极的所谓的顶栅极型晶体管。作为半导体层308，例如可以适合地使用硅。
半导体装置12包括覆盖晶体管22及晶体管30的绝缘层118。绝缘层118被用作晶体管22及晶体管30的保护绝缘层。
〔结构例子2-2〕
图6B示出与上述半导体装置12不同的结构例子。图6B所示的半导体装置12A包括晶体管22及晶体管30。图6B是晶体管22及晶体管30的沟道长度方向的截面示意图。半导体装置12A与半导体装置12的不同之处主要在于：半导体装置12A不包括绝缘层103d。
被用作晶体管22的栅电极的导电层112具有与绝缘层103c接触的区域。被用作晶体管30的源电极及漏电极的导电层312a及导电层312b具有与绝缘层103c接触的区域。半导体装置12A通过不设置绝缘层103d可以降低制造成本。
注意，图6B示出绝缘层103具有绝缘层103a、绝缘层103b及绝缘层103c的三层结构的例子，但是本发明的一个方式不局限于此。绝缘层103优选包括绝缘层103b及绝缘层103b上的绝缘层103c，也可以不包括绝缘层103a。例如，绝缘层103可以具有绝缘层103b和绝缘层103c的两层结构。
〔结构例子2-3〕
图6C示出与上述半导体装置12不同的结构例子。图6C所示的半导体装置12B包括晶体管22及晶体管30。图6C是晶体管22及晶体管30的沟道长度方向的截面示意图。半导体装置12B与半导体装置12的不同之处主要在于：半导体装置12B不包括导电层312a及导电层312b。
导电层320a及导电层320b分别通过设置在绝缘层135及绝缘层103及绝缘层110中的开口与区域308n电连接。导电层320a被用作晶体管30的源电极和漏电极中的一个，导电层320b被用作源电极和漏电极中的另一个。通过不设置导电层312a及导电层312b，可以降低制造成本。
〔结构例子2-4〕
图7A示出与上述半导体装置12B不同的结构例子。图7A所示的半导体装置12C包括晶体管22A及晶体管30。图7A是晶体管22A及晶体管30的沟道长度方向的截面示意图。半导体装置12C与半导体装置12B的不同之处主要在于：半导体装置12C包括导电层106代替导电层112；以及不包括绝缘层110。
在晶体管22A中，导电层106具有隔着绝缘层103与半导体层108重叠的区域。在晶体管22A中，导电层106被用作栅电极。绝缘层103被用作栅极绝缘层。
优选的是，在绝缘层103的与半导体层108接触一侧设置绝缘层103d且以与绝缘层103d接触的方式设置半导体层108。通过使包括氧化物或氧氮化物的绝缘层103d与半导体层108接触，可以减少半导体层108中的氧空位(VO)及VOH。
导电层106及导电层306可以使用可用于导电层112的材料。另外，导电层106及导电层306优选使用相同材料。另外，导电层106及导电层306优选通过加工相同导电膜来形成。通过加工相同导电膜来形成，可以降低制造成本，并且可以提高成品率。
〔结构例子2-5〕
图7B示出与上述半导体装置12B不同的结构例子。图7B所示的半导体装置12D包括晶体管22B及晶体管30。图7B是晶体管22B及晶体管30的沟道长度方向的截面示意图。半导体装置12D与半导体装置12B的不同之处主要在于：半导体装置12D包括导电层105代替导电层112；以及不包括绝缘层110。
在晶体管22B中，导电层105具有隔着绝缘层135及绝缘层103与半导体层108重叠的区域。在晶体管22B中，导电层105被用作栅电极。绝缘层135及绝缘层103被用作栅极绝缘层。
优选的是，在绝缘层103的与半导体层108接触一侧设置绝缘层103d且以与绝缘层103d接触的方式设置半导体层108。通过使包括氧化物或氧氮化物的绝缘层103d与半导体层108接触，可以减少半导体层108中的氧空位(VO)及VOH。
〔结构例子2-6〕
图8A示出与上述半导体装置12C不同的结构例子。图8A所示的半导体装置12E包括晶体管22A及晶体管30B。图8A是晶体管22A及晶体管30B的沟道长度方向的截面示意图。半导体装置12E与半导体装置12C的不同之处主要在于：半导体装置12E包括导电层315及绝缘层133。
晶体管30B包括导电层315及绝缘层133。导电层315具有隔着绝缘层133与半导体层308、绝缘层135及导电层306重叠的区域。在晶体管30B中，导电层315被用作第一栅电极(背栅极电极)。绝缘层133被用作第一栅极绝缘层。此时，导电层306被用作第二栅电极(顶栅电极)，绝缘层135被用作第二栅极绝缘层。
例如，通过对导电层306及导电层315施加相同电位，可以提高在开启状态下能够流过晶体管30B的电流。另外，在晶体管30B中，也可以对导电层306和导电层315中的一个施加用来控制阈值电压的电位且对另一方施加用来控制晶体管30B的开启状态及关闭状态的电位。另外，通过使导电层306和导电层315中的一个与源极电连接，可以使晶体管30B的电特性稳定。
注意，图8A示出导电层315的端部与导电层306的端部大致一致的例子，但是本发明的一个方式不局限于此。也可以导电层315的端部位于导电层306的端部的外侧。另外，也可以导电层315的端部位于导电层306的端部的内侧。
〔结构例子2-7〕
图8B示出与上述半导体装置12E不同的结构例子。图8B所示的半导体装置12F包括晶体管22C及晶体管30B。图8B是晶体管22C及晶体管30B的沟道长度方向的截面示意图。半导体装置12F与半导体装置12E的不同之处主要在于：半导体装置12F包括导电层107代替导电层106。
在晶体管22C中，导电层107具有隔着绝缘层133、绝缘层135及绝缘层103与半导体层108重叠的区域。在晶体管22C中，导电层107被用作栅电极。绝缘层133、绝缘层135及绝缘层103被用作栅极绝缘层。
导电层107及导电层315都可以使用可用于导电层112的材料。另外，导电层107及导电层315优选使用相同材料。另外，导电层107及导电层315优选通过加工相同导电膜来形成。通过加工相同导电膜来形成，可以降低制造成本，并且可以提高成品率。
<结构例子3>
下面，说明与上述半导体装置10至半导体装置10J、半导体装置12至半导体装置12F不同的结构例子。
〔结构例子3-1〕
图9A示出半导体装置14的截面示意图。半导体装置14包括晶体管20及晶体管34。图9A是晶体管20及晶体管34的沟道长度方向的截面示意图。
晶体管20包括半导体层108、绝缘层110及导电层112。绝缘层110被用作栅极绝缘层。导电层112被用作栅电极。晶体管20是在半导体层108上设置栅电极的所谓的顶栅极型晶体管。作为半导体层108，例如可以适合地使用金属氧化物。可以参照上述晶体管20的记载，所以省略晶体管20的详细说明。
晶体管34包括半导体层308、绝缘层135及导电层306。绝缘层135被用作栅极绝缘层。导电层306被用作栅电极。晶体管34是在半导体层308的下方设置栅电极的所谓的底栅极型晶体管。作为半导体层308，例如可以适合地使用硅。
晶体管34在区域308n上包括导电层317a及导电层317b。导电层317a及导电层317b都具有与区域308n接触的区域。导电层317a被用作晶体管34的源电极和漏电极中的一个，导电层317b被用作源电极和漏电极中的另一个。
半导体装置14包括覆盖半导体层308、绝缘层135、导电层306、导电层317a及导电层317b的绝缘层103、绝缘层110及绝缘层118。绝缘层103、绝缘层110及绝缘层118被用作晶体管34的保护绝缘层。
可以参照上述记载，所以省略绝缘层103的详细说明。
在绝缘层110上设置导电层312a及导电层312b。导电层312a及导电层312b分别通过设置在绝缘层110及绝缘层103中的开口与区域308n电连接。
作为导电层312a及导电层312b可以使用可用于导电层112的材料。另外，作为导电层312a、导电层312b及导电层112优选都使用相同材料。另外，导电层312a、导电层312b及导电层112优选通过加工相同导电膜来形成。通过加工相同导电膜形成，可以降低制造成本，并且可以提高成品率。
在绝缘层118上设置导电层320a及导电层320b。导电层320a及导电层320b分别通过设置在绝缘层118中的开口与导电层312a或导电层312b电连接。图9A示出导电层320a通过导电层312a与区域308n电连接且导电层320b通过导电层312b与区域308n电连接的例子。
优选的是，在绝缘层103的与半导体层108接触一侧设置绝缘层103d且以与绝缘层103d接触的方式设置半导体层108。通过使包括氧化物或氧氮化物的绝缘层103d与半导体层108接触，可以减少半导体层108中的氧空位(VO)及VOH。
〔结构例子3-2〕
图9B示出与上述半导体装置14不同的结构例子。图9B所示的半导体装置14A包括晶体管20及晶体管34A。图9B是晶体管20及晶体管34A的沟道长度方向的截面示意图。半导体装置14A与半导体装置14的不同之处主要在于：半导体装置14A不包括导电层317a及导电层317b。
导电层312a及导电层312b分别通过设置在绝缘层103及绝缘层110中的开口与区域308n电连接。导电层312a被用作晶体管34A的源电极和漏电极中的一个，导电层312b被用作源电极和漏电极中的另一个。通过不设置导电层317a及导电层317b，可以降低制造成本。
〔结构例子3-3〕
图9C示出与上述半导体装置14A不同的结构例子。图9C所示的半导体装置14B包括晶体管20及晶体管34A。图9C是晶体管20及晶体管34A的沟道长度方向的截面示意图。半导体装置14B与半导体装置14A的不同之处主要在于：半导体装置14B不包括导电层312a及导电层312b。
导电层320a及导电层320b分别通过设置在绝缘层103、绝缘层110及绝缘层118中的开口与区域308n电连接。导电层320a被用作晶体管34A的源电极和漏电极中的一个，导电层320b被用作源电极和漏电极中的另一个。通过不设置导电层312a及导电层312b，可以降低制造成本。
〔结构例子3-4〕
图10A示出与上述半导体装置14A不同的结构例子。图10A所示的半导体装置14C包括晶体管20C及晶体管34A。图10A是晶体管20C及晶体管34A的沟道长度方向的截面示意图。半导体装置14C与半导体装置14A的不同之处主要在于：半导体装置14C包括导电层153及绝缘层137；以及包括导电层353a及导电层353b代替导电层312a及导电层312b。
可以参照上述记载，所以省略晶体管20C的详细说明。
导电层353a及导电层353b分别通过设置在绝缘层103中的开口与区域308n电连接。导电层353a被用作晶体管34A的源电极和漏电极中的一个，导电层353b被用作源电极和漏电极中的另一个。
作为导电层153、导电层353a及导电层353b都可以使用可用于导电层112的材料。另外，作为导电层153、导电层353a及导电层353b优选使用相同材料。另外，导电层153、导电层353a及导电层353b优选通过加工相同导电膜来形成。通过加工相同导电膜形成，可以降低制造成本，并且可以提高成品率。
〔结构例子3-5〕
图10B示出与上述半导体装置14C不同的结构例子。图10B所示的半导体装置14D包括晶体管20C及晶体管34A。图10B是晶体管20C及晶体管34A的沟道长度方向的截面示意图。半导体装置14D与半导体装置14C的不同之处主要在于：半导体装置14D不包括绝缘层103d。
被用作晶体管20C的第一栅电极(背栅极电极)的导电层153具有与绝缘层103c接触的区域。被用作晶体管34A的源电极及漏电极的导电层353a及导电层353b具有与绝缘层103c接触的区域。半导体装置14D通过不设置绝缘层103d可以降低制造成本。
注意，图10B示出绝缘层103具有绝缘层103a、绝缘层103b及绝缘层103c的三层结构的例子，但是本发明的一个方式不局限于此。绝缘层103优选包括绝缘层103b及绝缘层103b上的绝缘层103c，也可以不包括绝缘层103a。例如，绝缘层103可以具有绝缘层103b和绝缘层103c的两层结构。
〔结构例子3-6〕
图10C示出与上述半导体装置14C不同的结构例子。图10C所示的半导体装置14E包括晶体管24及晶体管34A。图10C是晶体管24及晶体管34A的沟道长度方向的截面示意图。半导体装置14E与半导体装置14C的不同之处主要在于：半导体装置14E不包括绝缘层137；包括导电层105代替导电层153；以及包括导电层312a及导电层312b代替导电层353a及导电层353b。
可以参照上述晶体管20E的记载，所以省略晶体管24的详细说明。
导电层312a及导电层312b分别通过设置在绝缘层103及绝缘层110中的开口与区域308n电连接。导电层312a被用作晶体管34A的源电极和漏电极中的一个，导电层312b被用作源电极和漏电极中的另一个。
导电层312a及导电层312b可以使用可用于导电层112的材料。另外，作为导电层112、导电层312a及导电层312b优选使用相同材料。另外，导电层112、导电层312a及导电层312b优选通过加工相同导电膜来形成。通过加工相同导电膜形成，可以降低制造成本，并且可以提高成品率。
〔结构例子3-7〕
图11A示出与上述半导体装置14E不同的结构例子。图11A所示的半导体装置14F包括晶体管24及晶体管34A。图11A是晶体管24及晶体管34A的沟道长度方向的截面示意图。半导体装置14F与半导体装置14E的不同之处主要在于：半导体装置14F不包括导电层312a及导电层312b。
可以参照上述记载，所以省略晶体管24及晶体管34A的详细说明。
〔结构例子3-8〕
图11B示出与上述半导体装置14E不同的结构例子。图11B所示的半导体装置14G包括晶体管24A及晶体管34A。图11B是晶体管24A及晶体管34A的沟道长度方向的截面示意图。半导体装置14G与半导体装置14E的不同之处主要在于：半导体装置14G包括导电层106代替导电层105。
可以参照上述晶体管20D的记载，所以省略晶体管24A的详细说明。
〔结构例子3-9〕
图11C示出与上述半导体装置14G不同的结构例子。图11C所示的半导体装置14H包括晶体管24A及晶体管34A。图11C是晶体管24A及晶体管34A的沟道长度方向的截面示意图。半导体装置14H与半导体装置14G的不同之处主要在于：半导体装置14H不包括导电层312a及导电层312b。
可以参照上述记载，所以省略晶体管24A及晶体管34A的详细说明。
<结构例子4>
下面，说明与上述半导体装置10至半导体装置10J、半导体装置12至半导体装置12F、半导体装置14至半导体装置14H不同的结构例子。
〔结构例子4-1〕
图12A是半导体装置16的截面示意图。半导体装置16包括晶体管22及晶体管34。图12A是晶体管22及晶体管34的沟道长度方向的截面示意图。
晶体管22包括半导体层108、绝缘层110及导电层112。绝缘层110被用作栅极绝缘层。导电层112被用作栅电极。晶体管22是在半导体层108的下方设置栅电极的所谓的底栅极型晶体管。作为半导体层108，例如可以适合地使用金属氧化物。可以参照上述晶体管22的记载，所以省略晶体管22的详细说明。
晶体管34包括半导体层308、绝缘层135及导电层306。绝缘层135被用作栅极绝缘层。导电层306被用作栅电极。晶体管34是在半导体层308的下方设置栅电极的所谓的底栅极型晶体管。作为半导体层308，例如可以适合地使用硅。可以参照上述晶体管34的记载，所以省略晶体管34的详细说明。
半导体装置16包括覆盖晶体管22及晶体管34的绝缘层118。绝缘层118被用作晶体管22及晶体管34的保护绝缘层。
〔结构例子4-2〕
图12B示出与上述半导体装置16不同的结构例子。图12B所示的半导体装置16A包括晶体管22及晶体管34。图12B是晶体管22及晶体管34的沟道长度方向的截面示意图。半导体装置16A与半导体装置16的不同之处主要在于：半导体装置16A不包括绝缘层103d。
被用作晶体管22的栅电极的导电层112具有与绝缘层103c接触的区域。导电层312a及导电层312b具有与绝缘层103c接触的区域。半导体装置16A通过不设置绝缘层103d可以降低制造成本。
注意，图12B示出绝缘层103具有绝缘层103a、绝缘层103b及绝缘层103c的三层结构的例子，但是本发明的一个方式不局限于此。绝缘层103优选包括绝缘层103b及绝缘层103b上的绝缘层103c，也可以不包括绝缘层103a。例如，绝缘层103可以具有绝缘层103b和绝缘层103c的两层结构。
〔结构例子4-3〕
图12C示出与上述半导体装置16不同的结构例子。图12C所示的半导体装置16B包括晶体管22及晶体管34A。图12C是晶体管22及晶体管34A的沟道长度方向的截面示意图。半导体装置16B与半导体装置16的不同之处主要在于：半导体装置16B不包括导电层317a及导电层317b。
导电层312a及导电层312b分别通过设置在绝缘层103中的开口与区域308n电连接。导电层312a被用作晶体管34A的源电极和漏电极中的一个，导电层312b被用作源电极和漏电极中的另一个。通过不设置导电层317a及导电层317b，可以降低制造成本。
〔结构例子4-4〕
图13A示出与上述半导体装置16B不同的结构例子。图13A所示的半导体装置16C包括晶体管22及晶体管34A。图13A是晶体管22及晶体管34A的沟道长度方向的截面示意图。半导体装置16C与半导体装置16B的不同之处主要在于：半导体装置16C不包括导电层312a及导电层312b。
导电层320a及导电层320b分别通过设置在绝缘层103及绝缘层110中的开口与区域308n电连接。导电层320a被用作晶体管34A的源电极和漏电极中的一个，导电层320b被用作源电极和漏电极中的另一个。通过不设置导电层312a及导电层312b，可以降低制造成本。
〔结构例子4-5〕
图13B示出与上述半导体装置16不同的结构例子。图13B所示的半导体装置16D包括晶体管26及晶体管34。图13B是晶体管26及晶体管34的沟道长度方向的截面示意图。半导体装置16D与半导体装置16的不同之处主要在于：半导体装置16D包括导电层109代替导电层112；以及不包括导电层312a及导电层312b。
在晶体管26中，导电层109具有隔着绝缘层103与半导体层108重叠的区域。在晶体管26中，导电层109被用作栅电极。绝缘层103被用作栅极绝缘层。
优选的是，在绝缘层103的与半导体层108接触一侧设置绝缘层103d且以与绝缘层103d接触的方式设置半导体层108。通过使包括氧化物或氧氮化物的绝缘层103d与半导体层108接触，可以减少半导体层108中的氧空位(VO)及VOH。
导电层109、导电层317a及导电层317b都可以使用可用于导电层112的材料。另外，导电层109、导电层317a及导电层317b优选使用相同材料。另外，导电层109、导电层317a及导电层317b优选通过加工相同导电膜来形成。通过加工相同导电膜来形成，可以降低制造成本，并且可以提高成品率。
导电层320a及导电层320b分别通过设置在绝缘层103中的开口与导电层317a或导电层317b电连接。导电层317a被用作晶体管34A的源电极和漏电极中的一个，导电层317b被用作源电极和漏电极中的另一个。通过不设置导电层312a及导电层312b，可以降低制造成本。
〔结构例子4-6〕
图13C示出与上述半导体装置16不同的结构例子。图13C所示的半导体装置16E包括晶体管26A及晶体管34A。图13C是晶体管26A及晶体管34A的沟道长度方向的截面示意图。半导体装置16E与半导体装置16的不同之处主要在于：半导体装置16E包括导电层105代替导电层112；以及不包括导电层317a、导电层317b、导电层312a及导电层312b。
在晶体管26A中，导电层105具有隔着绝缘层103与半导体层108重叠的区域。在晶体管26A中，导电层105被用作栅电极。绝缘层103被用作栅极绝缘层。
优选的是，在绝缘层103的与半导体层108接触一侧设置绝缘层103d且以与绝缘层103d接触的方式设置半导体层108。通过使包括氧化物或氧氮化物的绝缘层103d与半导体层108接触，可以减少半导体层108中的氧空位(VO)及VOH。
导电层320a及导电层320b分别通过设置在绝缘层103中的开口与区域308n电连接。导电层320a被用作晶体管34A的源电极和漏电极中的一个，导电层320b被用作源电极和漏电极中的另一个。通过不设置导电层317a、导电层317b、导电层312a及导电层312b，可以降低制造成本。
〔结构例子4-7〕
图14示出与上述半导体装置16E不同的结构例子。图14所示的半导体装置16F包括晶体管26B及晶体管34A。图14是晶体管26B及晶体管34A的沟道长度方向的截面示意图。半导体装置16F与半导体装置16E的不同之处主要在于：半导体装置16F包括导电层106代替导电层105。
在晶体管26B中，导电层106具有隔着绝缘层135及绝缘层103与半导体层108重叠的区域。在晶体管26B中，导电层106被用作栅电极。绝缘层135及绝缘层103被用作栅极绝缘层。
优选的是，在绝缘层103的与半导体层108接触一侧设置绝缘层103d且以与绝缘层103d接触的方式设置半导体层108。通过使包括氧化物或氧氮化物的绝缘层103d与半导体层108接触，可以减少半导体层108中的氧空位(VO)及VOH。
导电层106及导电层306都可以使用可用于导电层112的材料。另外，导电层106及导电层306优选使用相同材料。另外，导电层106及导电层306优选通过加工相同导电膜来形成。通过加工相同导电膜来形成，可以降低制造成本，并且可以提高成品率。
(实施方式2)
在本实施方式中，说明上述实施方式所示的半导体装置的更具体的结构例子及制造方法。
<结构例子5>
〔结构例子5-1〕
图15A是半导体装置600的截面示意图。半导体装置600包括顶栅极型晶体管620及顶栅极型晶体管630。图15A是晶体管620及晶体管630的沟道长度方向的截面示意图。半导体装置600相当于在实施方式1中的半导体装置10E。
晶体管620包括半导体层108、绝缘层110、绝缘层137、导电层112、导电层153、绝缘层118等。导电层153具有隔着绝缘层137与半导体层108重叠的区域。导电层112具有隔着绝缘层110与半导体层108重叠的区域。
在晶体管620中，导电层153被用作第一栅电极(底栅电极)，导电层112被用作第二栅电极(顶栅电极)。此外，绝缘层137的一部分被用作第一栅极绝缘层，绝缘层110的一部分被用作第二栅极绝缘层。
半导体层108的与导电层112和导电层153中的至少一个重叠的部分被用作沟道形成区域。下面，为了便于说明，有时将半导体层108的与导电层112重叠的部分称为沟道形成区域，但是实际上有时沟道还形成在不与导电层112重叠而与导电层153重叠的部分。
导电层112可以通过设置在绝缘层110以及绝缘层137中的开口部(未图示)电连接到导电层153。由此，可以对导电层112和导电层153供应相同的电位。
此外，导电层153也可以不与导电层112电连接。此时，可以对一对栅电极中的一个供应固定电位，对另一个供应用来使晶体管620驱动的信号。此时，可以通过利用供应给一个栅电极的电位控制用另一个栅电极使晶体管620驱动时的阈值电压。
绝缘层137可以具有叠层结构。可以参照上述记载，所以省略绝缘层137的详细说明。
另外，在作为导电层153使用不容易扩散到绝缘层137的金属膜或合金膜等情况下，绝缘层137也可以具有单层结构。
本发明的一个方式的半导体装置也可以在晶体管620及晶体管630的制造工序中不进行平坦化处理。或者，本发明的一个方式的半导体装置也可以不设置有平坦化膜。通过不进行平坦化处理或者不设置平坦化膜，可以降低制造成本，并且可以提高成品率。
图15A示出不设置有晶体管620与晶体管630彼此重叠的区域的结构。优选的是，至少不设置有导电层306与导电层112彼此重叠的区域。在晶体管620与晶体管630重叠时，由于晶体管630具有凹凸，所以有时制造晶体管620时的覆盖性下降。在不设置有晶体管620与晶体管630重叠的区域时，可以抑制在制造晶体管620时覆盖性下降。
导电层353a、导电层353b及导电层153可以通过加工同一导电膜来形成，当在晶体管620及晶体管630的制造工序中不进行平坦化处理或者不设置平坦化膜时，有时导电层353a、导电层353b及导电层153的高度不同。同样地，导电层120a、导电层120b、导电层320a及导电层320b可以通过加工同一导电膜来形成，也可以导电层120a与导电层120b以及导电层320a与导电层320b的高度不同。
注意，图15A示出不设置有晶体管620与晶体管630重叠的区域的结构，但是本发明的一个方式不局限于此。也可以设置有晶体管620与晶体管630彼此重叠的区域。在设置有晶体管620与晶体管630彼此重叠的区域时，可以减小半导体装置600中的晶体管620及晶体管630的面积，从而可以减小半导体装置600。例如，在将半导体装置600用于显示装置时，可以减小像素中的晶体管620及晶体管630的面积而可以实现高分辨率的显示装置。另外，可以减小驱动电路部的面积而可以实现窄边框的显示装置。
在此，对半导体层108以及有可能形成在半导体层108中的氧空位进行说明。
形成在半导体层108的沟道形成区域中的氧空位对晶体管特性造成影响而引起问题。例如，当在半导体层108中形成氧空位时，该氧空位有时与氢键合而成为载流子供应源。当在沟道形成区域中产生载流子供应源时，晶体管620的电特性发生变动，典型为阈值电压的漂移。因此，作为沟道形成区域的区域108i的氧空位越少越好。
于是，在本发明的一个方式中，半导体层108的沟道形成区域附近的绝缘膜，具体而言，位于沟道形成区域上方的绝缘层110及位于沟道形成区域下方的绝缘层137包含氧化物膜或氧氮化物膜。通过利用制造工序中的加热等将氧从绝缘层137及绝缘层110移动到沟道形成区域，可以减少沟道形成区域中的氧空位。
半导体层108优选具有相对于元素M的In的原子数比大于1的区域。In的含有率越高，越可以提高晶体管的场效应迁移率。
在此，在包含In、Ga及Zn的金属氧化物中，In与氧的键合力比Ga与氧的键合力弱，因此在In的含有率高的情况下，氧空位容易形成在金属氧化物膜中。此外，在使用元素M代替Ga的情况下，也有同样的倾向。当在金属氧化物膜中存在较多的氧空位时，晶体管的电特性及可靠性下降。
但是，在本发明的一个方式中，能够对包含金属氧化物的半导体层108的沟道形成区域中供应极多的氧，由此可以使用In的含有率高的金属氧化物材料。因此，可以实现具有极高的场效应迁移率、稳定的电特性以及高可靠性的晶体管。
例如，可以适合地使用相对于元素M的In的原子数比为1.5以上、2以上、3以上、3.5以上或4以上的金属氧化物。
尤其是，半导体层108的In、M及Zn的原子数比优选为In：M：Zn＝4：2：3或其附近。或者，半导体层108的In、M及Zn的原子数的比率优选为In：M：Zn＝5：1：6或其附近。此外，在半导体层108的组成中，半导体层108的In、元素M及Zn的原子数的比率也可以大致相等。也就是说，半导体层108可以包含In、元素M及Zn的原子数比为In：M：Zn＝1：1：1或其附近的材料。
例如，通过将上述场效应迁移率高的晶体管用于生成栅极信号的栅极驱动器，可以提供边框宽度窄(也称为窄边框)的显示装置。此外，通过将上述场效应迁移率高的晶体管用于源极驱动器(尤其是，与源极驱动器所包括的移位寄存器的输出端子连接的解复用器)，可以提供一种与显示装置连接的布线数较少的显示装置。
注意，即使半导体层108具有相对于元素M的In的原子数比大于1的区域，也在半导体层108的结晶性较高时，有时场效应迁移率降低。半导体层108的结晶性例如可以通过X射线衍射(XRD：X-Ray Diffraction)或透射电子显微镜(TEM)进行分析。
这里，通过降低半导体层108的沟道形成区域的杂质浓度及缺陷态密度(减少氧空位)，可以降低膜中的载流子浓度。将该金属氧化物膜用于半导体层的沟道形成区域的晶体管很少具有负阈值电压的电特性(也称为常开启特性)。此外，使用该金属氧化物膜的晶体管具有关态电流极小的特性。
通过将结晶性高的金属氧化物膜用于半导体层108，可以抑制在加工半导体层108时或在形成绝缘层110时的损伤，由此可以实现高可靠性的晶体管。另一方面，通过将结晶性较低的金属氧化物膜用于半导体层108，可以提高导电性，由此可以实现场效应迁移率高的晶体管。
例如，半导体层108优选使用具有后面所述的CAAC(c-axis aligned crystal)结构的金属氧化物膜、具有nc(nano crystal)结构的金属氧化物膜或混有CAAC结构和nc结构的金属氧化物膜。
另外，半导体层108也可以具有两层以上的叠层结构。
例如，可以使用层叠其组成彼此不同的两个以上的金属氧化物膜而成的半导体层108。例如，当使用In-M-Zn氧化物时，优选层叠利用如下溅射靶材形成的膜中的两个以上而使用，该溅射靶材的In、元素M及Zn的原子数的比率为In：M：Zn＝5：1：6、In：M：Zn＝4：2：3、In：M：Zn＝1：1：1、In：M：Zn＝2：2：1、In：M：Zn＝1：3：4、In：M：Zn＝1：3：2或其附近。
此外，可以使用层叠其结晶性彼此不同的两个以上的金属氧化物膜而成的半导体层108。在此情况下，优选使用相同的氧化物靶材在不同的成膜条件下以不暴露于大气的方式连续地形成该金属氧化物膜。
此时，作为半导体层108可以采用具有nc结构的金属氧化物膜与具有CAAC结构的金属氧化物膜的叠层结构。或者，可以采用具有nc结构的金属氧化物膜与具有nc结构的金属氧化物膜的叠层结构。另外，适用于该金属氧化物膜的金属氧化物的功能或材料结构可以援用CAC(Cloud-Aligned Composite)的记载。
例如，将先形成的第一金属氧化物膜的成膜时的氧流量比设定为比后形成的第二金属氧化物膜的成膜时的氧流量比大。通过提高第一金属氧化物膜的成膜时的氧流量，可以对绝缘层103d有效地供应氧。供应到绝缘层103d的氧通过施加热的工序而扩散到半导体层108，由此可以减少半导体层108中的氧空位(VO)。另外，当在被用作栅极绝缘层的绝缘层110与半导体层108的界面存在有过剩氧时，有时可靠性下降。通过减少第二金属氧化物膜的成膜时的氧流量，可以抑制在被用作栅极绝缘层的绝缘层110与半导体层108的界面增加过剩氧而可以提高可靠性。
更具体而言，将第一金属氧化物膜的成膜时的氧流量比设定为5％以上且100％以下，优选为10％以上且80％以下，更优选为15％以上且70％以下，进一步优选为20％以上且70％以下，更进一步优选为25％以上且60％以下，还进一步优选为30％以上且60％以下，最进一步优选为30％以上且50％以下，典型的为40％。将第二金属氧化物膜的成膜时的氧流量比设定为低于第一金属氧化物膜的成膜时的氧流量比且为5％以上且70％以下，优选为5％以上且60％以下，更优选为5％以上且50％以下，进一步优选为5％以上且40％以下，更进一步优选为10％以上且40％以下，还进一步优选为15％以上且40％以下，最进一步优选为20％以上且40％以下，典型的为30％。另外，也可以采用作为第一金属氧化物膜的成膜时使用的成膜气体不使用氧的条件。可以使第一金属氧化物膜和第二金属氧化物膜的成膜时的压力、温度、电力等的条件不同，但是通过使氧流量比以外的条件相同，可以缩短成膜工序所需的时间，所以是优选的。
通过采用上述结构，可以实现电特性良好且可靠性高的晶体管620。
如图15A所示，晶体管620也可以在绝缘层118上包括导电层120a及导电层120b。导电层120a被用作源电极和漏电极中的一个，导电层120b被用作源电极和漏电极中的另一个。导电层120a及导电层120b通过设置在绝缘层118中的开口部141a或开口部141b与区域108n电连接。
晶体管630设置在衬底102上且包括半导体层308、绝缘层135、绝缘层133、导电层315及导电层306等。导电层315具有隔着绝缘层133与半导体层308重叠的区域。导电层306具有隔着绝缘层135与半导体层308重叠的区域。
在晶体管630中，导电层315具有第一栅电极(底栅电极)的功能，导电层306具有第二栅电极(顶栅电极)的功能。此外，绝缘层133的一部分被用作第一栅极绝缘层，绝缘层135的一部分被用作第二栅极绝缘层。
半导体层308的与导电层306和导电层315中的至少一个重叠的部分被用作沟道形成区域。下面，为了便于说明，有时将半导体层308的与导电层306重叠的部分称为沟道形成区域，但是实际上有时沟道还形成在不与导电层306重叠而与导电层315重叠的部分。
导电层306可以通过设置在绝缘层135以及绝缘层133中的开口部(未图示)电连接到导电层315。由此，可以对导电层306和导电层315供应相同的电位。
此外，导电层306也可以不与导电层315电连接。此时，可以对一对栅电极中的一个供应固定电位，对另一个供应用来使晶体管630驱动的信号。此时，可以通过利用供应给一个栅电极的电位控制用另一个栅电极使晶体管630驱动时的阈值电压。
如图15A所示，晶体管630在绝缘层103上包括导电层353a及导电层353b。导电层353a被用作源电极和漏电极中的一个，导电层353b被用作源电极和漏电极中的另一个。导电层353a及导电层353b通过设置在绝缘层103及绝缘层135中的开口部343a或开口部343b与区域308n电连接。
晶体管630也可以在绝缘层118上包括导电层320a及导电层320b。导电层320a及导电层320b分别通过设置在绝缘层118、绝缘层110及绝缘层137中的开口部341a或开口部341b与导电层353a或导电层353b电连接。
下面说明其一部分的结构与上述结构例子5-1不同的晶体管的结构例子。下面，有时省略与上述结构例子5-1重复的部分的说明。此外，在以下所示的附图中，关于具有与上述结构例子相同的功能的部分使用相同的阴影线，而有时不附加附图标记。
〔结构例子5-2〕
图15B示出与上述半导体装置600不同的结构例子。图15B所示的半导体装置600A包括晶体管620A及晶体管630A。图15B是晶体管620A及晶体管630A的沟道长度方向的截面示意图。半导体装置600A与半导体装置600的不同之处主要在于导电层153、导电层353a及导电层353b具有叠层结构。
图16A示出图15B中的以点划线围绕的区域P的放大图。图16B示出图15B中的以点划线围绕的区域Q的放大图。
导电层353a及导电层353b都具有导电层353A与导电层353A上的导电层353B的叠层结构。导电层153具有导电层153A与导电层153A上的导电层153B的叠层结构。
导电层153A及导电层353A可以使用可用于导电层112的材料。在开口部343a及开口部343b中，作为具有与绝缘层103b接触的区域的导电层353A尤其优选使用氢透过性低的材料。通过作为导电层353A使用氢透过性低的材料，可以抑制绝缘层103b中的氢通过开口部343a及开口部343b扩散到半导体层108。
导电层153B及导电层353B可以使用可用于导电层112的材料。
导电层153A及导电层353A优选使用相同材料。另外，导电层153A及导电层353A优选通过加工相同导电膜来形成。导电层153B及导电层353B优选使用相同材料。另外，导电层153B及导电层353B优选通过加工相同导电膜来形成。通过加工相同导电膜来形成，可以降低制造成本且提高成品率。
〔结构例子5-3〕
图17A示出与上述半导体装置600不同的结构例子。图17A所示的半导体装置600B包括晶体管620B及晶体管630B。图17A是晶体管620B及晶体管630B的沟道长度方向的截面示意图。半导体装置600B与半导体装置600的不同之处主要在于：半导体装置600B包括导电层106代替导电层153；不包括导电层353a及导电层353b。半导体装置600B相当于实施方式1中的半导体装置10H。
晶体管620B包括半导体层108、绝缘层110、绝缘层103、导电层112、导电层106、绝缘层118等。导电层106具有隔着绝缘层103与半导体层108重叠的区域。导电层112具有隔着绝缘层110与半导体层108重叠的区域。
在晶体管620B中，导电层106具有第一栅电极(底栅电极)的功能，导电层112具有第二栅电极(顶栅电极)的功能。此外，绝缘层103的一部分被用作第一栅极绝缘层，绝缘层110的一部分被用作第二栅极绝缘层。
半导体层108的与导电层112和导电层106中的至少一个重叠的部分被用作沟道形成区域。下面，为了便于说明，有时将半导体层108的与导电层112重叠的部分称为沟道形成区域，但是实际上有时沟道还形成在不与导电层112重叠而与导电层106重叠的部分。
导电层112可以通过设置在绝缘层110、绝缘层103及绝缘层135中的开口部(未图示)电连接到导电层106。由此，可以对导电层112和导电层106供应相同的电位。
此外，导电层106也可以不与导电层112电连接。此时，可以对一对栅电极中的一个供应固定电位，对另一个供应用来使晶体管620B驱动的信号。此时，可以通过利用供应给一个栅电极的电位控制用另一个栅电极使晶体管620B驱动时的阈值电压。
在晶体管630B中，导电层315具有第一栅电极(底栅电极)的功能，导电层306具有第二栅电极(顶栅电极)的功能。此外，绝缘层133的一部分被用作第一栅极绝缘层，绝缘层135的一部分被用作第二栅极绝缘层。
半导体层308的与导电层306和导电层315中的至少一个重叠的部分被用作沟道形成区域。下面，为了便于说明，有时将半导体层308的与导电层306重叠的部分称为沟道形成区域，但是实际上有时沟道还形成在不与导电层306重叠而与导电层315重叠的部分。
导电层306也可以通过设置在绝缘层135以及绝缘层133中的开口部(未图示)电连接到导电层315。由此，可以对导电层306和导电层315供应相同的电位。
此外，导电层306也可以不与导电层315电连接。此时，可以对一对栅电极中的一个供应固定电位，对另一个供应用来使晶体管630B驱动的信号。此时，可以通过利用供应给一个栅电极的电位控制用另一个栅电极使晶体管630B驱动时的阈值电压。
如图17A所示，晶体管630B在绝缘层118上包括导电层320a及导电层320b。导电层320a被用作源电极和漏电极中的一个，导电层320b被用作源电极和漏电极中的另一个。导电层320a及导电层320b通过设置在绝缘层118、绝缘层110、绝缘层103及绝缘层135中的开口部341a或开口部341b与区域308n电连接。
本发明的一个方式的半导体装置也可以在晶体管620B及晶体管630B的制造工序中不进行平坦化处理。导电层106及导电层306可以通过加工相同导电膜来形成，导电层106与导电层306的高度也可以不同。
同样地，导电层120a、导电层120b、导电层320a及导电层320b可以通过加工同一导电膜来形成，也可以导电层120a与导电层120b以及导电层320a与导电层320b的高度不同。
〔结构例子5-4〕
图17B示出与上述半导体装置600B不同的结构例子。图17B所示的半导体装置600C包括晶体管620C及晶体管630C。图17B是晶体管620C及晶体管630C的沟道长度方向的截面示意图。半导体装置600C与半导体装置600B的不同之处主要在于：具有导电层120a、导电层120b、导电层320a及导电层320b具有叠层结构。
图18A示出图17B中的以点划线围绕的区域R的放大图。图18B示出图17B中的以点划线围绕的区域S的放大图。
导电层320a及导电层320b都具有导电层320A与导电层320A上的导电层320B的叠层结构。导电层120a及导电层120b都具有导电层120A与导电层120A上的导电层120B的叠层结构。
导电层120A及导电层320A可以使用可用于导电层112的材料。在开口部341a及开口部341b中，作为具有与绝缘层103b接触的区域的导电层320A尤其优选使用氢透过性低的材料。导电层320A例如可以适合地使用选自钽、氮化钽、钛、氮化钛、钌、氧化钌、钼中的一个或多个。另外，导电层320A也可以使用以上述金属元素为成分的合金或者组合上述金属元素的合金等。通过作为导电层320A使用氢透过性低的材料，可以抑制绝缘层103b中的氢通过开口部341a及开口部341b扩散到半导体层108。
导电层120B及导电层320B可以使用可用于导电层112的材料。
导电层120A及导电层320A优选使用相同材料。导电层120B及导电层320B优选使用相同材料。另外，导电层120A及导电层320A优选通过加工相同导电膜来形成。另外，导电层120B及导电层320B优选通过加工相同导电膜来形成。通过加工相同导电膜来形成导电层120a、导电层120b、导电层320a及导电层320b，可以降低制造成本且提高成品率。
〔结构例子5-5〕
图19A是半导体装置602的截面示意图。半导体装置602包括底栅极型晶体管622及顶栅极型晶体管632。图19A是晶体管622及晶体管632的沟道长度方向的截面示意图。半导体装置602相当于实施方式1中的半导体装置12E。
半导体层108可以采用两层以上的叠层结构。例如，将先形成的第一金属氧化物膜的成膜时的氧流量比设定为比后形成的第二金属氧化物膜的成膜时的氧流量比小。或者，采用在第一金属氧化物膜的成膜时不引入氧的条件。由此，可以在第二金属氧化物膜的成膜时有效地供应氧。此外，第一金属氧化物膜可以具有比第二金属氧化物膜低的结晶性以及比第二金属氧化物膜高的导电性。另一方面，通过使设置在上部的第二金属氧化物膜的结晶性高于第一金属氧化物膜的结晶性，可以抑制在形成导电层120a及导电层120b时造成的损伤。
更具体而言，第一金属氧化物膜的成膜时的氧流量比为0％以上且低于70％，优选为5％以上且60％以下，更优选为5％以上且50％以下，进一步优选为5％以上且40％以下，更进一步优选为5％以上且30％以下，还进一步优选为5％以上且20％以下，最进一步优选为5％以上且15％以下，典型为10％。第二金属氧化物膜的成膜时的氧流量比高于第一金属氧化物膜的成模时的氧流量比且为50％以上且100％以下，优选为60％以上且100％以下，更优选为80％以上且100％以下，进一步优选为90％以上且100％以下，典型为100％。此外，虽然可以使第一金属氧化物膜与第二金属氧化物膜的成膜时的压力、温度、电力等的条件不同，但是通过使氧流量比以外的条件相同，可以缩短成膜工序所需要的时间，所以是优选的。
通过采用上述结构，可以实现电特性良好且可靠性高的晶体管622。
〔结构例子5-6〕
图19B示出与上述半导体装置602不同的结构例子。图19B所示的半导体装置602A包括晶体管622A及晶体管632A。图19B是晶体管622A及晶体管632A的沟道长度方向的截面示意图。半导体装置602A与半导体装置602的不同之处主要在于导电层120a、导电层120b、导电层320a及导电层320b具有叠层结构。
图20A示出图19B中的以点划线围绕的区域T的放大图。图20B示出图19B中的以点划线围绕的区域U的放大图。
导电层320a及导电层320b都具有导电层320A与导电层320A上的导电层320B的叠层结构。导电层120a及导电层120b都具有导电层120A与导电层120A上的导电层120B的叠层结构。
导电层120A及导电层320A可以使用可用于导电层112的材料。在开口部341a及开口部341b中，作为具有与绝缘层103b接触的区域的导电层320A尤其优选使用氢透过性低的材料。通过作为导电层320A使用氢透过性低的材料，可以抑制绝缘层103b中的氢通过开口部341a及开口部341b扩散到半导体层108。
导电层120B及导电层320B可以使用可用于导电层112的材料。
导电层120A及导电层320A优选使用相同材料。导电层120B及导电层320B优选使用相同材料。另外，导电层120A及导电层320A优选通过加工相同导电膜来形成。另外，导电层120B及导电层320B优选通过加工相同导电膜来形成。通过加工相同导电膜来形成导电层120a、导电层120b、导电层320a及导电层320b，可以降低制造成本且提高成品率。
〔结构例子5-7〕
图21A是半导体装置604的截面示意图。半导体装置604包括顶栅极型晶体管624及底栅极型晶体管634。图21A是晶体管624及晶体管634的沟道长度方向的截面示意图。半导体装置604相当于实施方式1中的半导体装置14F。
〔结构例子5-8〕
图21B示出与上述半导体装置604不同的结构例子。图21B所示的半导体装置604A包括晶体管624A及晶体管634A。图21B是晶体管624A及晶体管634A的沟道长度方向的截面示意图。半导体装置604A与半导体装置604的不同之处主要在于：半导体装置604A包括导电层106代替导电层105。另外，半导体装置604A相当于实施方式1中的半导体装置14H。
<制造方法例子>
以下，参照附图说明本发明的一个方式的半导体装置的制造方法。在此，以在上述结构例子中示出的半导体装置600为例进行说明。另外，说明半导体层308使用结晶硅且半导体层108使用金属氧化物的例子。
构成半导体装置的薄膜(绝缘膜、半导体膜、导电膜等)可以通过溅射法、化学气相沉积(CVD)法、真空蒸镀法、脉冲激光沉积(PLD)法、原子层沉积(ALD)法等形成。作为CVD法，可以举出等离子体增强化学气相沉积(PECVD)法、热CVD法等。另外，作为热CVD法的方法之一，可以举出有机金属化学气相沉积(MOCVD：Metal Organic CVD)法。
构成半导体装置的薄膜(绝缘膜、半导体膜、导电膜等)可以利用旋涂法、浸渍法、喷涂法、喷墨法、分配器法、丝网印刷法、胶版印刷法、刮刀(doctor knife)法、狭缝式涂布法、辊涂法、帘式涂布法、刮刀式涂布法等方法形成。
另外，当对构成半导体装置的薄膜进行加工时，可以利用光刻法等进行加工。除了上述方法以外，还可以利用纳米压印法、喷砂法、剥离法等对薄膜进行加工。此外，可以利用金属掩模等遮蔽掩模的成膜方法直接形成岛状的薄膜。
光刻法典型地有如下两种方法。一个是在要进行加工的薄膜上形成抗蚀剂掩模，通过蚀刻等对该薄膜进行加工，并去除抗蚀剂掩模的方法。另一个是在形成感光性薄膜之后，进行曝光及显影来将该薄膜加工为所希望的形状的方法。
在光刻法中，作为用于曝光的光，例如可以使用i线(波长365nm)、g线(波长436nm)、h线(波长405nm)或将这些光混合了的光。此外，还可以使用紫外线、KrF激光或ArF激光等。此外，也可以利用液浸曝光技术进行曝光。作为用于曝光的光，也可以使用极紫外光(EUV：Extreme Ultra-violet)或X射线。此外，也可以使用电子束代替用于曝光的光。当使用极紫外光、X射线或电子束时，可以进行极其精细的加工，所以是优选的。注意，在通过利用电子束等光束进行扫描而进行曝光时，不需要光掩模。
作为薄膜的蚀刻方法，可以利用干蚀刻法、湿蚀刻法及喷砂法等。
〔导电层315、绝缘层133、半导体层308的形成〕
在衬底102上形成导电膜，通过蚀刻加工该导电膜，来形成被用作晶体管630的第一栅电极的导电层315。此时，优选以导电层315的端部成为锥形形状的方式进行加工。由此，可以提高接着形成的绝缘层133的台阶覆盖性。该导电膜优选通过使用金属或合金的溅射靶材的溅射法形成。
接着，以覆盖衬底102及导电层315的方式形成绝缘层133。绝缘层133可以通过PECVD法、ALD法、溅射法等形成。
接着，以覆盖绝缘层133的方式形成成为半导体层308的非晶膜308a(参照图22A)。作为非晶膜308a，例如可以使用非晶硅。非晶膜308a可以通过PECVD法、LPCVD(LowPressure CVD：减压CVD)法、溅射法等形成。
接着，使非晶膜308a晶化来形成半导体膜308p(参照图22B)。作为晶化的方法，例如可以使用固相生长法、激光晶化等。作为固相生长法，可以使用利用电热炉的热晶化法、利用红外线的灯退火晶化法、使用催化剂金属的晶化法等。另外，也可以组合上述方法而使用。例如，通过在使用固相生长法使非晶膜308a晶化后照射激光，可以形成缺陷少且结晶性高的半导体膜308p。作为激光，例如可以使用利用XeCl的受激准分子激光、YAG激光的二次谐波或三次谐波等。
注意，在此示出使非晶膜308a晶化来形成具有结晶性的半导体膜308p的例子，但是本发明的一个方式不局限于此。也可以在绝缘层133上直接形成具有结晶性的半导体膜308p。另外，也可以以不使非晶膜308a晶化保持非晶膜的状态进行后面的工序。使用非晶半导体的晶体管可以减少制造工序而可以减低制造成本。
接着，进行沟道掺杂，在该沟道掺杂中对半导体膜308p以低浓度添加赋予p型的杂质元素或赋予n型的杂质元素。沟道掺杂既可以对半导体膜308p整体进行又可以对半导体膜308p的一部分选择性地进行。作为赋予p型的杂质元素可以使用选自硼、铝和镓中的一个或多个。作为赋予n型的杂质元素可以使用磷和砷中的一个或多个。例如，作为杂质元素使用硼，以硼浓度成为1×1016atoms/cm3以上且5×1017atoms/cm3以下的方式添加硼。
接着，加工半导体膜308p来形成岛状的半导体层308(参照图22C)。
〔绝缘层135、导电层306的形成〕
覆盖绝缘层133及半导体层108形成绝缘层135。绝缘层135可以通过PECVD法、ALD法、溅射法等形成。
接着，在绝缘层135上形成导电膜，通过蚀刻加工该导电膜，来形成被用作晶体管630的第二栅电极的导电层306(参照图22D)。此时，优选以导电层306的端部成为锥形形状的方式进行加工。由此，可以提高接着形成的绝缘层103的台阶覆盖性。该导电膜优选通过使用金属或合金的溅射靶材的溅射法形成。
通过作为成为导电层306的导电膜使用含有铜的导电膜，可以降低布线电阻。例如，在将本发明的一个方式的半导体装置用于大型显示装置或分辨率高的显示装置时，优选使用含有铜的导电膜。另外，即使作为导电层306使用含有铜的导电膜，也由绝缘层103抑制铜向半导体层108一侧扩散，所以可以实现可靠性高的晶体管。
接着，将第二元素供应到半导体层308(参照图22E)。第二元素的供应可以利用等离子体离子掺杂法、离子注入法等进行。在图22E中，以箭头示出第二元素的供应。通过将导电层306用作掩模供应第二元素，可以在与导电层306重叠的区域的半导体层308自对准地形成区域308i且在不与导电层306重叠的区域的半导体层308自对准地形成区域308n(参照图23A)。注意，示出将导电层306用作掩模供应第二元素的例子，但是本发明的一个方式不局限于此。也可以在绝缘层135上或导电层306上形成抗蚀剂掩模而将该抗蚀剂掩模用作掩模供应第二元素。另外，也可以在区域308i与区域308n间形成LDD(Lightly Doped Drain：轻掺杂漏)区域。LDD区域中的第二元素的浓度优选低于区域308n。通过设置LDD区域，可以抑制热载流子劣化。
接着，也可以进行加热处理或激光照射。通过进行加热处理或激光照射，可以进行添加到区域308n的第二元素的活性化。另外，通过进行活性化处理，可以修复添加第二元素时产生的半导体层308的缺陷或恢复结晶性。
加热处理可以在含有稀有气体或氮的气氛下进行。作为含氮气氛或含氧气氛，也可以使用干燥空気(CDA：Clean Dry Air)。该加热处理可以使用电炉、快速热退火(RTA：Rapid Thermal Annealing)装置等。通过使用RTA装置，可以缩短加热处理时间。加热处理的温度优选为300℃以上且低于衬底的应变点，更优选为350℃以上且650℃以下，进一步优选为400℃以上且600℃以下，更进一步优选为450℃以上且600℃以下。上述的上限值及下限值可以任意地组合。注意，也可以在添加第二元素之后不进行活性化处理。活性化处理也可以在添加第二元素之后的任意阶段进行。另外，也可以兼作后面的加热处理或施加热的工序。另外，活性化处理也可以组合加热处理和激光照射进行。
〔绝缘层103、导电层353a、导电层353b、导电层153的形成〕
接着，以覆盖绝缘层135及导电层306的方式形成绝缘层103。绝缘层103可以通过PECVD法、ALD法、溅射法等形成(参照图23B)。在此，绝缘层103层叠有绝缘层103a、绝缘层103b、绝缘层103c及绝缘层103d。尤其是，构成绝缘层103的各绝缘层优选通过PECVD法形成。绝缘层103的形成可以参照上述记载，所以省略详细说明。
接着，也可以进行加热处理。通过进行加热处理，氢从绝缘层103c扩散到半导体层308而该氢可以使半导体层308的悬空键终结(以下，也称为氢化)。
加热处理可以在含有氢、稀有气体或氮的气氛下进行。尤其优选的是，在含有氢的气氛下进行加热处理。加热处理的温度优选为200℃以上且低于衬底的应变点，更优选为250℃以上且500℃以下，进一步优选为300℃以上且450℃以下，更进一步优选为350℃以上且450℃以下。上述的上限值及下限值可以任意地组合。注意，也可以在添加第二元素之后不进行加热处理。加热处理也可以在添加第二元素之后的任意阶段进行。另外，也可以兼作后面的加热处理或施加热的工序。
接着，通过去除绝缘层103及绝缘层135的一部分，形成到达区域308n的开口部343a及开口部343b。
接着，以覆盖开口部343a及开口部343b的方式在绝缘层103上形成导电膜，通过加工该导电膜来形成导电层353a及导电层353b，同时形成被用作晶体管620的第一栅电极的导电层153(参照图23C)。此时，优选以导电层353a、导电层353b及导电层153的端部成为锥形形状的方式进行加工。由此，可以提高接着形成的绝缘层137的台阶覆盖性。
〔绝缘层137的形成〕
接着，以覆盖绝缘层103、导电层353a、导电层353b及导电层153的方式形成绝缘层137(参照图24A)。绝缘层137可以利用PECVD法、ALD法、溅射法等形成。
在形成绝缘层137之后，也可以对绝缘层137进行氧供应处理。例如，可以在氧气氛下进行等离子体处理或加热处理等。或者，也可以利用等离子体离子掺杂法或离子注入法对绝缘层137供应氧。
〔半导体层108的形成〕
接着，在绝缘层137上形成用作半导体层108的金属氧化物膜108f(参照图24C)。
金属氧化物膜108f优选通过使用金属氧化物靶材的溅射法形成。图24B是在绝缘层137上形成金属氧化物膜108f时的溅射装置内部的截面示意图。另外，示意性地示出设置在溅射装置内部的靶材193及形成在靶材193下方的等离子体194。例如，在使用氧气体形成金属氧化物膜108f时，可以对绝缘层137中适合地供应氧。在图24B中，以箭头示出供应到绝缘层137的氧。
金属氧化物膜108f优选为缺陷尽可能少的致密的膜。金属氧化物膜108f优选为高纯度的膜，其中尽可能降低氢及水等杂质。尤其是，作为金属氧化物膜108f，优选使用具有结晶性的金属氧化物膜。
在形成金属氧化物膜108f时，也可以混合氧气体和惰性气体(例如，氦气体、氩气体、氙气体等)。注意，在形成金属氧化物膜时的成膜气体整体中所占的氧气体的比率(以下，也称为氧流量比)越高，金属氧化物膜的结晶性可以越高，可以实现具有高可靠性的晶体管。另一方面，氧流量比越低，金属氧化物膜的结晶性越低，可以实现通态电流高的晶体管。
在半导体层108具有叠层结构的情况下，优选使用相同的溅射靶材在相同的成膜室中连续形成膜，这是因为可以得到良好的界面。此外，虽然可以使各金属氧化物膜的成膜时的压力、温度、电力等的条件不同，但是通过使氧流量比以外的条件相同，可以缩短成膜工序所需要的时间，所以是优选的。此外，在层叠组成不同的金属氧化物膜的情况下，优选以不暴露于大气的方式连续形成膜。
在此，金属氧化物膜108f优选以成为具有CAAC结构的金属氧化物膜、具有nc结构的金属氧化物膜或者混有CAAC结构和nc结构的金属氧化物膜的方式设定成膜条件。注意，形成的金属氧化物膜为CAAC结构的成膜条件及成为nc结构的成膜条件根据所使用的溅射靶材的组成而不同，所以可以根据其组成适当地设定衬底温度、氧流量比、压力、电力等。
金属氧化物膜108f的成膜时的衬底温度优选为室温以上且450℃以下，更优选为室温以上且300℃以下，进一步优选为室温以上且200℃以下，更进一步优选为室温以上且140℃以下。例如，在使用大型玻璃衬底或树脂衬底作为衬底102的情况下，衬底温度优选为室温以上且低于140℃，这是因为可以提高生产率的缘故。此外，通过在衬底温度为室温或者没进行加热的状态下形成金属氧化物膜，可以降低结晶性。上述的上限值和下限值可以任意地组合。
此外，优选在形成金属氧化物膜108f之前进行用来使附着于绝缘层137表面的水、氢、有机物等脱离的处理或者进行将氧引入绝缘层137中的处理。例如，可以在减压气氛下以70℃以上且200℃以下的温度进行加热处理。或者，也可以在含氧气氛下进行等离子体处理。通过在含氧气氛，例如包含一氧化二氮气体的气氛下进行等离子体处理，可以对绝缘层137供应氧。另外，当在包含一氧化二氮气体的气氛下进行等离子体处理时，可以适合地去除绝缘层137的表面的有机物。优选的是，在这种处理之后，以不使绝缘层137的表面暴露于大气的方式连续地形成金属氧化物膜108f。
接着，对金属氧化物膜108f进行加工，来形成岛状的半导体层108(参照图25A)。
金属氧化物膜108f的加工可以使用湿蚀刻法和干蚀刻法中的任一方或双方。此时，也可以不与半导体层108重叠的绝缘层110的一部分被去除。在绝缘层110的一部分被去除时，不与半导体层108重叠的区域的绝缘层110的厚度比与半导体层108重叠的区域的绝缘层110的厚度薄。
此外，也可以在形成金属氧化物膜108f之后或者将该金属氧化物膜108f加工为半导体层108之后进行用来去除金属氧化物膜108f或半导体层108中的氢或水的加热处理。通过加热处理，可以去除包含在金属氧化物膜108f或半导体层108中或附着在金属氧化物膜108f或半导体层108的表面的氢或水。此外，通过加热处理，有时金属氧化物膜108f或半导体层108的膜质得到提高(例如，缺陷的降低、结晶性的提高等)。
通过加热处理，可以将氧从绝缘层137供应给金属氧化物膜108f或半导体层108。在将氧从绝缘层137供应时，优选在加工为半导体层108之前进行加热处理。
典型地，可以将加热处理的温度设定为150℃以上且低于衬底的应变点、250℃以上且450℃以下、或者300℃以上且450℃以下。另外，也可以在形成金属氧化物膜108f之后或将金属氧化物膜108f加工为半导体层108之后不进行加热处理。另外，加热处理也可以在形成金属氧化物膜108f之后的任意阶段进行。另外，也可以兼作后面的加热处理或施加热的工序。
可以在包含稀有气体或氮的气氛中进行加热处理。或者，也可以在该气氛中进行加热之后在包含氧的气氛中进行加热。作为含氮气氛或含氧气氛，也可以使用干燥空气(CDA：Clean Dry Air)。此外，上述加热处理的气氛优选不包含氢、水等。另外，通过使用露点为-40℃以下，优选为-60℃以下，更优选为-100℃以下的高纯度气体，可以尽可能地防止氢、水等混入半导体层108中。此外，该加热处理可以使用电炉、快速热退火(RTA：RapidThermal Annealing)装置等。通过使用RTA装置，可以缩短加热处理时间。
另外，优选在形成半导体层108之后立刻形成绝缘层110。在半导体层108的表面被露出的状态中，有时水附着于半导体层108的表面上。在水附着于半导体层108的表面上时，通过后面的加热处理等氢扩散到半导体层108中而有时形成VOH。VOH有可能成为载流子的发生源，所以附着于半导体层108的水越少越好。
〔绝缘层110、导电层112的形成〕
接着，以覆盖绝缘层137及半导体层108的方式形成绝缘层110(参照图25B)。绝缘层110可以利用PECVD法、ALD法、溅射法等形成。
优选在绝缘层110的成膜之前对半导体层108的表面进行等离子体处理。通过该等离子体处理，可以减少附着于半导体层108的表面的水等杂质。因此，可以减少半导体层108与绝缘层110的界面中的杂质，所以可以实现可靠性高的晶体管。尤其是，从半导体层108的形成到绝缘层110的成膜之间半导体层108的表面暴露于大气的情况下，进行等离子体处理是优选的。等离子体处理例如可以在包含氧、臭氧、氮、一氧化二氮、氩等的气氛下进行。另外，等离子体处理及绝缘层110的成膜优选以不暴露于大气的方式连续地进行。
也可以在形成绝缘层110之后进行加热处理。通过进行加热处理，可以去除绝缘层110中的杂质及附着于绝缘层110表面上的水。加热处理可以在含氮、氧、稀有气体中的一个或多个的气氛下以200℃以上且400℃以下的温度进行。另外，也可以在形成绝缘层110之后不进行加热处理。另外，加热处理也可以在形成绝缘层110之后的任意阶段进行。另外，也可以兼作后面的加热处理或施加热的工序。
也可以在形成绝缘层110之后或者进行去除上述氢或水的加热处理之后进行对绝缘层110供应氧的处理。例如，可以在含氧气氛下进行等离子体处理或加热处理等。或者，也可以通过等离子体离子掺杂法、离子注入法等对绝缘层110供应氧。在等离子体处理中，例如适合地利用PECVD装置。在利用PECVD装置形成绝缘层110时，优选在形成绝缘层110之后在真空中连续进行等离子体处理。通过在真空中连续进行绝缘层110的形成和等离子体处理，可以提高生产率。
在进行对绝缘层110供应氧的处理之后进行加热处理的情况下，优选在绝缘层110上形成膜(例如，金属氧化物膜)之后进行加热处理。在以绝缘层110被露出的状态进行加热处理时，有时供应到绝缘层110的氧脱离到绝缘层110之外。通过在绝缘层110上形成膜(例如，金属氧化物膜)之后进行加热处理，可以抑制供应到绝缘层110的氧脱离到绝缘层110之外。
接着，在绝缘层110上形成导电膜，通过蚀刻加工该导电膜来形成被用作晶体管620的第二栅电极的导电层112(参照图25B)。该导电膜优选通过使用金属或合金的溅射靶材的溅射法形成。
在形成导电层112时，可以适合地使用湿蚀刻法。作为湿蚀刻法，例如可以使用包含过氧化氢的蚀刻剂。例如，可以使用包含磷酸、醋酸、硝酸、盐酸、硫酸中的一个或多个的蚀刻剂。尤其是，在作为导电层112使用包含铜的材料的情况下，优选使用包含磷酸、醋酸、硝酸的蚀刻剂。
接着，将导电层112用作掩模通过绝缘层110向到半导体层108供应第一元素(参照图25C)。第一元素的供应可以利用等离子体处理、等离子体离子掺杂法、离子注入法等进行。在图25C中，以箭头示出第一元素的供应。通过将导电层112用作掩模供应第一元素，可以在与导电层112重叠的区域的半导体层108自对准地形成区域108i且在不与导电层112重叠的区域的半导体层108自对准地形成区域108n(参照图26A)。
尤其是，在供应第一元素时，可以适合地使用等离子体处理。在使用等离子体处理时，通过在包含所供应的第一元素的气体气氛下产生等离子体进行等离子体处理，可以供应第一元素。作为产生等离子体的装置，可以使用干蚀刻法装置、灰化装置、等离子体CVD装置、高密度等离子体CVD装置等。
也可以在供应第一元素之后以不暴露于大气的方式连续形成绝缘层118。例如，通过在供应第一元素时以及形成绝缘层118时使用等离子体CVD装置，可以在供应第一元素之后以不暴露于大气的方式连续形成绝缘层118。通过连续进行，可以提高半导体装置的生产率。
在进行等离子体处理时，作为供应第一元素的气体，优选使用包含第一元素的气体。尤其是，优选使用包含氢的气体，通过对区域108n添加氢可以控制电阻值。作为包含第一元素的气体，例如可以适合地使用氢(H2)、氨(NH3)、硅烷(SiH4)。
等离子体处理时的衬底温度优选为室温以上且450℃以下，更优选为150℃以上且400℃以下，进一步优选为200℃以上且350℃以下。通过设定上述范围的衬底温度，构成半导体层108的材料与第一元素的反应促进，由此可以降低半导体层108的电阻。注意，上述的上限值及下限值可以任意地组合。
等离子体处理时的处理室内的压力优选为50Pa以上且1500Pa以下，更优选为100Pa以上且1000Pa以下，进一步优选为120Pa以上且500Pa以下，更进一步优选为150Pa以上且300Pa以下。通过设定上述范围的压力，可以稳定地产生等离子体。注意，上述的上限值及下限值可以任意地组合。
通过适当地选择等离子体处理的条件，可以调整供应到半导体层108的第一元素的量而控制电阻值。另外，第一元素通过绝缘层110供应到半导体层108，所以也可以以成为所希望的电阻的方式调整绝缘层110的厚度。
另外，在供应第一元素时也可以使用通过利用包含第一元素的气体的加热进行热扩散的处理。
另外，在供应第一元素时，也可以使用等离子体离子掺杂法或离子注入法。通过使用这些方法，可以根据离子加速电压及剂量等以高精度控制深度方向上的浓度轮廓。此外，通过使用利用质量分离的离子注入法，可以提高被供应的第一元素的纯度。另外，作为第一元素，尤其优选使用硼、磷、铝、镁和硅中的一个或多个。
在第一元素的供应处理中，优选以半导体层108与绝缘层110的界面、半导体层108中接近该界面的部分或者绝缘层110中接近该界面的部分成为最高浓度的方式控制处理条件。由此，可以将具有最合适的浓度的第一元素通过一次的处理供应到半导体层108及绝缘层110的双方。
在使用等离子体离子掺杂法或离子注入法时，作为供应第一元素的气体可以使用包含第一元素的气体。当供应硼时，典型地可以使用B2H6气体或BF3气体等。此外，当供应磷时，典型地可以使用PH3气体等。此外，也可以使用由稀有气体稀释这些源气体的混合气体。除了上述以外，作为供应第一元素的气体，可以使用CH4、N2、NH3、AlH3、AlCl3、SiH4、Si2H6、F2、HF、H2、(C5H5)2Mg以及稀有气体等。此外，离子源不局限于气体，也可以使用对固体或液体加热而被汽化了的。
通过根据绝缘层110及半导体层108的组成、密度、厚度等设定加速电压或剂量等的条件，可以控制第一元素的供应。
当使用离子注入法或等离子体离子掺杂法供应硼离子体时，加速电压例如可以为5kV以上且100kV以下，优选为7kV以上且70kV以下，更优选为10kV以上且50kV以下。此外，剂量例如可以为1×1013ions/cm2以上且1×1017ions/cm2以下，优选为1×1014ions/cm2以上且5×1016ions/cm2以下，更优选为1×1015ions/cm2以上且3×1016ions/cm2以下。
此外，当使用离子注入法或等离子体离子掺杂法供应磷离子时，加速电压例如可以为10kV以上且100kV以下，优选为30kV以上且90kV以下，更优选为40kV以上且80kV以下。此外，剂量例如可以为1×1013ions/cm2以上且1×1017ions/cm2以下，优选为1×1014ions/cm2以上且5×1016ions/cm2以下，更优选为1×1015ions/cm2以上且3×1016ions/cm2以下。
在本发明的一个方式中，可以将第一元素通过绝缘层110供应到半导体层108。由此，即使在半导体层108具有结晶性的情况下，也可以抑制在供应第一元素时半导体层108受到的损伤，因此可以抑制结晶性损失。由此，适合用于由结晶性降低导致电阻增大等的情况。
〔绝缘层118的形成〕
接着，以覆盖绝缘层110及导电层112的方式形成绝缘层118(参照图26B)。绝缘层118可以利用PECVD法、ALD法、溅射法等形成。
在使用等离子体CVD法形成绝缘层118的情况下，当成膜温度过高时，包含在区域108n等中的杂质有可能扩散到包括区域108i的周围部。其结果，有区域108i的电阻下降或者区域108n的电阻上升等担忧。绝缘层118的成膜温度例如优选为150℃以上且400℃以下，更优选为180℃以上且360℃以下，进一步优选为200℃以上且250℃以下。通过在低温下形成绝缘层118，即使是沟道长度短的晶体管，也可以得到良好的电特性。
此外，也可以在形成绝缘层118之后进行加热处理。
〔开口部141a、开口部141b、开口部341a、开口部341b的形成〕
接着，通过去除绝缘层118及绝缘层110的一部分来形成到达区域108n的开口部141a及开口部141b。另外，通过去除绝缘层118、绝缘层110及绝缘层137的一部分来形成到达导电层353a及导电层353b的开口部341a及开口部341b。
〔导电层120a、导电层120b、导电层320a、导电层320b的形成〕
接着，以覆盖开口部141a、开口部141b、开口部341a及开口部341b的方式在绝缘层118上形成导电膜，通过加工该导电膜来形成导电层120a、导电层120b、导电层320a及导电层320b(参照图15A)。
通过上述工序，可以制造半导体装置600。
<半导体装置的构成要素>
接着，对本实施方式的半导体装置所包括的构成要素进行详细的说明。
〔衬底〕
虽然对衬底102的材料等没有特别的限制，但是至少需要具有能够承受后续的加热处理的耐热性。例如，可以使用以硅或碳化硅为材料的单晶半导体衬底或多晶半导体衬底、硅锗等化合物半导体衬底、SOI衬底、玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等作为衬底102。另外，也可以将在上述衬底上设置有半导体元件的衬底用作衬底102。
另外，作为衬底102，也可以使用柔性衬底，并且在柔性衬底上直接形成晶体管30等。或者，也可以在衬底102与晶体管30等之间设置剥离层。当剥离层上制造半导体装置的一部分或全部，然后将其从衬底102分离并转置到其他衬底上时可以使用剥离层。此时，也可以将晶体管30等转置到耐热性低的衬底或柔性衬底上。
〔半导体层108〕
半导体层108优选使用其能隙为2eV以上，优选为2.5eV以上的金属氧化物。如此，通过使用能隙比硅宽的金属氧化物，可以减少晶体管的关态电流。
优选将载流子浓度低的金属氧化物用于半导体层108。为了降低金属氧化物的载流子浓度，降低金属氧化物中的杂质浓度以降低缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。另外，作为金属氧化物中的杂质，例如有氢、氮、碱金属、碱土金属、铁、镍、硅等。
特别是，由于包含在金属氧化物中的氢与键合到金属原子的氧起反应而成为水，因此有时在金属氧化物中形成氧空位。当金属氧化物中的沟道形成区域中包括氧空位时，晶体管有时具有常开启特性。再者，有时氢进入氧空位中而成的缺陷被用作供体而生成作为载流子的电子。此外，有时氢的一部分键合到与金属原子键合的氧而生成作为载流子的电子。因此，使用包含多量氢的金属氧化物的晶体管容易具有常开启特性。
氢进入了氧空位的缺陷可能被用作金属氧化物的供体。然而，定量地评价该缺陷是困难的。于是，在金属氧化物中，有时不以供体浓度而以载流子浓度进行评价。因此，在本说明书等中，有时作为金属氧化物的参数，不采用供体浓度而采用假定不施加电场的状态的载流子浓度。也就是说，本说明书等所记载的“载流子浓度”有时可以称为“供体浓度”。
由此，优选尽可能减少金属氧化物中的氢。具体而言，在金属氧化物中，利用二次离子质谱(SIMS)测得的氢浓度低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。通过将氢等杂质被充分降低的金属氧化物用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。
沟道形成区域的金属氧化物的载流子浓度优选为1×1018cm-3以下，更优选小于1×1017cm-3，进一步优选小于1×1016cm-3，更进一步优选小于1×1013cm-3，还进一步优选小于1×1012cm-3。注意，对沟道形成区域的金属氧化物的载流子浓度的下限值没有特别的限制，例如可以为1×10-9cm-3。
半导体层108优选具有非单晶结构。非单晶结构例如包括后述的CAAC结构、多晶结构、微晶结构或非晶结构。在非单晶结构中，非晶结构的缺陷态密度最高，CAAC结构的缺陷态密度最低。
下面对CAAC(c-axis aligned crystal)进行说明。CAAC表示结晶结构的一个例子。
CAAC结构是指包括多个纳米晶(最大直径小于10nm的结晶区域)的薄膜等的结晶结构之一，具有如下特征：各纳米晶的c轴在特定方向上取向，其a轴及b轴不具有取向性，纳米晶彼此不形成晶界而连续地连接。尤其是，在具有CAAC结构的薄膜中，各纳米晶的c轴容易在薄膜的厚度方向、被形成面的法线方向或者薄膜表面的法线方向上取向。
CAAC-OS(Oxide Semiconductor)是结晶性高的氧化物半导体。另一方面，在CAAC-OS中观察不到明确的晶界，因此不容易发生起因于晶界的电子迁移率的下降。另外，氧化物半导体的结晶性有时因杂质的混入或缺陷的生成等而降低，因此可以说CAAC-OS是杂质或缺陷(氧空位等)少的氧化物半导体。因此，包含CAAC-OS的氧化物半导体的物理性质稳定。因此，包含CAAC-OS的氧化物半导体具有高耐热性及高可靠性。
在晶体学的单位晶格中，一般以构成单位晶格的a轴、b轴、c轴这三个轴(晶轴)中较特殊的轴为c轴。尤其是，在具有层状结构的结晶中，一般来说，与层的面方向平行的两个轴为a轴及b轴，与层交叉的轴为c轴。作为这种具有层状结构的结晶的典型例子，有分类为六方晶系的石墨，其单位晶格的a轴及b轴平行于劈开面，c轴正交于劈开面。例如，为层状结构的具有YbFe2O4型结晶结构的InGaZnO4的结晶可分类为六方晶系，其单位晶格的a轴及b轴平行于层的面方向，c轴正交于层(即，a轴及b轴)。
具有微晶结构的氧化物半导体膜(微晶氧化物半导体膜)在利用TEM观察到的图像中有时不能明确地确认到结晶部。微晶氧化物半导体膜中含有的结晶部的尺寸大多为1nm以上且100nm以下或1nm以上且10nm以下。尤其是，将具有尺寸为1nm以上且10nm以下或1nm以上且3nm以下的微晶的纳米晶体(nc：nanocrystal)的氧化物半导体膜称为nc-OS(nanocrystalline Oxide Semiconductor)膜。例如，在使用TEM观察nc-OS膜时，有时不能明确地确认到晶界。
在nc-OS膜中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。另外，nc-OS膜在不同的结晶部之间观察不到晶体取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS膜在某些分析方法中与非晶氧化物半导体膜没有差别。例如，在通过其中利用使用其束径比结晶部大的X射线的XRD装置的out-of-plane法对nc-OS膜进行结构分析时，检测不出表示结晶面的峰值。此外，在使用其束径比结晶部大(例如，50nm以上)的电子射线获得的nc-OS膜的电子衍射图案(也称为选区电子衍射图案)中，观察到光晕图案。另一方面，在对nc-OS膜进行使用其电子束径接近结晶部的大小或者比结晶部小(例如，1nm以上且30nm以下)的电子射线的电子衍射(也称为纳米束电子衍射)时，观察到呈圈状(环状)的亮度高的区域，有时该环状区域内观察到多个斑点。
nc-OS膜比非晶氧化物半导体膜的缺陷态密度低。但是，nc-OS膜在不同的结晶部之间观察不到晶体取向的规律性。所以，nc-OS膜的缺陷态密度比CAAC-OS膜高。因此，nc-OS膜有时具有比CAAC-OS膜高的载流子浓度及电子迁移率。由此，使用nc-OS膜的晶体管有时具有较高的场效应迁移率。
nc-OS膜可以以比CAAC-OS膜成膜时更小的氧流量比形成。此外，nc-OS膜可以以比CAAC-OS膜成膜时更低的衬底温度形成。例如，nc-OS膜可以在衬底温度为较低的低温(例如130℃以下的温度)的状态或不对衬底进行加热的状态下形成，因此适用于大型玻璃衬底、树脂衬底等，可以提高生产率。
下面，对金属氧化物的结晶结构的一个例子进行说明。注意，以使用In-Ga-Zn氧化物靶材(In：Ga：Zn＝4：2：4.1[原子数比])且通过溅射法形成的金属氧化物为一个例子进行说明。使用上述靶材在衬底温度为100℃以上且130℃以下的条件下利用溅射法形成的金属氧化物易于具有nc(nano crystal)结构和CAAC结构中的任一方的结晶结构或其混在的结构。在衬底温度为室温(R.T.)的条件下利用溅射法形成的金属氧化物易于具有nc结晶结构。注意，这里的室温(R.T.)是指包括对衬底不进行加热时的温度。
[金属氧化物的构成]
以下，对可用于本发明的一个方式所公开的晶体管的CAC(Cloud-AlignedComposite)-OS的构成进行说明。
在本说明书等中，有时记载CAAC(c-axis aligned crystal)或CAC(Cloud-Aligned Composite)。注意，CAAC是指结晶结构的一个例子，CAC是指功能或材料构成的一个例子。
CAC-OS或CAC-metal oxide在材料的一部分中具有导电性的功能，在材料的另一部分中具有绝缘性的功能，作为材料的整体具有半导体的功能。此外，在将CAC-OS或CAC-metal oxide用于晶体管的活性层的情况下，导电性的功能是使被用作载流子的电子(或空穴)流过的功能，绝缘性的功能是不使被用作载流子的电子流过的功能。通过导电性的功能和绝缘性的功能的互补作用，可以使CAC-OS或CAC-metal oxide具有开关功能(控制开启/关闭的功能)。通过在CAC-OS或CAC-metal oxide中使各功能分离，可以最大限度地提高各功能。
此外，CAC-OS或CAC-metal oxide包括导电性区域及绝缘性区域。导电性区域具有上述导电性的功能，绝缘性区域具有上述绝缘性的功能。此外，在材料中，导电性区域和绝缘性区域有时以纳米粒子级分离。另外，导电性区域和绝缘性区域有时在材料中不均匀地分布。此外，有时观察到其边缘模糊而以云状连接的导电性区域。
此外，在CAC-OS或CAC-metal oxide中，导电性区域和绝缘性区域有时以0.5nm以上且10nm以下，优选为0.5nm以上且3nm以下的尺寸分散在材料中。
此外，CAC-OS或CAC-metal oxide由具有不同带隙的成分构成。例如，CAC-OS或CAC-metal oxide由具有起因于绝缘性区域的宽隙的成分及具有起因于导电性区域的窄隙的成分构成。在该结构中，当使载流子流过时，载流子主要在具有窄隙的成分中流过。此外，具有窄隙的成分与具有宽隙的成分互补作用，与具有窄隙的成分联动地在具有宽隙的成分中载流子流过。因此，在将上述CAC-OS或CAC-metal oxide用于晶体管的沟道形成区域时，在晶体管的开启状态中可以得到高电流驱动力，即大通态电流及高场效应迁移率。
就是说，也可以将CAC-OS或CAC-metal oxide称为基质复合材料(matrixcomposite)或金属基质复合材料(metal matrix composite)。
以上是构成要素的说明。
<激光加工装置>
接着，说明可以在本发明的一个方式的半导体装置的制造工序中使用的激光加工装置。该激光加工装置可以对被加工物照射成形为线状光束的激光。
该激光加工装置可以用于如下用途：在对设置在衬底上的非晶膜照射激光而使该非晶膜晶化。
在此说明的激光加工装置也可以用于通过对在衬底上隔着树脂层形成的结构物照射激光来分离衬底的用途或剥离衬底的技术等。具体而言，激光透过衬底照射到树脂层或该树脂层附近的层(例如，非晶硅层或金属层等)即可。
例如，在衬底上设置聚酰亚胺等树脂层而在该树脂层上形成结构物。然后，通过将透过衬底的激光照射到树脂层或树脂层附近，可以减弱衬底与树脂层间的接合力而分离衬底。
图27A是说明激光加工装置的主要结构的立体图。激光加工装置包括X-Y载物台的构成要素的移动机构812、移动机构813及载物台815。另外，还包括用来对线状光束827进行成型的激光振荡器820、光学系统单元821、镜子822及聚光透镜823等。
移动机构812及移动机构813具有在水平方向上进行往复直线运动的功能。作为对移动机构812及移动机构813供应动力的机构，例如可以使用用电动机驱动的滚珠丝杠机构816等。移动机构812及移动机构813的各移动方向垂直地相交，所以固定在移动机构813的载物台815可以在X方向及Y方向上自如地移动。
激光振荡器820能够输出具有适于处理目的的波长及强度的光即可，优选使用脉冲激光器，但是也可以使用CW激光器(Continuous wave laser)。典型的是，使用能够照射波长为351nm至353nm(XeF)或308nm(XeCl)等的紫外光的准分子激光器。或者，也可以使用固体激光器(YAG激光器、光纤激光器等)的二倍频(515nm、532nm等)或三倍频(343nm、355nm等)。另外，也可以设置多个激光振荡器820。
光学系统单元821例如包括光束扩展器、光束均质器及圆柱透镜等，可以以使从激光振荡器820输出的激光825的能量的面内分布均匀的方式扩展激光825。
作为镜子822，例如可以使用介电质多层膜镜子，以使激光的入射角大致为45°的方式设置。聚光透镜823例如可以使用圆柱透镜。
首先，从激光振荡器820输出的激光825入射到光学系统单元821。在光学系统单元821扩展为矩形的激光826入射到镜子822。
被镜子822反射的激光826入射到聚光透镜823，在被加工物840的所希望的位置(高度)形成线状光束827。通过如此在线状光束827照射到被加工物840的状态下使载物台815在水平方向上移动，可以对被加工物840的所希望的区域进行激光加工。
接着，说明被加工物840及其加工方法。
图27B是说明对非晶膜照射线状光束而使该非晶膜晶化的方法的图。在图27B中，作为被加工物840示出玻璃衬底841及玻璃衬底841上的非晶硅层842。
在载物台815上设置玻璃衬底841一侧，非晶硅层842一侧为顶面。以入射到聚光透镜823的激光826在形成有非晶硅层842的面或其附近成形为线状光束827的方式调整载物台的高度及光学系统等。
以线状光束827的能量密度合适的方式设定激光振荡器820的输出，照射激光的同时使载物台在箭头的方向上移动，由此可以形成多晶硅层843。
图27C是说明通过衬底对树脂层照射线状光束而使该树脂层与衬底分离的方法的图。在图27C中，作为被加工物840示出玻璃衬底845、树脂层846与结构物847的叠层。
在载物台815上设置结构物847一侧，并且玻璃衬底845一侧为顶面。以入射到聚光透镜823的激光826通过玻璃衬底845在玻璃衬底845与树脂层846的界面或其附近成形为线状光束827的方式调整载物台的高度及光学系统等。
另外，激光通过玻璃衬底845照射到加工位置，所以优选使用玻璃衬底的透过率较高的短波长的激光。例如，优选使用300nm至400nm的波长范围的激光。
以线状光束827的能量密度为合适的方式设定激光振荡器820的输出，照射激光的同时使载物台在箭头的方向上移动，由此可以形成加工区域848。
在此，在加工区域848中，在树脂层846与玻璃衬底845的界面或界面附近因光或热而树脂层846变质或分解等。由于该现象，树脂层846与玻璃衬底845的接合力减弱，由此可以使树脂层846与玻璃衬底845分离。有时在分离面上树脂层846的一部分残留在玻璃衬底845一侧。
在结构物包括显示部(显示器部)等时，通过还贴合柔性衬底等，可以形成具有柔性的显示装置。
以上，说明线状光束的两个用途，本实施方式中所说明的激光加工装置也可以应用于其他用途。线状光束通过在同一轴方向上相对地移动可以进行大面积的照射。因此，以高处理量加工被加工物。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式3)
在本实施方式中对具有上述实施方式例示的晶体管的显示装置的一个例子进行说明。
<结构例子>
图28A示出显示装置700的俯视图。显示装置700包括利用密封剂712贴合在一起的第一衬底701和第二衬底705。在被第一衬底701、第二衬底705及密封剂712密封的区域中，第一衬底701上设置有像素部702、源极驱动电路部704及栅极驱动电路部706。像素部702设置有多个显示元件。
另外，第一衬底701的不与第二衬底705重叠的部分中设置有与FPC716(FPC：Flexible printed circuit柔性印刷电路)连接的FPC端子部708。利用FPC716通过FPC端子部708及信号线710分别对像素部702、源极驱动电路部704及栅极驱动电路部706提供各种信号等。
可以设置多个栅极驱动电路部706。另外，栅极驱动电路部706及源极驱动电路部704分别另行形成在半导体衬底等上，也可以采用被封装的IC芯片的方式。该IC芯片可以安装在第一衬底701上或安装到FPC716。
像素部702、源极驱动电路部704及栅极驱动电路部706包括的晶体管可以使用本发明的一个方式的半导体装置的晶体管。
作为设置在像素部702中的显示元件，可以举出液晶元件、发光元件等。作为液晶元件，可以采用透射型液晶元件、反射型液晶元件、半透射型液晶元件等。另外，作为发光元件可以举出LED(Light Emitting Diode：发光二极管)、OLED(Organic LED：有机LED)、QLED(Quantum-dot LED：量子点LED)、半导体激光器等自发光性的发光元件。另外，可以使用快门方式或光干涉方式的MEMS(Micro Electro Mechanical Systems：微电子机械系统)元件或采用微囊方式、电泳方式、电润湿方式或电子粉流体(注册商标)方式等的显示元件等。
图28B所示的显示装置700A是使用具有柔性的树脂层743代替第一衬底701的能够用作柔性显示器的显示装置的例子。
显示装置700A的像素部702不是矩形而是角部具有圆弧形的形状。另外，如图28B中的区域P1所示，像素部702及树脂层743的一部分具有切断的缺口部。一对栅极驱动电路部706夹着像素部702设置在两侧。栅极驱动电路部706在像素部702的角部沿着圆弧形的轮廓内侧设置。
树脂层743的设置有FPC端子部708的部分突出。树脂层743的包括FPC端子部708的一部分可以沿着图28B中的区域P2折到背面。通过将树脂层743的一部分折到背面，可以在FPC716与像素部702的背面重叠配置的状态下将显示装置700A安装到电子设备，由此可以节省电子设备的空间。
与显示装置700A连接的FPC716安装有IC717。IC717例如具有源极驱动电路的功能。这里，显示装置700A中的源极驱动电路部704可以采用至少包括保护电路、缓冲器电路、解复用器电路等中的一种的结构。
图28C所示的显示装置700B是适用于具有大画面的电子设备的显示装置。例如，显示装置700B适用于电视装置、显示器装置、个人计算机(包括笔记本型或台式)、平板终端、数字标牌等。
显示装置700B包括多个源极驱动器IC721和一对栅极驱动电路部722。
多个源极驱动器IC721分别安装在FPC723上。此外，多个FPC723的一个端子与第一衬底701连接，另一个端子与印刷电路板724连接。通过使FPC723弯曲，可以将印刷电路板724配置在像素部702的背面，安装在电子设备中，而可以减小用来设置电子设备的空间。
另一方面，栅极驱动电路部722形成在第一衬底701上。由此，可以实现窄边框的电子设备。
通过采用上述结构，可以实现大型且高分辨率的显示装置。例如，可以实现屏幕尺寸为对角线30英寸以上、40英寸以上、50英寸以上或60英寸以上的显示装置。此外，可以实现4K2K、8K4K等极为高分辨率的显示装置。
<截面结构例子>
下面参照图29至图33对作为显示元件使用液晶元件的结构及使用EL元件的结构进行说明。图29至图32是分别沿着图28A所示的点划线Q-R的截面图。图33是沿着图28B所示的显示装置700A中的点划线S-T的截面图。图29及图30是作为显示元件使用液晶元件的结构，图32及图33是使用EL元件的结构。
〔关于显示装置的共通部分的说明〕
图29至图33所示的显示装置包括像素部702、源极驱动电路部704及FPC端子部708。像素部702包括晶体管751及电容器790。图32及图33所示的显示装置所包括的像素部702还包括晶体管750。源极驱动电路部704包括晶体管752。图30示出不设置电容器790的情况。
晶体管750、晶体管751及晶体管752可以使用实施方式1所示的晶体管。例如，优选的是，作为晶体管751使用OS晶体管，作为晶体管750及晶体管752使用Si晶体管。
本实施方式使用的OS晶体管包括高度纯化且氧空位的形成被抑制的氧化物半导体膜。该OS晶体管可以具有低关态电流。因此，可以延长图像信号等电信号的保持时间，可以延长图像信号等的写入间隔。因此，可以降低刷新工作的频度，由此可以发挥降低功耗的效果。
因为在本实施方式中使用的Si晶体管可以得到较高的场效应迁移率，所以可以进行高速驱动。例如，通过将这种能够进行高速驱动的Si晶体管用于显示装置，可以在同一衬底上形成像素部的开关晶体管及用于驱动电路部的驱动晶体管。即，可以采用不采用由硅片等形成的驱动电路的结构，由此可以减少显示装置的构件数。另外，通过在像素部中也使用能够进行高速驱动的Si晶体管，可以提供高品质的图像。
图29、图31、图32及图33所示的电容器790包括通过与晶体管752所包括的半导体层的低电阻区域相同的工序形成的下部电极及通过与第二栅电极相同的工序形成的上部电极。另外，在下部电极与上部电极间设置被用作晶体管752的第二栅极绝缘层的绝缘膜的一部分。就是说，电容器790具有一对电极夹持被用作介电质的绝缘膜的叠层型的结构。另外，上部电极连接到通过加工与晶体管752的源电极及漏电极相同的膜来得到的布线。
注意，可以在本发明的一个方式中使用的电容器不局限于电容器790所示的结构。下部电极及上部电极可以组合具有导电性的任意层而形成。另外，也可以在上部电极与下部电极间包括一个或多个具有导电性的层作为电极且在各电极间包括绝缘膜。
另外，晶体管751、晶体管752及电容器790上设置有平坦化绝缘膜770。
另外，像素部702所包括的晶体管751与源极驱动电路部704所包括的晶体管752也可以使用不同结构的晶体管。例如，可以采用其中一方使用顶栅极型晶体管而另一方使用底栅极型晶体管的结构。另外，上述栅极驱动电路部706也与源极驱动电路部704同样。
FPC端子部708包括其一部分用作连接电极的布线760、各向异性导电膜780及FPC716。布线760通过各向异性导电膜780与FPC716的端子电连接。在此，布线760是由与晶体管752的源电极及漏电极等为同一导电膜的膜形成。
图29至图33示出连接部711、连接部713及连接部715。
在连接部711中，通过加工与晶体管751的第一栅电极相同的导电膜来形成的第一布线和通过加工与第二栅电极相同的导电膜来形成的第二布线经过通过加工与源电极及漏电极相同的导电膜来形成的布线电连接。第一布线也可以与晶体管751的第一栅电极电连接。第二布线也可以与晶体管751的第二栅电极电连接。
在连接部713中，通过加工与晶体管752的第一栅电极相同的导电膜来形成的第三布线、通过加工与第二栅电极相同的导电膜来形成的第四布线以及通过加工与源电极及漏电极相同的导电膜来形成的布线电连接。第三布线也可以与晶体管750的第一栅电极电连接。第四布线也可以与晶体管750的第二栅电极电连接。
在连接部715中，通过加工与晶体管752的第二栅电极相同的导电膜来形成的第五布线与通过加工与源电极及漏电极相同的导电膜来形成的布线电连接。第五布线也可以与晶体管751的第二栅电极电连接。
注意，可以在本发明的一个方式中使用的连接部不局限于连接部711、连接部713及连接部715所示的结构。可以组合具有导电性的任意层构成连接部。
作为第一衬底701及第二衬底705，例如可以使用玻璃衬底或塑料衬底等具有柔性的衬底。当作为第一衬底701使用具有柔性的衬底时，优选在第一衬底701与晶体管752等之间设置对水或氢具有阻挡性的绝缘层。
另外，第二衬底705一侧设置有遮光层738、着色层736以及与它们接触的绝缘层734。
〔使用液晶元件的显示装置的结构例子〕
图29所示的显示装置700包括液晶元件775及间隔物778。液晶元件775包括导电层772、导电层774以及导电层772与导电层774之间的液晶层776。导电层774设置在第二衬底705一侧，用作公共电极。另外，导电层772与晶体管751所包括的源电极或漏电极电连接。导电层772形成在平坦化绝缘膜770上用作像素电极。
导电层772可以使用对可见光具有透光性的材料或具有反射性的材料。作为透光性材料，例如，可以使用含有铟、锌、锡等的氧化物材料。作为反射性材料，例如，可以使用含有铝、银等材料。
当作为导电层772使用反射性材料时，显示装置700为反射型液晶显示装置。当作为导电层772使用透光性材料时，显示装置700为透射型液晶显示装置。当为反射型液晶显示装置的情况下，在观看侧设置偏振片。当为透射型液晶显示装置的情况下，以夹着液晶元件的方式设置一对偏振片。
图30所示的显示装置700示出使用横向电场方式(例如，FFS模式)的液晶元件775的例子。导电层772上隔着绝缘层773设置有用作公共电极的导电层774。可以通过导电层772与导电层774间产生的电场控制液晶层776的取向状态。
在图30中，可以以导电层774、绝缘层773、导电层772的叠层结构构成存储电容器。因此，不需要另外设置电容器，可以提高开口率。
另外，虽然图29及图30中没有进行图示，也可以采用设置与液晶层776接触的取向膜。另外，可以适当地设置偏振构件、相位差构件、抗反射构件等的光学构件(光学衬底)及背光、侧光等光源。
液晶层776可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC：Polymer Dispersed Liquid Crystal)、高分子网络型液晶(PNLC：Polymer NetworkLiquid Crystal)、铁电液晶、反铁电液晶等。另外，在采用横向电场方式的情况下，也可以使用不需要取向膜的呈现蓝相的液晶。
另外，作为液晶元件的模式，可以采用TN(Twisted Nematic：扭曲向列)模式、VA(Vertical Alignment：垂直取向)模式、IPS(In-Plane-Switching：平面内转换)模式、FFS(Fringe Field Switching：边缘电场转换)模式、ASM(Axially Symmetric alignedMicro-cell：轴对称排列微单元)模式、OCB(Optically Compensated Birefringence：光学补偿弯曲)模式、ECB(Electrically Controlled Birefringence：电控双折射)模式、宾主模式等。
另外，液晶层776可以采用使用高分子分散型液晶、高分子网络型液晶等的散乱型液晶。此时，可以采用不设置着色层736进行黑白色显示的结构，也可以采用使用着色层736进行彩色显示的结构。
另外，作为液晶元件的驱动方法，可以应用利用继时加法混色法进行彩色显示的分时显示方式(也称为场序制列驱动方式)。在该情况下，可以采用不设置着色层736的结构。当采用分时显示方式的情况下，例如无需设置分别呈现R(红色)、G(绿色)、B(蓝色)的子像素，因此具有可以提高像素的开口率、分辨率等优点。
图31示出与图30所示的显示装置700不同的使用横向电场方式(例如，FFS模式)的液晶元件775的例子。
图31所示的显示装置700在第一衬底701和第二衬底705之间包括晶体管751、晶体管752、液晶元件767等。第一衬底701和第二衬底705由密封层732贴合。
液晶元件767包括导电层761、液晶层765及导电层733。导电层733设置在第一衬底701上。导电层733上设置有一个以上的绝缘层，该绝缘层上设置有导电层761。此外，液晶层765位于导电层761和第二衬底705之间。导电层733与布线764电连接，并被用作公共电极。导电层761与晶体管751电连接，并被用作像素电极。布线764被供应公共电位。
图31所示的液晶元件767是采用横向电场方式(例如，FFS模式)的液晶元件。导电层761的俯视形状是梳齿状或具有狭缝的形状。在液晶元件767中，由产生在导电层761和导电层733之间的电场控制液晶层765的取向状态。
此外，使用导电层761、导电层733和被夹在它们之间的一个以上的绝缘层的叠层结构形成有被用作存储电容器的电容器790。因此，不需要另外设置电容器，可以提高开口率。
导电层761及导电层733都可以使用对可见光具有透光性的材料或具有反射性的材料。作为透光性材料，例如，可以使用含有铟、锌、锡等的氧化物材料。作为反射性材料，例如，可以使用含有铝、银等材料。
当作为导电层761和导电层733中的一个或两个使用反射性材料时，显示装置700为反射型液晶显示装置。当作为导电层761和导电层733都使用透光性材料时，显示装置700为透射型液晶显示装置。当为反射型液晶显示装置的情况下，在观看侧设置偏振片。当为透射型液晶显示装置的情况下，以夹着液晶元件的方式设置一对偏振片。
图31示出透射型液晶显示装置的例子。第一衬底701的外侧设置有偏振片755及光源757，并且第二衬底705的外侧设置有偏振片756。光源757被用作背光。
第二衬底705的第一衬底701一侧的面设置有遮光层738及着色层736。此外，覆盖遮光层738及着色层736地设置有被用作平坦化层的绝缘层734。绝缘层734的第一衬底701一侧的面设置有间隔物727。
液晶层765位于覆盖导电层761的取向膜725和覆盖绝缘层734的取向膜726之间。另外，如果不需要则可以不设置取向膜725及取向膜726。
此外，虽然图31未图示，但是可以在第二衬底705的外侧适当地设置相位差薄膜、防反射薄膜等光学构件(光学薄膜)、保护薄膜、防污薄膜等。作为防反射薄膜有AG(AntiGlare)薄膜、AR(Anti Reflection)薄膜等。
液晶层765可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC：Polymer Dispersed Liquid Crystal)、高分子网络型液晶(PNLC：Polymer NetworkLiquid Crystal)、铁电液晶、反铁电液晶等。另外，在采用横向电场方式的情况下，也可以使用不需要取向膜的呈现蓝相的液晶。
另外，作为液晶元件的模式，可以采用TN(Twisted Nematic：扭曲向列)模式、VA(Vertical Alignment：垂直取向)模式、IPS(In-Plane-Switching：平面内转换)模式、FFS(Fringe Field Switching：边缘电场转换)模式、ASM(Axially Symmetric alignedMicro-cell：轴对称排列微单元)模式、OCB(Optically Compensated Birefringence：光学补偿弯曲)模式、ECB(Electrically Controlled Birefringence：电控双折射)模式、宾主模式等。
另外，液晶层765可以采用使用高分子分散型液晶、高分子网络型液晶等的散乱型液晶。此时，可以采用不设置着色层736进行黑白色显示的结构，也可以采用使用着色层736进行彩色显示的结构。
另外，作为液晶元件的驱动方法，可以应用利用继时加法混色法进行彩色显示的分时显示方式(也称为场序制列驱动方式)。在该情况下，可以采用不设置着色层736的结构。当采用分时显示方式的情况下，例如无需设置分别呈现R(红色)、G(绿色)、B(蓝色)的子像素，因此具有可以提高像素的开口率、分辨率等优点。
在图31所示的显示装置700中，不在被用作像素电极的导电层761及被用作公共电极的导电层733的被形成面一侧设置被用作平坦化层的有机绝缘膜。此外，无需增加特别的工序就可以通过与晶体管及液晶元件等的制造工序共同的工序制造布线764等。通过采用这样的结构，可以减少制造成本并提高制造成品率，从而可以廉价地提供可靠性高的显示装置。
〔使用发光元件的显示装置〕
在图32所示的显示装置700中，像素部702包括晶体管750、晶体管751及电容器790。源极驱动电路部704包括晶体管752。
晶体管750、晶体管751及晶体管752可以使用实施方式1所示的晶体管。例如，优选的是，作为晶体管751使用OS晶体管，作为晶体管750及晶体管752使用Si晶体管。
显示装置700包括发光元件782。发光元件782包括导电层772、EL层786及导电膜788。EL层786具有有机化合物或量子点等的无机化合物。
作为可用于有机化合物的材料，可以举出荧光性材料或磷光性材料等。另外，作为可用于量子点的材料，可以举出胶状量子点材料、合金型量子点材料、核壳(Core Shell)型量子点材料、核型量子点材料等。
图32所示的显示装置700在平坦化绝缘膜770上设置有覆盖导电层772的一部分的绝缘膜730。在此，发光元件782包括透光性导电膜788为顶部发射型发光元件。另外，发光元件782也可以采用从导电层772侧射出光的底部发射型结构或者从导电层772一侧及导电膜788一侧的双方射出光的双面发射型结构。
另外，着色层736设置在与发光元件782重叠的位置，遮光层738设置在源极驱动电路部704中以及与绝缘膜730重叠的位置。另外，着色层736及遮光层738由绝缘层734覆盖。另外，发光元件782与绝缘层734之间由密封层732充填。另外，当通过在各像素中将EL层786形成为岛状或者在各像素列中将EL层786形成为条状，也就是说，通过分开涂布来形成EL层786时，也可以采用不设置着色层736的结构。
图33示出适用于柔性显示器的显示装置的结构。图33是沿着图28B所示的显示装置700A中的点划线S-T的截面图。
图33所示的显示装置700A采用支撑衬底745、粘合层742、树脂层743及绝缘层744的叠层结构代替图32所示的第一衬底701。晶体管750、电容器790等设置于形成在树脂层743上的绝缘层744上。
支撑衬底745是包含有机树脂、玻璃等的具有柔性的薄衬底。树脂层743是包含聚酰亚胺、丙烯酸树脂等的有机树脂的层。绝缘层744包含氧化硅、氧氮化硅、氮化硅等的无机绝缘膜。树脂层743与支撑衬底745通过粘合层742贴合在一起。树脂层743优选比支撑衬底745薄。
另外，图33所示的显示装置700A包括保护绝缘层740代替图32所示的第二衬底705。保护绝缘层740与密封层732贴合在一起。保护绝缘层740可以使用玻璃衬底、树脂薄膜等。另外，保护绝缘层740也可以使用偏振片、散射板等光学构件、触摸传感器面板等输入装置或上述两个以上的叠层结构。
另外，发光元件782所包括的EL层786在绝缘膜730及导电层772上以岛状设置。通过以各子像素中的EL层786的发光颜色都不同的方式分开形成EL层786，可以在不使用着色层736的情况下实现彩色显示。另外，覆盖发光元件782设置有保护绝缘层741。保护绝缘层741可以防止水等杂质扩散到发光元件782中。保护绝缘层741优选使用无机绝缘膜。另外，更优选的是采用无机绝缘膜和有机绝缘膜各为一个或多个的叠层结构。
另外，图33中示出能够折叠的区域P2。区域P2中包括不设置有支撑衬底745、粘合层742以及绝缘层744等无机绝缘膜的部分。另外，在区域P2中，覆盖布线760设置有树脂层746。通过尽量不在能够折叠的区域P2中设置无机绝缘膜而采用仅层叠含有金属或合金的导电层、含有有机材料的层的结构，可以防止在使其弯曲时产生裂缝。另外，通过不在区域P2设置支撑衬底745，可以使显示装置700A的一部分以极小的曲率半径弯曲。
〔在显示装置中设置输入装置的结构例子〕
另外，也可以对图29至图33所示的显示装置设置输入装置。作为该输入装置，例如，可以举出触摸传感器等。
例如，作为传感器的方式，可以利用静电电容式、电阻膜式、表面声波式、红外线式、光学式、压敏式等各种方式。此外，可以组合使用上述方式中的两个以上。
另外，触摸面板有如下结构：输入装置形成在一对衬底之间的所谓的In-Cell型触摸面板；输入装置形成在显示装置上的所谓的On-Cell型触摸面板；与显示装置贴合的所谓的Out-Cell型触摸面板；等等。
本实施方式所示的结构例子及对应于这些例子的附图等的至少一部分可以与其他结构例子或附图等适当地组合而实施。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式4)
在本实施方式中参照图34对包括本发明的一个方式的半导体装置的显示装置进行说明。
图34A所示的显示装置包括像素部502、驱动电路部504、保护电路506及端子部507。注意，也可以采用不设置保护电路506的结构。
对像素部502或驱动电路部504所包括的晶体管可以使用本发明的一个方式的晶体管。此外，也可以对保护电路506使用本发明的一个方式的晶体管。
像素部502包括使配置为X行Y列(X、Y为分别独立的2以上的自然数)的多个显示元件驱动的多个像素电路501。
驱动电路部504包括对栅极线GL_1至GL_X输出扫描信号的栅极驱动器504a、对数据线DL_1至DL_Y供应数据信号的源极驱动器504b等的驱动电路。栅极驱动器504a采用至少包括移位寄存器的结构即可。此外，源极驱动器504b例如由多个模拟开关等构成。此外，也可以由移位寄存器等构成源极驱动器504b。
端子部507是指设置有用来从外部的电路对显示装置输入电源、控制信号及图像信号等的端子的部分。
保护电路506是在自身所连接的布线被供应一定的范围之外的电位时使该布线与其他布线之间处于导通状态的电路。图34A所示的保护电路506例如与栅极驱动器504a和像素电路501之间的布线的栅极线GL_1至GL_X、或者与源极驱动器504b和像素电路501之间的布线的数据线DL_1至DL_Y等的各种布线连接。
此外，既可以采用栅极驱动器504a及源极驱动器504b各自设置在与像素部502相同的衬底上的结构，又可以采用形成有栅极驱动电路或源极驱动电路的另一衬底(例如，使用单晶半导体、多晶半导体形成的驱动电路板)以COG或TAB(Tape Automated Bonding：卷带自动结合)安装于衬底上的结构。
此外，图34A所示的多个像素电路501例如可以采用与图34B、图34C所示的结构。
图34B所示的像素电路501包括液晶元件570、晶体管550及电容器560。此外，与像素电路501连接有数据线DL_n、栅极线GL_m及电位供应线VL等。
根据像素电路501的规格适当地设定液晶元件570的一对电极中的一个电极的电位。根据被写入的数据设定液晶元件570的取向状态。此外，也可以对多个像素电路501的每一个所具有的液晶元件570的一对电极中的一个电极供应公共电位。此外，也可以对各行的像素电路501的每一个所具有的液晶元件570的一对电极中的一个电极供应不同的电位。
此外，图34C所示的像素电路501包括晶体管552、晶体管554、电容器562以及发光元件572。此外，与像素电路501连接有数据线DL_n、栅极线GL_m、电位供应线VL_a及电位供应线VL_b等。
此外，电位供应线VL_a和电位供应线VL_b中的一个被施加高电源电位VDD，电位供应线VL_a和电位供应线VL_b中的另一个被施加低电源电位VSS。根据晶体管554的栅极被施加的电位，流过发光元件572中的电流被控制，从而来自发光元件572的发光亮度被控制。
本实施方式所示的结构例子及对应于这些例子的附图等的至少一部分可以与其他结构例子或附图等适当地组合而实施。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式5)
下面对备有用来校正像素所显示的灰度的存储器的像素电路以及具有该像素电路的显示装置进行说明。实施方式1中例示出的晶体管可以用于下文中例示出的像素电路所使用的晶体管。
<电路结构>
图35A示出像素电路400的电路图。像素电路400包括晶体管M1、晶体管M2、电容器C1及电路401。此外，像素电路400连接有布线S1、布线S2、布线G1及布线G2。
晶体管M1的栅极与布线G1连接，源极和漏极中的一个与布线S1连接，源极和漏极中的另一个与电容器C1的一个电极连接。晶体管M2的栅极与布线G2连接，源极和漏极中的一个与布线S2连接，源极和漏极中的另一个与电容器C1的另一个电极及电路401连接。
电路401至少包括一个显示元件。显示元件可以使用各种各样的元件，典型地可以使用有机EL元件或LED元件等发光元件、液晶元件或MEMS(Micro Electro MechanicalSystems：微电子机械系统)元件等。
将连接晶体管M1与电容器C1的节点记作节点N1，将连接晶体管M2与电路401的节点记作节点N2。
像素电路400通过使晶体管M1变为关闭状态可以保持节点N1的电位。另外，通过使晶体管M2变为关闭状态可以保持节点N2的电位。另外，当在晶体管M2处于关闭状态的状态下通过晶体管M1对节点N1写入预定的电位时，由于通过电容器C1的电容耦合，可以使节点N2的电位对应节点N1的电位变化而发生改变。
在此，作为晶体管M1、晶体管M2中的一个或两个可以使用实施方式1中例示出的使用氧化物半导体的晶体管。由于该晶体管具有极低的关态电流，因此可以长时间地保持节点N1及节点N2的电位。另外，当各节点的电位保持期间较短时(具体而言，帧频为30Hz以上时等)也可以采用使用硅等半导体的晶体管。
<驱动方法例子>
接着，参照图35B对像素电路400的工作方法的一个例子进行说明。图35B是像素电路400的工作的时序图。注意，这里为了便于说明，不考虑布线电阻等各种电阻、晶体管或布线等的寄生电容及晶体管的阈值电压等的影响。
在图35B所示的工作中，将1个帧期间分为期间T1和期间T2。期间T1是对节点N2写入电位的期间，期间T2是对节点N1写入电位的期间。
[期间T1]
在期间T1，对布线G1和布线G2的双方供给使晶体管变为开启状态的电位。另外，对布线S1提供为固定电位的电位Vref，对布线S2提供第一数据电位Vw。
节点N1通过晶体管M1从布线S1被供给电位Vref。另外，节点N2从布线S2通过晶体管M2被供给第一数据电位Vw。因此，电容器C1变为保持电位差Vw-Vref的状态。
[期间T2]
接着，在期间T2，布线G1被供应使晶体管M1变为开启状态的电位，布线G2被供应使晶体管M2变为关闭状态的电位。布线S1被提供第二数据电位Vdata。另外，可以对布线S2提供预定的固定电位或使其成为浮动状态。
节点N1从布线S1通过晶体管M1被供应第二数据电位Vdata。此时，由于通过电容器C1的电容耦合，对应第二数据电位Vdata节点N2的电位发生变化，其变化量为电位dV。也就是说，电路401被输入将第一数据电位Vw和电位dV加在一起的电位。注意，虽然图35B示出电位dV为正值，但是其也可以为负值。也就是说，电位Vdata也可以比第二数据电位Vref低。
这里，电位dV基本由电容器C1的电容值及电路401的电容值决定。当电容器C1的电容值充分大于电路401的电容值时，电位dV成为接近第二数据电位Vdata的电位。
如上所述，由于像素电路400可以组合两种数据信号生成供应给包括显示元件的电路401的电位，所以可以在像素电路400内进行灰度校正。
另外，像素电路400可以生成超过可对布线S1及布线S2供给的最大电位的电位。例如，在使用发光元件的情况下，可以进行高动态范围(HDR)显示等。另外，在使用液晶元件的情况下，可以实现过驱动等。
<应用例子>
[使用液晶元件的例子]
图35C所示的像素电路400LC包括电路401LC。电路401LC包括液晶元件LC及电容器C2。
液晶元件LC的一个电极与电容器C1的另一个电极、晶体管M2的源极和漏极中的另一个电极及电容器C2的一个电极连接，另一个电极与被供应电位Vcom2的布线连接。电容器C2的另一个电极与被供应电位Vcom1的布线连接。
电容器C2用作存储电容器。另外，当不需要时可以省略电容器C2。
由于像素电路400LC可以对液晶元件LC提供高电压，所以例如可以通过过驱动实现高速显示，可以采用驱动电压高的液晶材料等。另外，通过对布线S1或布线S2提供校正信号，可以根据使用温度或液晶元件LC的劣化状态等进行灰度校正。
[使用发光元件的例子]
图35D所示的像素电路400EL包括电路401EL。电路401EL包括发光元件EL、晶体管M3及电容器C2。
晶体管M3的栅极与电容器C2的一个电极连接，源极和漏极中的一个与被供应电位VH的布线连接，源极和漏极中的另一个与发光元件EL的一个电极连接。电容器C2的另一个电极与被供应电位Vcom的布线连接。发光元件EL的另一个电极与被供应电位VL的布线连接。
晶体管M3具有控制对发光元件EL供应的电流的功能。电容器C2用作存储电容器。不需要时也可以省略电容器C2。
另外，虽然这里示出发光元件EL的阳极一侧与晶体管M3连接的结构，但是也可以采用阴极一侧与晶体管M3连接的结构。此时，可以适当地改变电位VH与电位VL的值。
在像素电路400EL中，可以通过对晶体管M3的栅极施加高电位使大电流流过发光元件EL，所以可以实现HDR显示等。另外，通过对布线S1或布线S2提供校正信号可以对晶体管M3及发光元件EL的电特性偏差进行校正。
另外，不局限于图35C及图35D所示的电路，也可以采用另外附加晶体管或电容器等的结构。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式6)
在本实施方式中，对可以使用本发明的一个方式制造的显示模块进行说明。
图36A所示的显示模块6000在上盖6001与下盖6002之间包括与FPC6005连接的显示装置6006、框架6009、印刷电路板6010及电池6011。
例如，可以将使用本发明的一个方式制造的显示装置用作显示装置6006。通过利用显示装置6006，可以实现功耗极低的显示模块。
上盖6001及下盖6002可以根据显示装置6006的尺寸适当地改变其形状或尺寸。
显示装置6006也可以具有作为触摸面板的功能。
框架6009具有保护显示装置6006的功能、遮断因印刷电路板6010的工作而产生的电磁波的功能以及散热板的功能等。
印刷电路板6010具有电源电路以及用来输出视频信号及时钟信号的信号处理电路、电池控制电路等。
图36B是具备光学触摸传感器的显示模块6000的截面示意图。
显示模块6000包括设置在印刷电路板6010上的发光部6015及受光部6016。此外，由上盖6001与下盖6002围绕的区域设置有一对导光部(导光部6017a、导光部6017b)。
显示装置6006隔着框架6009与印刷电路板6010、电池6011重叠。显示装置6006及框架6009固定在导光部6017a、导光部6017b。
从发光部6015发射的光6018经过导光部6017a、显示装置6006的上部及导光部6017b到达受光部6016。例如，当光6018被指头或触屏笔等被检测体阻挡时，可以检测触摸操作。
例如，多个发光部6015沿着显示装置6006的相邻的两个边设置。多个受光部6016配置在与发光部6015对置的位置。由此，可以取得触摸操作的位置的信息。
作为发光部6015例如可以使用LED元件等光源，尤其是，优选使用发射红外线的光源。作为受光部6016可以使用接收发光部6015所发射的光且将其转换为电信号的光电元件。优选使用能够接收红外线的光电二极管。
通过使用使光6018透过的导光部6017a及导光部6017b，可以将发光部6015及受光部6016配置在显示装置6006的下侧，可以抑制外光到达受光部6016而导致触摸传感器的错误工作。尤其优选使用吸收可见光且透过红外线的树脂，由此可以更有效地抑制触摸传感器的错误工作。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式7)
在本实施方式中对能够使用本发明的一个方式的显示装置的电子设备的例子进行说明。
图37A所示的电子设备6500是可以用作智能手机的便携式信息终端设备。
电子设备6500包括外壳6501、显示部6502、电源按钮6503、按钮6504、扬声器6505、麦克风6506、照相机6507及光源6508等。显示部6502具有触摸面板功能。
显示部6502可以使用本发明的一个方式的显示装置。
图37B是包括外壳6501的麦克风6506一侧的端部的截面示意图。
外壳6501的显示面一侧设置有具有透光性的保护构件6510，被外壳6501及保护构件6510包围的空间内设置有显示面板6511、光学构件6512、触摸传感器面板6513、印刷电路板6517、电池6518等。
保护构件6510通过没有图示的粘合层固定到显示面板6511、光学构件6512及触摸传感器面板6513。
在显示部6502外侧的区域中，显示面板6511的一部分被折叠。此外，该被折叠的部分与FPC6515连接。FPC6515安装有IC6516。此外，FPC6515与设置于印刷电路板6517的端子连接。
显示面板6511可以使用本发明的一个方式的柔性显示器面板。由此，可以实现极轻量的电子设备。此外，由于显示面板6511极薄，所以可以在抑制电子设备的厚度的情况下搭载大容量的电池6518。此外，通过折叠显示面板6511的一部分以在像素部的背面设置与FPC6515的连接部，可以实现窄边框的电子设备。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式8)
在本实施方式中对包括使用本发明的一个方式制造的显示装置的电子设备进行说明。
以下所例示的电子设备是在显示部中包括本发明的一个方式的显示装置的电子设备，因此是可以实现高分辨率的电子设备。此外，可以同时实现高分辨率及大屏幕的电子设备。
在本发明的一个方式的电子设备的显示部上例如可以显示具有全高清、4K2K、8K4K、16K8K或更高的分辨率的影像。
作为电子设备，例如除了电视装置、笔记本型个人计算机、显示器装置、数字标牌、弹珠机、游戏机等具有比较大的屏幕的电子设备之外，还可以举出数码相机、数码摄像机、数码相框、移动电话机、便携式游戏机、便携式信息终端、声音再现装置等。
使用了本发明的一个方式的电子设备可以沿着房屋或楼的内壁或外壁、汽车等的内部装饰或外部装饰等的平面或曲面组装。
图38A是安装有取景器8100的照相机8000的外观图。
照相机8000包括外壳8001、显示部8002、操作按钮8003、快门按钮8004等。此外，照相机8000安装有可装卸的透镜8006。
在照相机8000中，透镜8006和外壳也可以被形成为一体。
照相机8000通过按下快门按钮8004或者触摸用作触摸面板的显示部8002，可以进行成像。
外壳8001包括具有电极的嵌入器，除了可以与取景器8100连接以外，还可以与闪光灯装置等连接。
取景器8100包括外壳8101、显示部8102以及按钮8103等。
外壳8101通过嵌合到照相机8000的嵌入器装到照相机8000。取景器8100可以将从照相机8000接收的图像等显示到显示部8102上。
按钮8103被用作电源按钮等。
本发明的一个方式的显示装置可以用于照相机8000的显示部8002及取景器8100的显示部8102。此外，也可以在照相机8000中内置有取景器。
图38B是头戴显示器8200的外观图。
头戴显示器8200包括安装部8201、透镜8202、主体8203、显示部8204以及电缆8205等。此外，在安装部8201中内置有电池8206。
通过电缆8205，将电力从电池8206供应到主体8203。主体8203具备无线接收器等，能够将所接收的图像信息等显示到显示部8204上。此外，主体8203具有相机，由此可以利用使用者的眼球及眼睑的动作作为输入方法。
此外，也可以对安装部8201的被使用者接触的位置设置多个电极，以检测出根据使用者的眼球的动作而流过电极的电流，由此实现识别使用者的视线的功能。此外，还可以具有根据流过该电极的电流监视使用者的脉搏的功能。安装部8201可以具有温度传感器、压力传感器、加速度传感器等各种传感器，也可以具有将使用者的生物信息显示在显示部8204上的功能或与使用者的头部的动作同步地使显示在显示部8204上的图像变化的功能。
可以将本发明的一个方式的显示装置用于显示部8204。
图38C、图38D及图38E是头戴显示器8300的外观图。头戴显示器8300包括外壳8301、显示部8302、带状固定工具8304以及一对透镜8305。
使用者可以通过透镜8305看到显示部8302上的显示。优选的是，弯曲配置显示部8302。因为使用者可以感受高真实感。此外，通过透镜8305分别看到显示在显示部8302的不同区域上的图像，来可以进行利用视差的三维显示等。此外，本发明的一个方式不局限于设置有一个显示部8302的结构，也可以设置两个显示部8302以对使用者的一对眼睛分别配置一个显示部。
可以将本发明的一个方式的显示装置用于显示部8302。因为包括本发明的一个方式的半导体装置的显示装置具有极高的分辨率，所以即使如图38E那样地使用透镜8305放大，也可以不使使用者看到像素而可以显示现实感更高的影像。
图39A至图39G所示的电子设备包括外壳9000、显示部9001、扬声器9003、操作键9005(包括电源开关或操作开关)、连接端子9006、传感器9007(该传感器具有测量如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)、麦克风9008等。
图39A至图39G所示的电子设备具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图像、文字图像等)显示在显示部上的功能；触摸面板的功能；显示日历、日期或时间等的功能；通过利用各种软件(程序)控制处理的功能；进行无线通信的功能；读出储存在存储介质中的程序或数据来处理的功能；等。注意，电子设备的功能不局限于上述功能，而可以具有各种功能。电子设备可以包括多个显示部。此外，也可以在该电子设备中设置照相机等而使其具有如下功能：拍摄静态图像或动态图像来将所拍摄的图像储存在存储介质(外部存储介质或内置于照相机的存储介质)中的功能；将所拍摄的图像显示在显示部上的功能；等。
下面，详细地说明图39A至图39G所示的电子设备。
图39A是示出电视装置9100的立体图。可以将例如是50英寸以上或100英寸以上的大型显示部9001组装到电视装置9100。
图39B是示出便携式信息终端9101的立体图。便携式信息终端9101例如可以用作智能手机。便携式信息终端9101也可以设置有扬声器9003、连接端子9006、传感器9007等。此外，便携式信息终端9101可以将文字或图像信息显示在其多个面上。图39B示出显示三个图标9050的例子。此外，也可以将由虚线矩形表示的信息9051显示在显示部9001的另一个面上。作为信息9051的一个例子，可以举出提示收到电子邮件、SNS或电话等的信息；电子邮件或SNS等的标题；发送者姓名；日期；时间；电池余量；以及天线接收信号强度等。或者，可以在显示有信息9051的位置上显示图标9050等。
图39C是示出便携式信息终端9102的立体图。便携式信息终端9102具有将信息显示在显示部9001的三个以上的面上的功能。在此，示出信息9052、信息9053、信息9054分别显示于不同的面上的例子。例如，使用者也可以在将便携式信息终端9102放在上衣口袋里的状态下确认显示在能够从便携式信息终端9102的上方观察到的位置上的信息9053。使用者可以确认到该显示而无需从口袋里拿出便携式信息终端9102，由此能够判断例如是否接电话。
图39D是示出手表型便携式信息终端9200的立体图。便携式信息终端9200例如可以用作智能手表(注册商标)。此外，显示部9001的显示面被弯曲，能够在所弯曲的显示面上进行显示。例如，通过与可进行无线通信的耳麦相互通信，便携式信息终端9200可以进行免提通话。此外，便携式信息终端9200包括连接端子9006，可以与其他信息终端进行数据的交换或者进行充电。此外，充电工作也可以利用无线供电进行。
图39E、图39F及图39G是示出能够折叠的便携式信息终端9201的立体图。此外，图39E是便携式信息终端9201为展开状态的立体图，图39G是便携式信息终端9201为折叠状态的立体图，并且图39F是便携式信息终端9201为从图39E和图39G中的一个状态变为另一个状态的中途的状态的立体图。便携式信息终端9201在折叠状态下可携带性好，在展开状态下因为具有无缝拼接的较大的显示区域而其显示的一览性优异。便携式信息终端9201所包括的显示部9001由铰链9055所连接的三个外壳9000来支撑。例如，可以以1mm以上且150mm以下的曲率半径使显示部9001弯曲。
图40A示出电视装置的一个例子。电视装置7100的显示部7500被组装在外壳7101中。在此示出利用支架7103支撑外壳7101的结构。
可以通过利用外壳7101所具备的操作开关或另外提供的遥控操作机7111进行图40A所示的电视装置7100的操作。此外，也可以将触摸面板应用于显示部7500，通过用手指等触摸显示部7500可以进行电视装置7100的操作。此外，遥控操作机7111也可以除了具备操作按钮以外还具备显示部。
此外，电视装置7100也可以具备电视广播的接收机或用来连接到通信网络的通信设备。
图40B示出笔记型个人计算机7200。笔记型个人计算机7200包括外壳7211、键盘7212、指向装置7213、外部连接端口7214等。在外壳7211中组装有显示部7500。
图40C及图40D示出数字标牌(Digital Signage)的一个例子。
图40C所示的数字标牌7300包括外壳7301、显示部7500及扬声器7303等。此外，还可以包括LED灯、操作键(包括电源开关或操作开关)、连接端子、各种传感器以及麦克风等。
此外，图40D示出设置于圆柱状柱子7401上的数字标牌7400。数字标牌7400包括沿着柱子7401的曲面设置的显示部7500。
显示部7500越大，一次能够提供的信息量越多，并且容易吸引人的注意，由此例如可以提高广告宣传效果。
优选将触摸面板用于显示部7500，使得使用者能够操作。由此，不仅可以用于广告，还可以用于提供路线信息或交通信息、商用设施的指南等使用者需要的信息。
如图40C和图40D所示，数字标牌7300或数字标牌7400优选通过无线通信可以与使用者所携带的智能手机等信息终端设备7311联动。例如，显示在显示部7500上的广告的信息可以显示在信息终端设备7311的屏幕，并且通过操作信息终端设备7311，可以切换显示部7500的显示。
此外，可以在数字标牌7300或数字标牌7400上以信息终端设备7311为操作单元(控制器)执行游戏。由此，不特定多个使用者可以同时参加游戏，享受游戏的乐趣。
本发明的一个方式的显示装置可以应用于图40A至图40D所示的显示部7500。
虽然本实施方式的电子设备采用具有显示部的结构，但是本发明的一个实施方式也可以用于不具有显示部的电子设备。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
[符号说明]
C1：电容器、C2：电容器、DL_n：数据线、DL_Y：数据线、DL_1：数据线、EL：发光元件、G1：布线、G2：布线、GL_m：栅极线、GL_X：栅极线、GL_1：栅极线、LC：液晶元件、M1：晶体管、M2：晶体管、M3：晶体管、N1：节点、N2：节点、P1：区域、P2：区域、S1：布线、S2：布线、T1：期间、T2：期间、10：半导体装置、10A：半导体装置、10B：半导体装置、10C：半导体装置、10D：半导体装置、10E：半导体装置、10F：半导体装置、10G：半导体装置、10H：半导体装置、10I：半导体装置、10J：半导体装置、12：半导体装置、12A：半导体装置、12B：半导体装置、12C：半导体装置、12D：半导体装置、12E：半导体装置、12F：半导体装置、14：半导体装置、14A：半导体装置、14B：半导体装置、14C：半导体装置、14D：半导体装置、14E：半导体装置、14F：半导体装置、14G：半导体装置、14H：半导体装置、16：半导体装置、16A：半导体装置、16B：半导体装置、16C：半导体装置、16D：半导体装置、16E：半导体装置、16F：半导体装置、20：晶体管、20A：晶体管、20B：晶体管、20C：晶体管、20D：晶体管、20E：晶体管、20F：晶体管、22：晶体管、22A：晶体管、22B：晶体管、22C：晶体管、24：晶体管、24A：晶体管、26：晶体管、26A：晶体管、26B：晶体管、30：晶体管、30A：晶体管、30B：晶体管、34：晶体管、34A：晶体管、102：衬底、103：绝缘层、103a：绝缘层、103b：绝缘层、103c：绝缘层、103d：绝缘层、105：导电层、106：导电层、107：导电层、108：半导体层、108f：金属氧化物膜、108i：区域、108n：区域、109：导电层、110：绝缘层、110a：绝缘层、112：导电层、118：绝缘层、120a：导电层、120A：导电层、120b：导电层、120B：导电层、133：绝缘层、135：绝缘层、137：绝缘层、141a：开口部、141b：开口部、151a：导电层、151b：导电层、153：导电层、153A：导电层、153B：导电层、193：靶材、194：等离子体、306：导电层、308：半导体层、308a：非晶膜、308i：区域、308n：区域、308p：半导体膜、312a：导电层、312b：导电层、315：导电层、317a：导电层、317b：导电层、320a：导电层、320A：导电层、320b：导电层、320B：导电层、341a：开口部、341b：开口部、343a：开口部、343b：开口部、351a：导电层、351b：导电层、353a：导电层、353A：导电层、353b：导电层、353B：导电层、400：像素电路、400EL：像素电路、400LC：像素电路、401：电路、401EL：电路、401LC：电路、501：像素电路、502：像素部、504：驱动电路部、504a：栅极驱动器、504b：源极驱动器、506：保护电路、507：端子部、550：晶体管、552：晶体管、554：晶体管、560：电容器、562：电容器、570：液晶元件、572：发光元件、600：半导体装置、600A：半导体装置、600B：半导体装置、600C：半导体装置、602：半导体装置、602A：半导体装置、604：半导体装置、604A：半导体装置、620：晶体管、620A：晶体管、620B：晶体管、620C：晶体管、622：晶体管、622A：晶体管、624：晶体管、624A：晶体管、630：晶体管、630A：晶体管、630B：晶体管、630C：晶体管、632：晶体管、632A：晶体管、634：晶体管、634A：晶体管、700：显示装置、700A：显示装置、700B：显示装置、701：第一衬底、702：像素部、704：源极驱动电路部、705：第二衬底、706：栅极驱动电路部、708：FPC端子部、710：信号线、711：连接部、712：密封剂、713：连接部、715：连接部、716：FPC、717：IC、721：源极驱动器IC、722：栅极驱动电路部、723：FPC、724：印刷电路板、725：取向膜、726：取向膜、727：间隔物、730：绝缘膜、732：密封层、733：导电层、734：绝缘层、736：着色层、738：遮光层、740：保护绝缘层、741：保护绝缘层、742：粘合层、743：树脂层、744：绝缘层、745：支撑衬底、746：树脂层、750：晶体管、751：晶体管、752：晶体管、755：偏振片、756：偏振片、757：光源、760：布线、761：导电层、764：布线、765：液晶层、767：液晶元件、770：平坦化绝缘膜、772：导电层、773：绝缘层、774：导电层、775：液晶元件、776：液晶层、778：间隔物、780：各向异性导电膜、782：发光元件、786：EL层、788：导电膜、790：电容器、812：移动机构、813：移动机构、815：载物台、816：滚珠丝杠机构、820：激光振荡器、821：光学系统单元、822：镜子、823：聚光透镜、825：激光、826：激光、827：线状光束、840：被加工物、841：玻璃衬底、842：非晶硅层、843：多晶硅层、845：玻璃衬底、846：树脂层、847：结构物、848：加工区域、6000：显示模块、6001：上盖、6002：下盖、6005：FPC、6006：显示装置、6009：框架、6010：印刷电路板、6011：电池、6015：发光部、6016：受光部、6017a：导光部、6017b：导光部、6018：光、6500：电子设备、6501：外壳、6502：显示部、6503：电源按钮、6504：按钮、6505：扬声器、6506：麦克风、6507：照相机、6508：光源、6510：保护构件、6511：显示面板、6512：光学构件、6513：触摸传感器面板、6515：FPC、6516：IC、6517：印刷电路板、6518：电池、7100：电视装置、7101：外壳、7103：支架、7111：遥控操作机、7200：笔记型个人计算机、7211：外壳、7212：键盘、7213：指向装置、7214：外部连接端口、7300：数字标牌、7301：外壳、7303：扬声器、7311：信息终端设备、7400：数字标牌、7401：柱子、7500：显示部、8000：照相机、8001：外壳、8002：显示部、8003：操作按钮、8004：快门按钮、8006：透镜、8100：取景器、8101：外壳、8102：显示部、8103：按钮、8200：头戴显示器、8201：安装部、8202：透镜、8203：主体、8204：显示部、8205：电缆、8206：电池、8300：头戴显示器、8301：外壳、8302：显示部、8304：固定工具、8305：透镜、9000：外壳、9001：显示部、9003：扬声器、9005：操作键、9006：连接端子、9007：传感器、9008：麦克风、9050：图标、9051：信息、9052：信息、9053：信息、9054：信息、9055：铰链、9100：电视装置、9101：便携式信息终端、9102：便携式信息终端、9200：便携式信息终端、9201：便携式信息终端

Claims (8)

1.一种半导体装置，具有第一半导体层、第二半导体层、第一导电层、第二导电层、第一绝缘层、第二绝缘层、第三绝缘层及第四绝缘层，
所述第一半导体层包括金属氧化物，
所述第二半导体层包含结晶硅，
所述第二导电层和所述第二半导体层具有隔着所述第四绝缘层彼此重叠的区域，
所述第一绝缘层位于所述第二半导体层上，
所述第二绝缘层位于所述第一绝缘层上，
所述第一半导体层位于所述第二绝缘层上，
所述第一导电层和所述第一半导体层具有隔着所述第三绝缘层彼此重叠的区域，
所述第二绝缘层的氢浓度低于所述第一绝缘层。
2.一种半导体装置，具有第一半导体层、第二半导体层、第一导电层、第二导电层、第三导电层、第一绝缘层、第二绝缘层、第三绝缘层及第四绝缘层，
所述第一半导体层包括金属氧化物，
所述第二半导体层包含结晶硅，
所述第二导电层位于所述第二半导体层上，
所述第二导电层和所述第二半导体层具有隔着所述第四绝缘层彼此重叠的区域，
所述第一半导体层位于所述第三导电层上，
所述第三导电层和所述第一半导体层具有彼此重叠的区域，
所述第一绝缘层位于所述第二半导体层上，
所述第二绝缘层位于所述第一绝缘层上，
所述第一半导体层位于所述第二绝缘层上，
所述第一导电层和所述第一半导体层具有隔着所述第三绝缘层彼此重叠的区域，
所述第二绝缘层的氢浓度低于所述第一绝缘层。
3.一种半导体装置，具有第一半导体层、第二半导体层、第一导电层、第二导电层、第三导电层、第一绝缘层、第二绝缘层、第三绝缘层及第四绝缘层，
所述第一半导体层包括金属氧化物，
所述第二半导体层包含结晶硅，
所述第二导电层位于所述第二半导体层上，
所述第二导电层和所述第二半导体层具有隔着所述第四绝缘层彼此重叠的区域，
所述第一半导体层位于所述第三导电层上，
所述第三导电层和所述第一半导体层具有彼此重叠的区域，
所述第一绝缘层位于所述第二半导体层上，
所述第二绝缘层位于所述第一绝缘层上，
所述第一半导体层位于所述第二绝缘层上，
所述第一导电层和所述第一半导体层具有隔着所述第三绝缘层彼此重叠的区域，
所述第一导电层和所述第三导电层与所述第四绝缘层的上表面接触，
所述第二绝缘层的氢浓度低于所述第一绝缘层。
4.根据权利要求1至3中任一项所述的半导体装置，
其中，所述氢浓度是通过二次离子质谱分析法来获得的。
5.根据权利要求1至3中任一项所述的半导体装置，
其中，所述第一半导体层具有与所述第一导电层重叠的沟道形成区域，
所述沟道形成区域的薄层电阻的值为1×107Ω/□以上。
6.根据权利要求1至3中任一项所述的半导体装置，
其中，所述第一半导体层包含铟和锌。
7.根据权利要求1至3中任一项所述的半导体装置，
其中，所述第一半导体层具有不与所述第一导电层重叠的区域，
所述区域包含氢、硼、碳、氮、氟、磷、硫、砷、铝、镁、氦、氖、氩、氪和氙中的一个或多个。
8.根据权利要求1至3中任一项所述的半导体装置，
其中，所述第二绝缘层包含氮。
CN202311627872.6A 2020-03-20 2021-03-08 半导体装置及半导体装置的制造方法 Pending CN117878159A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2020050364 2020-03-20
JP2020-050364 2020-03-20
PCT/IB2021/051895 WO2021186285A1 (ja) 2020-03-20 2021-03-08 半導体装置、および半導体装置の作製方法
CN202180022758.3A CN115362561A (zh) 2020-03-20 2021-03-08 半导体装置及半导体装置的制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202180022758.3A Division CN115362561A (zh) 2020-03-20 2021-03-08 半导体装置及半导体装置的制造方法

Publications (1)

Publication Number Publication Date
CN117878159A true CN117878159A (zh) 2024-04-12

Family

ID=77768033

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202180022758.3A Pending CN115362561A (zh) 2020-03-20 2021-03-08 半导体装置及半导体装置的制造方法
CN202311627872.6A Pending CN117878159A (zh) 2020-03-20 2021-03-08 半导体装置及半导体装置的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202180022758.3A Pending CN115362561A (zh) 2020-03-20 2021-03-08 半导体装置及半导体装置的制造方法

Country Status (7)

Country Link
US (2) US20230178569A1 (zh)
JP (1) JP2023168494A (zh)
KR (2) KR20230165376A (zh)
CN (2) CN115362561A (zh)
DE (1) DE112021001732T5 (zh)
TW (1) TW202204995A (zh)
WO (1) WO2021186285A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022018842A1 (ja) * 2020-07-22 2022-01-27 シャープ株式会社 表示装置
CN114779543B (zh) * 2022-04-02 2023-09-26 Tcl华星光电技术有限公司 显示面板及其制作方法
TWI802478B (zh) * 2022-07-27 2023-05-11 友達光電股份有限公司 主動元件基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100883769B1 (ko) 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP6034048B2 (ja) * 2012-04-23 2016-11-30 株式会社半導体エネルギー研究所 表示装置、電子機器
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9887212B2 (en) * 2014-03-14 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN108496244B (zh) * 2016-01-27 2021-04-13 夏普株式会社 半导体装置及其制造方法
JP6751613B2 (ja) * 2016-07-15 2020-09-09 株式会社ジャパンディスプレイ 表示装置
JP2018031976A (ja) * 2016-08-26 2018-03-01 株式会社ジャパンディスプレイ 表示装置
JP2018064020A (ja) * 2016-10-12 2018-04-19 株式会社ジャパンディスプレイ 表示装置
JP6706570B2 (ja) * 2016-12-05 2020-06-10 株式会社Ｊｏｌｅｄ 半導体装置、半導体装置の製造方法および表示装置
JP7085352B2 (ja) * 2018-01-15 2022-06-16 株式会社ジャパンディスプレイ 表示装置
JP2020147399A (ja) 2019-03-13 2020-09-17 シャープ株式会社 給紙カセットおよびその給紙カセットを備える画像形成装置

Also Published As

Publication number Publication date
US20240072073A1 (en) 2024-02-29
JP2023168494A (ja) 2023-11-24
CN115362561A (zh) 2022-11-18
TW202204995A (zh) 2022-02-01
US20230178569A1 (en) 2023-06-08
DE112021001732T5 (de) 2022-12-29
WO2021186285A1 (ja) 2021-09-23
JPWO2021186285A1 (zh) 2021-09-23
KR20220157419A (ko) 2022-11-29
KR20230165376A (ko) 2023-12-05

Similar Documents

Publication Publication Date Title
CN117878159A (zh) 半导体装置及半导体装置的制造方法
CN112997335A (zh) 半导体装置
US11069796B2 (en) Manufacturing method of semiconductor device
CN111480217A (zh) 半导体装置
JP7462087B2 (ja) 半導体装置
JP7475282B2 (ja) 半導体装置
JP2023118763A (ja) 半導体装置の作製方法
US20210384314A1 (en) Semiconductor device
US20220320340A1 (en) Semiconductor device and method for manufacturing semiconductor device
CN112805838A (zh) 半导体装置
CN112242448A (zh) 半导体装置
KR20230056797A (ko) 반도체 장치의 제작 방법
TW202414057A (zh) 半導體裝置及半導體裝置的製造方法
CN111868899A (zh) 半导体装置
US11610998B2 (en) Semiconductor device
TW202410452A (zh) 半導體裝置
CN116685901A (zh) 半导体装置
CN116349017A (zh) 半导体装置及半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination