CN117875253B - 一种面向工艺节点可迁移的标准单元版图自动生成方法 - Google Patents
一种面向工艺节点可迁移的标准单元版图自动生成方法 Download PDFInfo
- Publication number
- CN117875253B CN117875253B CN202410046590.5A CN202410046590A CN117875253B CN 117875253 B CN117875253 B CN 117875253B CN 202410046590 A CN202410046590 A CN 202410046590A CN 117875253 B CN117875253 B CN 117875253B
- Authority
- CN
- China
- Prior art keywords
- layout
- transistor
- optimal solution
- process node
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 230000008569 process Effects 0.000 title claims abstract description 37
- 238000013508 migration Methods 0.000 title claims abstract description 22
- 230000005012 migration Effects 0.000 title claims abstract description 22
- 238000013461 design Methods 0.000 claims abstract description 22
- 238000010845 search algorithm Methods 0.000 claims abstract description 10
- 210000004027 cell Anatomy 0.000 claims description 29
- 210000000349 chromosome Anatomy 0.000 claims description 19
- 230000002068 genetic effect Effects 0.000 claims description 10
- 238000004364 calculation method Methods 0.000 claims description 8
- 230000035772 mutation Effects 0.000 claims description 7
- 238000005457 optimization Methods 0.000 claims description 6
- 230000009191 jumping Effects 0.000 claims description 4
- 238000013507 mapping Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 108090000623 proteins and genes Proteins 0.000 claims description 3
- 239000002184 metal Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000002922 simulated annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 235000013599 spices Nutrition 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Abstract
本发明公开了一种面向工艺节点可迁移的标准单元版图自动生成方法，涉及电子设计自动化，针对现有技术中人工布图耗时的问题提出本方案。定义设计规则文件和Netlist文件；利用启发式搜索算法得到最优解作为晶体管相对位置局部信息；根据所述最优解进行版图布线，对符合设计规则的标准单元版图生成GDSII文件；最后根据所述最优解和GDSII文件进行不同工艺节点的布局迁移生成新的版图。优点在于，既能够满足单一工艺节点下的批量版图生成，还能满足不同工艺节点下的版图生成，实现不同工艺节点间的迁移。可以从180nm的工艺节点迁移到55nm、40nm、28nm或者其他的工艺节点中也适用。
Description
技术领域
本发明涉及电子设计自动化，尤其涉及一种面向工艺节点可迁移的标准单元版图自动生成方法。
背景技术
数字集成电路高速发展，晶体管数量越来越多，使得设计越来越复杂。标准单元库作为从数字逻辑设计到芯片物理实现的桥梁，其是将抽象的数字电路转换为实际物理版图单元的方式，因此，单元库的性能完全决定着整个芯片所能最终达到性能。
而标准单元库中包含的单元总数在100到2000个之间，对于布局布线是一项非常耗时的过程。目前都是采用人工手动布线的方式，复杂单元的手动布局布线大约需要三周至一个月的时间，这使得数字集成电路设计花费大量的时间成本。同时在一些全定制化的复杂标准单元电路中，人手工画的版图会存在欠优化的问题，算法可以帮助工程师优化版图质量。不同工艺节点会存在设计规则的差异，所以面对不同的工艺标准单元版图还需要根据特定的规则流程化的复刻一遍，这样也是需要耗费很多时间成本。
近十年来也有学者对该项内容展开研究，但是因标准单元数量众多、设计规则多而复杂等问题，使得标准单元版图自动生成策略依然停留在学术研究阶段。美国德克萨斯州有学者采用了启发式搜索算法中的模拟退火算法进行布局[1]，该布局算法考虑了高度约束，以单个MOS管为基本布局单位，以连线总长作为优化目标，但是该方法不能做到不同工艺节点的迁移。杭州电子科技大学有学者介绍了一种标准单元版图综合工具,采用的是启发式搜索算法中的模拟退火算法，但是其算法没能做到不同工艺节点的迁移[2]。北京大学有学者提出了一种多驱动能力的集成电路标准单元版图迁移的方法[3]，他算法的迁移性主要针对的是同一工艺节点下能够迁移到某些单元的版图生成，并且其方法还得借助人工参考版图来进行算法的生成，这一流程就已经耗费了一部分的人力在其中。
M.Guruswamy et al.,"CELLERITY:A Fully Automatic Layout SynthesisSystem For Standard Cell Libraries,"Proceedings of the 34th Design AutomationConference,Anaheim,CA,USA,1997,pp.327-332.
马琪,王旭.CMOS单元版图生成中的晶体管布局算法[J].电路与系统学报,2004,(04):121-124.
林亦波,高笑涵,张昊懿等.一种多驱动能力的集成电路标准单元版图迁移的方法[P].北京市:CN115859899B,2023-05-16.
发明内容
本发明目的在于提供一种面向工艺节点可迁移的标准单元版图自动生成方法，以解决上述现有技术存在的问题。
本发明中所述一种面向工艺节点可迁移的标准单元版图自动生成方法，定义设计规则文件和Netlist文件；利用启发式搜索算法得到最优解作为晶体管相对位置局部信息；根据所述最优解进行版图布线，对符合设计规则的标准单元版图生成GDSII文件；最后根据所述最优解和GDSII文件进行不同工艺节点的布局迁移生成新的版图。
把尺寸超过阈值的晶体管分成若干尺寸小于阈值的晶体管，再将分出的晶体管机芯并联连接形成晶体管对链，且满足水平排列不分开。
晶体管对链是由PMOS和NMOS管对形成的一条链，在链中相邻MOS管的源漏区通过有源区相连。
180°翻转PMOS和NMOS管对以满足链中相邻MOS管的源漏区通过有源区相连。
对于无法源漏共享的两个晶体管之间间隔大于2个单位长度后插入伪多晶硅栅Dummy。
在满足标准单元高度约束下优化宽度，通过找到允许最大化源漏共享的晶体管顺序来合成最小面积单元。
启发式搜索算法具体为遗传算法。
所述遗传算法具体包括以下步骤：
S1.编码；
个体指每个晶体管布局，而染色体指每个晶体管的不同坐标，直接以原始数据表示染色体；栅极的排列为染色体的G段编码，其位置顺序用x表示，源漏是否翻转180°为染色体的SD段编码，由“0”和“1”表示，二者相连组成完整结构的染色体；
先定义晶体管的P区域和N区域，P区域连出的是VDD，N区域连出的是VSS；共栅的PMOS管和NMOS管垂直对齐放置，共用一条多晶栅，形成所述PMOS和NMOS管对；将得到的坐标顺序以及PMOS和NMOS管对排布方式映射到晶体管版图布局；
S2.适应度计算；
根据栅极的排列顺序，可以定义源极和漏极的位置信息，分别用Sx和Dx表示源极和漏极元素，源漏共享的情况用Sx+1＝Dx表示，源漏共享的数目为N[Sx+1＝Dx]，即N[Sx+1＝Dx]的最大值为优化目标；设适应度函数为:
Fit＝maxN[Sx+1＝Dx]
对步骤S1中编码得到的不同个体进行适应度计算，即可得到种群P，并设定总的迭代次数i、迭代计数器t＝0；
S3.个体选择计算；
利用选择算子根据适应度的高低从当前种群中选出适当的个体作为双亲，用于后续产生下一代个体；从总体中随机选择多个个体，个体间相互比较适应度，最高者被选择进入下一代个体，从而得到新种群P1；
S4遗传算法交叉产生新解；
版图新布局的方式有三种：第一，任选一个管对，移动该管对到新位置；第二，任选两个管对交换位置；第三，任选一个管对，改变该管对中一个或一对管子的放置方向，三种方式随机采用从而得到新种群P2；
S5.染色体变异计算；
通过引入变异操作跳出局部最优解，得到新的布局解集；随机选择两个长度相同的基因序列，具有更强的变异能力，并能保留大多数的相邻信息，具有更强的跳出局部最优解，从而搜索全局最优解的能力，从而得到新种群P3；
S6.判断；
将步骤S5中得到的种群P3设为P，使得迭代计数器t的值加1，并判断迭代计数器t是否等于步骤S2中定义的迭代次数i，若不满足，则回到步骤S2；若满足，则停止迭代，输出最终布局结果。
本发明中所述一种面向工艺节点可迁移的标准单元版图自动生成方法，其优点在于，既能够满足单一工艺节点下的批量版图生成，还能满足不同工艺节点下的版图生成，实现不同工艺节点间的迁移。可以从180nm的工艺节点迁移到55nm、40nm、28nm或者其他的工艺节点中也适用。
附图说明
图1是本发明中所述标准单元版图自动生成方法的流程示意图。
图2是本发明中所述染色体的结构示意图。
图3是本发明中所述标准单元版图自动生成方法的结果示意图。
具体实施方式
如图1所示，本发明中所述一种面向工艺节点可迁移的标准单元版图自动生成方法以特定工艺节点下的晶体管网表以及相对应的设计规则作为输入，运用启发式搜索算法中的遗传算法进行晶体管版图最优化布局，之后根据版图最优化布局进行布线操作，这当中要遵循特定的设计规则，最后自动生成符合设计规则的标准单元版图。本发明中所述方法能够满足不同工艺节点下标准单元版图布局的迁移。
在标准单元布局的过程中，根据电路性能的需求，一个标准单元电路中的晶体管尺寸可以各不相同甚至存在较大的差别，这种晶体管尺寸的不均匀性会造成面积的极大浪费。尤其对标准单元高度有限制的标准单元，晶体管过大尺寸会使高度约束在布局布线时就得不到满足。所以在标准单元版图布局的时候要用折叠的方法，把大尺寸的晶体管分成若干个小晶体管，这些小晶体管需要并联连接形成晶体管对链，布局的时候需要满足水平排列并挨在一起不分开，这样可以有利于后续的布线，降低布线的复杂度。
晶体管对链一般表示的是由PMOS和NMOS管对形成的一条链，在这条链中相邻MOS管的源漏区通过有源区相连，管对链生成的目的就是找到最少数目的管对链来覆盖单元电路，使得单元宽度最优。晶体管对链布局放置的时候，需要考虑每一条管对链的相对位置以及放置方式，从而降低后续布线的线网密闭，增加布线的布通率。而这当中就是要确定好各链的顺序以及管对链的翻转情况，要以源漏共享为原则来决定管对链是否翻转180°，并且对于无法源漏共享的两个MOS管至少需要间隔2个单位长度，插入伪多晶硅栅Dummy，所以优化目标之一是源漏共享的数目最多。标准单元电路内晶体管布局的优化需求主要是在满足标准单元高度约束下优化宽度，通过找到允许最大化源漏共享的晶体管顺序来合成最小面积单元，提出搜索算法来寻找最佳晶体管的排序。
从读入Spice网表到产生json格式的标准单元版图主要经过以下几个布图模式：
(1)PMOS管与NMOS管作两行水平放置，PMOS行在标准单元的上半部分，NMOS行在标准单元的下半部分，且PMOS管与NMOS管的栅对齐，如PMOS管与NMOS管存在共享的情况，则用金属线把它们连接起来。
(2)VDD/VSS连出的两条宽金属分别水平的从P有源区和N有源区上通过。
(3)电路中相连MOS管的源漏区如果在版图中也相邻，则通过有源区相连；如不相邻则用金属线相连。
本方法采用了启发式搜索算法中的遗传算法来对标准单元进行自动布局，算法主要包括以下六个步骤：
S1.编码。在本算法中，个体指每个晶体管布局，而染色体指每个晶体管的不同坐标，本方法选取的编码方式为实数编码，直接以原始数据表示染色体即可。栅极的排列为染色体的G段编码，其位置顺序用x表示，源漏是否翻转180°为染色体的SD段编码，由“0”和“1”表示，二者相连组成完整结构的染色体，如图2所示。
之后要先定义好晶体管的P区域和N区域，P区域连出的是VDD，N区域连出的是VSS。共栅的PMOS管和NMOS管垂直对齐放置，共用一条多晶栅，形成晶体管对。将算法得到的坐标顺序以及晶体管对排布方式映射到晶体管版图布局。
S2.适应度计算。在本算法中，用适应度来评估个体的优越程度，适应度越大，越容易遗传到下一代。根据栅极的排列顺序，可以定义源极和漏极的位置信息，分别用Sx和Dx表示源极和漏极元素，源漏共享的情况用Sx+1＝Dx表示，因此源漏共享的数目为N[Sx+1＝Dx]，即N[Sx+1＝Dx]的最大值为优化目标。因此，设适应度函数为:
Fit＝maxN[Sx+1＝Dx]
按这个方法对步骤S1中编码得到的不同个体进行适应度计算，即可得到种群P，并设定总的迭代次数i、迭代计数器t＝0，进入迭代计算直到步骤S6。
S3.个体选择计算。在每个遗传算法的循环环节开始，利用选择算子根据适应度的高低从当前种群中选出适当的个体作为双亲，用于后续产生下一代个体。本方法使用的选择算子为锦标赛选择，在此算子中，从总体中随机选择多个个体，个体间相互比较适应度，最高者获胜被选择，进入下一代个体，从而得到新种群P1。
S4遗传算法交叉，产生新解(即版图新布局)的方法：采用的版图新布局的方式有三种：①任选一个管对，移动该管对到新位置；②任选两个管对交换位置；③任选一个管对，改变该管对中一个或一对管子的放置方向(左右翻转180°)。三种方式随机采用，从而得到新种群P2。
S5.染色体变异计算。通过引入变异操作跳出局部最优解，得到新的布局解集。本算法采用交换式变异方法，随机选择两个长度相同的基因序列，具有更强的变异能力，并能保留大多数的相邻信息，具有更强的跳出局部最优解，从而搜索全局最优解的能力，从而得到新种群P3。
S6.判断。将步骤S5中得到的种群P3设为P，使得迭代计数器t的值加1，并判断迭代计数器t是否等于步骤S2中定义的迭代次数i，若不满足，则回到步骤S2；若满足，则停止迭代，输出最终布局结果。
通过选择、交叉、变异操作中的自定义算子，增强了算法跳出局部最优解的能力，提升了算法的计算效率，降低了算法的运行时间。
之后需要根据最优布局设计进行布线，布线主要包括包括了：金属层走线和通孔层走线；布线偏离布线指导的多少包括：在每个布线金属层平面上的偏离值和偏离布线指导所在金属层的费用。在布线的时候遵循着当前工艺下的设计规则，采用金属线1把相同的引脚连接起来，在遇到重叠的金属线，需要采用金属线2在第二层走线，一般使用到两层金属。本版图自动生成算法中把器件信息，设计规则信息设置为可调变量参数，标准单元版图自动生成方式如附录图3所示，利于不同工艺节点时候不同设计规则的迁移。其中器件信息包括晶体管沟道长度LG；设计规则信息包括标准单元高度HSTD、线宽长度Ww、过孔宽度Wv、栅极间的距离DG、VDD/VSS连出金属条高度HVDD/HVSS、栅Dummy到边缘的距离Dd。
对于本领域的技术人员来说，可根据以上描述的技术方案以及构思，做出其它各种相应的改变以及形变，而所有的这些改变以及形变都应该属于本发明权利要求的保护范围之内。
Claims (6)
1.一种面向工艺节点可迁移的标准单元版图自动生成方法，其特征在于，定义设计规则文件和Netlist文件；利用启发式搜索算法得到最优解作为晶体管相对位置局部信息；根据所述最优解进行版图布线，对符合设计规则的标准单元版图生成GDSII文件；最后根据所述最优解和GDSII文件进行不同工艺节点的布局迁移生成新的版图；
启发式搜索算法具体为遗传算法；
所述遗传算法具体包括以下步骤：
S1.编码；
个体指每个晶体管布局，而染色体指每个晶体管的不同坐标，直接以原始数据表示染色体；栅极的排列为染色体的G段编码，其位置顺序用x表示，源漏是否翻转180°为染色体的SD段编码，由“0”和“1”表示，二者相连组成完整结构的染色体；
先定义晶体管的P区域和N区域，P区域连出的是VDD，N区域连出的是VSS；共栅的PMOS管和NMOS管垂直对齐放置，共用一条多晶栅，形成所述PMOS和NMOS管对；将得到的坐标顺序以及PMOS和NMOS管对排布方式映射到晶体管版图布局；
S2.适应度计算；
根据栅极的排列顺序，可以定义源极和漏极的位置信息，分别用S x和D x表示源极和漏极元素，源漏共享的情况用S x+1=D x表示，源漏共享的数目为N [Sx+1=Dx]，即N [Sx+1=Dx]的最大值为优化目标；设适应度函数为:
Fit = maxN [Sx+1=Dx]
对步骤S1中编码得到的不同个体进行适应度计算，即可得到种群P，并设定总的迭代次数i、迭代计数器t=0；
S3.个体选择计算；
利用选择算子根据适应度的高低从当前种群中选出适当的个体作为双亲，用于后续产生下一代个体；从总体中随机选择多个个体，个体间相互比较适应度，最高者被选择进入下一代个体，从而得到新种群P 1；
S4遗传算法交叉产生新解；
版图新布局的方式有三种：第一，任选一个管对，移动该管对到新位置；第二，任选两个管对交换位置；第三，任选一个管对，改变该管对中一个或一对管子的放置方向，三种方式随机采用从而得到新种群P 2；
S5.染色体变异计算；
通过引入变异操作跳出局部最优解，得到新的布局解集；随机选择两个长度相同的基因序列，具有更强的变异能力，并能保留大多数的相邻信息，具有更强的跳出局部最优解，从而搜索全局最优解的能力，从而得到新种群P 3；
S6.判断；
将步骤S5中得到的种群 P 3设为P，使得迭代计数器t的值加1，并判断迭代计数器t是否等于步骤S2中定义的迭代次数i，若不满足，则回到步骤S2；若满足，则停止迭代，输出最终布局结果。
2.根据权利要求1所述一种面向工艺节点可迁移的标准单元版图自动生成方法，其特征在于，把尺寸超过阈值的晶体管分成若干尺寸小于阈值的晶体管，再将分出的晶体管机芯并联连接形成晶体管对链，且满足水平排列不分开。
3.根据权利要求2所述一种面向工艺节点可迁移的标准单元版图自动生成方法，其特征在于，晶体管对链是由PMOS和NMOS管对形成的一条链，在链中相邻MOS管的源漏区通过有源区相连。
4.根据权利要求3所述一种面向工艺节点可迁移的标准单元版图自动生成方法，其特征在于，180°翻转PMOS和NMOS管对以满足链中相邻MOS管的源漏区通过有源区相连。
5.根据权利要求4所述一种面向工艺节点可迁移的标准单元版图自动生成方法，其特征在于，对于无法源漏共享的两个晶体管之间间隔大于2个单位长度后插入伪多晶硅栅Dummy。
6.根据权利要求5所述一种面向工艺节点可迁移的标准单元版图自动生成方法，其特征在于，在满足标准单元高度约束下优化宽度，通过找到允许最大化源漏共享的晶体管顺序来合成最小面积单元。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410046590.5A CN117875253B (zh) | 2024-01-11 | 一种面向工艺节点可迁移的标准单元版图自动生成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410046590.5A CN117875253B (zh) | 2024-01-11 | 一种面向工艺节点可迁移的标准单元版图自动生成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117875253A CN117875253A (zh) | 2024-04-12 |
| CN117875253B true CN117875253B (zh) | 2024-07-05 |
Family
ID=
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109376431A (zh) * | 2018-10-25 | 2019-02-22 | 烟台市奥境数字科技有限公司 | 一种智能茶艺机ai芯片版图设计方法 |
| CN115859899A (zh) * | 2023-02-06 | 2023-03-28 | 北京大学 | 一种多驱动能力的集成电路标准单元版图迁移的方法 |
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109376431A (zh) * | 2018-10-25 | 2019-02-22 | 烟台市奥境数字科技有限公司 | 一种智能茶艺机ai芯片版图设计方法 |
| CN115859899A (zh) * | 2023-02-06 | 2023-03-28 | 北京大学 | 一种多驱动能力的集成电路标准单元版图迁移的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3231741B2 (ja) | スタンダードセル、スタンダードセル列、スタンダードセルの配置配線装置および配置配線方法 | |
| US6857107B2 (en) | LSI layout method and apparatus for cell arrangement in which timing is prioritized | |
| CN110795908A (zh) | 偏差驱动的总线感知总体布线方法 | |
| CN108959666B (zh) | 集成电路设计方法及装置、芯片版图分解和着色方法及装置 | |
| US11574104B2 (en) | Analog cells utilizing complementary mosfet pairs | |
| CN112651207B (zh) | 一种异步电路物理实现方法及系统 | |
| Singh et al. | A review on VLSI floorplanning optimization using metaheuristic algorithms | |
| CN117875253B (zh) | 一种面向工艺节点可迁移的标准单元版图自动生成方法 | |
| CN116151324A (zh) | 基于图神经网络的rc互连延时预测方法 | |
| Sadeghi et al. | Automatic and simultaneous floorplanning and placement in field-programmable gate arrays with dynamic partial reconfiguration based on genetic algorithm | |
| CN117875253A (zh) | 一种面向工艺节点可迁移的标准单元版图自动生成方法 | |
| Lin et al. | Layout generator for transistor-level high-density regular circuits | |
| Suh et al. | Efficient Fab facility layout with spine structure using genetic algorithm under various material-handling considerations | |
| JP3165592B2 (ja) | データパス自動配置方法及びその装置 | |
| Kao et al. | Cross point assignment with global rerouting for general-architecture designs | |
| Lin et al. | Detailed-placement-enabled dynamic power optimization of multitier gate-level monolithic 3-D ICs | |
| Ho et al. | Nvcell 2: Routability-driven standard cell layout in advanced nodes with lattice graph routability model | |
| Lin et al. | Transistor-level layout of high-density regular circuits | |
| Chen et al. | Mixed-cell-height placement with drain-to-drain abutment and region constraints | |
| US20080134105A1 (en) | Apparatus, method and program for designing integrated circuit | |
| Hsu et al. | A two-phase non-dominated sorting particle swarm optimization for chip feature design to improve wafer exposure effectiveness | |
| JPH10173058A (ja) | 配置配線方法 | |
| KR20220161478A (ko) | 자동화된 표준 셀 설계를 위한 방법 | |
| Ye et al. | Placement mitigation techniques for power grid electromigration | |
| JP2002217300A (ja) | セル配置方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |