CN1178427C - 利用补偿方式降低时钟抖动的数字模拟转换器及转换方法 - Google Patents
利用补偿方式降低时钟抖动的数字模拟转换器及转换方法 Download PDFInfo
- Publication number
- CN1178427C CN1178427C CNB021020027A CN02102002A CN1178427C CN 1178427 C CN1178427 C CN 1178427C CN B021020027 A CNB021020027 A CN B021020027A CN 02102002 A CN02102002 A CN 02102002A CN 1178427 C CN1178427 C CN 1178427C
- Authority
- CN
- China
- Prior art keywords
- group
- waveform sampling
- clock signal
- waveform
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明披露了一种数字-模拟转换方法，可以在不同周期的两个时钟讯号下操作时，降低抖动现象，此方法包括步骤：监测两时钟讯号间的相位关系；对应第一时钟讯号的每一上升波段开始传输多组事先储存的波形取样，其中任意两组的波形取样间存在有一相位差；对应第二时钟讯号的上升波段输出各组的波形取样；以及根据相位关系，自多组事先储存的波形取样中选择一组，将其转换成模拟讯号，本发明的原理是应用多组的波形取样，利用各组取样间的相位差，以相位补偿的方式降低两种时钟讯号间的时钟抖动，本发明同时披露了一种应用上述方法的数字-模拟转换器，其中的元件包括相位监视器、多个波形取样表、多工器、数字-模拟转换电路。
Description
技术领域
本发明涉及一种数字-模拟转换器(digital-to-analog converter，DAC)及其转换方法，尤指一种在两个不同周期时钟讯号下操作的数字-模拟转换器及其转换方法，比如说，这种数字-模拟转换器及转换方法可以使用在Home PNA 1.0/2.0相容模块或其他利用事先合成波形做为产生传输讯号来源的数字传输系统，对于时钟抖动的现象可以有良好的改善效果。
背景技术
时钟抖动在传输系统中一直是个很重要的问题，传输讯号时如果存在有较大的时钟抖动，会严重影响系统的效能，如像在国际家庭网络标准Home PNA 1.0中，载有信息的讯号将被传输且被依序处理(information iscarride by signals transmitted and processed in sequence)，如果抖动太大将导致讯号失真，因此关于家庭网络的环境应用需要严格限制时钟抖动的允许范围。
虽然网络标准有不同的版本，但是Home PNA 2.0系统还是必须要能够向前回溯而与Home PNA 1.0系统相容，所以通常Home PNA 2.0系统中也内建有Home PNA 1.0相容模块，我们希望能在简化硬件复杂度但维持一定的系统效能下，使得系统中数字-模拟转换器的时钟频率能同时符合Home PNA 1.0和Home PNA 2.0的定时或时钟频率规格。
然而，主要由于使用于Home PNA 2.0系统的数字-模拟转换器的时钟频率一定和使用于Home PNA 1.0模块的情况不同，所以不是将系统时钟频率乘以一个整数这么简单，因为这两种时钟的频率差，使得经由Home PNA1.0所传输再经过数字-模拟转换电路所输出的每一波形脉冲会偏离其预期的定时，如此系统的主时钟有一大抖动，而不符合传输波形所要求的定时准确度。
要降低抖动，已知技术提供了两种方法：
1.使数字-模拟转换器的时钟频率加倍，并预先过滤讯号波形取样；以及
2.使数字-模拟转换器的时钟频率加倍，并在模拟前端电路提供一模拟滤波器，以过滤由系统时钟所驱动产生的一系列方波。
上述两种传统的方法可以将原始设计中的抖动减半，然而，这种方法需要较昂贵的数字-模拟转换电路，才能以倍速进行数字-模拟的转换，或是需要在模拟前端电路增加模拟滤波器，以同样的倍速平滑将提供给数字-模拟转换电路的原始数字方波，后者因为需要模拟滤波器而使得模拟前端电路设计变得更加复杂。
发明内容
因此，本发明的目的在提供一种数字-模拟转换器及其转换方法，可以降低数字传输系统中的时钟抖动，比起系统方法，数字-模拟转换器只需要一半的时钟频率，就可以得到相同的抖动改善效果。
本发明的另一目的在提供一种数字-模拟转换器及其转换方法，可以降低数字传输系统中的时钟抖动，但不需要大幅增加电路的复杂度即可降低时钟抖动，因此也较为节省成本。
根据本发明的第一方面，提供了一种对应具有第一周期的第一时钟讯号和具有第二周期的第二时钟讯号而产生模拟讯号的数字-模拟转换器，本发明的数字-模拟转换器包括一相位监视器，根据第一时钟讯号和第二时钟讯号间的相位关系产生一指标讯号；第一波形取样表，其内部储存有第一组的波形取样，经由第一时钟讯号驱动，对应第二时钟讯号的系列触发而依序输出第一组的波形取样；第二波形取样表，其内部储存有第二组的波形取样，经由第一时钟讯号驱动，对应第二时钟讯号的系列触发而依序输出第二组的波形取样，其中第二组的波形取样比起第一组的波形取样延迟一段时间，这个延迟时间是第二周期的一半；一多工器，其与相位监视器、第一波形取样表、第二波形取样表电连接，可以根据标准讯号选择一输出第一组波取样或第二组波形取样；以及一数字-模拟转换电路，其与多工器电连接，可以将经由多工器输出的波形取样转换成模拟讯号。
根据上述方式，数字-模拟转换器可以使用于某些数字传输系统，其第一周期并非第二周期的整数倍，如应用于同时支援网络标准Home PNA1.0和Home PNA 2.0的网络元件，例如网络印表机、数据机、网络卡或是应用于网络传输的芯片等等。
根据上述方式，第二组波形取样的延迟时间最好等于第二周期的一半。
根据本发明的第二方面，提供一种对应具有第一周期TA的第一时钟讯号和具有第二周期TB的第二时钟讯号而产生模拟讯号的数字-模拟转换器，本发明的数字-模拟转换器包括一相位监视器，根据第一时钟讯号和第二时钟讯号间的相位关系产生一指标讯号；多个波形取样表，其内部储存有多组的波形取样，每一组的波形取样分别经由第一时钟讯号驱动，对应第二时钟讯号的系列触发而依序输出该组的波形取样，其中每一组的波形取样有不同的延迟时间(即相位差)，最晚组波形取样比最早组波形取样延迟的总时间比第二周期短；一多工器，其与相位监视器及多个波形取样表电连接，可以根据指标讯号择一输出其中一组的波形取样；以及一数字-模拟转换电路，其与多工器电连接，可以将经由多工器输出的波形取样转换成模拟讯号。
根据上述构想，其第一周期并非第二周期的整数倍，关系为nA*TA＝nB*TB，其中nA和nB是正整数，而数字-模拟转换器最好包括nA个波形取样表。
根据本发明的第三方面，提供一种对应具有第一周期的第一时钟讯号和具有第二周期的第二时钟讯号而将数字讯号转换成模拟讯号的方法，此方法包括步骤：监测第一时钟讯号和第二时钟讯号间的相位关系；在第一时钟讯号的每一个上升波段时开始传输多组事先储存的波形取样，其中每一组波形取样有不同的延迟时间(相位差)；在第二时钟讯号的上升波段时输出每一组波形取样；以及根据相位关系，将其中一组事先储存的波形取样转换成欲输出的模拟讯号。
在一实施例中，利用两组事先储存的波形取样，其中的一组被转换成模拟讯号。最好是，第二组的波形取样比起第一组的波形取样延迟了一段时间，大约慢了半个第二周期。如果数据传输是开始于第二时钟周期的上升波段和接下来的下降波段之间，则系统选择第二组波形取样，将其转换成模拟讯号；如果数据传输是开始于第二时钟周期的下降波段和接下来的上升波段之间，则系统选择第一组波形取样，将其转换成模拟讯号。
附图说明
结合附图及较佳实施例的详细说明可对本发明有更深入的了解：
图1是本发明数字-模拟转换器的较佳实施例的方块图；
图2显示未使用抖动减低技术时，示波器所捕捉到的传输波形抖动；
图3显示应用本发明的数字抖动减低技术时，示波器所捕捉到的传输波形抖动；以及
图4是本发明数字-模拟转换器的另一较佳实施例的方块图。
具体实施方式
在通常的数字传输系统中使用数字-模拟转换器将数据由数字格式转换成模拟格式时，其驱动(数字-模拟转换)时钟的频率通常与系统时钟相同或是系统时钟的整数倍，否则，当传输持续进行时，传输的波形脉冲会逐渐偏离理想的定时，在系统时钟本身的抖动之外，加上了传输波形的抖动，这种抖动的产生是因为系统时钟与数字-模拟转换时钟间的频率差，就是所谓的不同步，抖动的最大值通常可以大到一个数字-模拟转换周期，现在我们以图1说明根据本发明如何降低系统的抖动。
我们假设系统时钟clk_A的周期为TA，而数字-模拟转换时钟clk_B的周期为TB，并以clk_A所驱动的传输致能讯号S1波形的上升波段表示传输事件，当传输事件发生时，在clk_B上升波段时会传送一组波形取样给数字-模拟转换电路14。请参阅图1，图1是本发明数字-模拟转换器的较佳实施例的方块图，数字-模拟转换器包括相位监视器11、两个波形取样表12、多工器13、数字-模拟转换电路14，相位监视器11监测传输致能讯号S1和clk_B的相位，据此产生相位指标讯号S2，同时输出一输出致能讯号S3，以产生两组波形取样，第一组波形取样是在clk_B的上升波段对目标的讯号波形取样生成，储存在表#1；而第二组波形取样则是在延迟了TB/2之后，对同样的目标讯号波形取样生成，储存在表#2，根据相位指标讯号S2的状态，其中一组的波形取样经由多工器输出，做为送到数字-模拟转换电路14的输出波形取样。
至于要选择哪一组的波形取样则是由下列的情况所决定，如果clk_A所驱动的传输致能讯号S1是出现在clk_B的上升波段及接下来的下降波段之间，则多工器13选择表#2的波形取样，将其依序送至数字-模拟转换电路14，进行转换；相反地，如果clk_A所驱动的传输致能讯号S1是出现在clk_B的下降波段及接下来的上升波段之间，则多工器13选择表#1的波形取样，将其依序送至数字-模拟转换电路14，进行转换。经过仔细的分析，发现传输讯号的最大抖动由c lk_B的整个周期TB变成一半的周期TB/2。
为了更进一步阐述本发明，我们以在Home PNA 2.0系统中使用HomePNA 1.0模块搭配本发明的数字-模拟转换器为例。
我们以符合Home PNA 1.0模块定时规定的60/7MHz(clk_A)时钟传输Home PNA 1.0波形，而数字-模拟转换器则是以Home PNA 2.0系统规定的32MHz(clk_B)时钟驱动，数字-模拟转换的时钟频率并非系统时钟的整数倍(56/15)，图2显示没有使用抖动减低技术时，利用示波器所撷取到的传输波形抖动，而图3则是使用本发明披露的数字抖动降低技术之后，利用示波器所撷取到的传输波形抖动，比较图2与图3，我们很轻易地看出抖动减少了，利用本发明的数字-模拟转换器可以使抖动降低一半。
因此，利用本发明的抖动降低技术，数字-模拟转换器只需要已知技术时钟频率的一半，就可以达到同样的抖动改善效果，如此，本发明所揭露的方法可以大幅降低数字-模拟转换器所需的转换率及其复杂度，这样可以使得设计数字-模拟转换电路及整个系统变得更为容易，再者，既然我们已经降低了时钟产生电路的复杂度，当然也就减少了整个系统的制造成本。
在上面的实施例说明中，我们用到了两组的波形取样供选择输出及转换，但是为了进一步降低时钟抖动，还可以提供第三组或更多组的波形取样供选择输出，新增的波形取样组可以由现存波形取样组经过某些形式的数值运算而获得，例如加减运算等。
上面的程序经过简单的推衍，可以更进一步降低抖动现象，方法如下：
1.系统时钟clk_A具有周期TA而数字-模拟转换时钟clk_B则具有周期TB，以clk_A所驱动的传输致能讯号的上升波段表示传输事件，在clk_B的上升波段时，适当地选择一组波形取样，将其传送至数字-模拟转换电路。
2.要选择较适合的传输波形取样，先找出满足下列式子的最小正整数nA和nB：
nA*TA＝nB*TB nA和nB是正整数上式表示每经过nA个clk_A的周期，clk_A和clk_B上升波段间的相位偏移就会重复一次，这里将相位偏移定义成clk_B上升波段比clk_A上升波段延迟的时间。
3.假设clk_A和clk_B在开始时没有相位偏移，找出clk_A和clk_B间的nA个相位偏移，组成数列{d1，...，dnA}，其值依从小到大的方式排列，有nA个不同的相位偏移{Δ1，...，ΔnA}，Δi属于{d1，...，dnA}，其中i＝1...n。
4.产生配合{Δ1，…，ΔnA}的nA组波形取样，每一组的取样是在一定周期间的clk_B连续波段处对目标讯号波形取样，而每一组的开始取样针对目标波形分别延迟一段时间{Δ1，…，ΔnA}，目标波形通常是有限期间内的一个脉冲，每一组的取样表示在不牺牲系统效能之下，在这个延迟时间中较为重要而不可忽略的取样。
5.产生指示clk_A和clk_B间相位偏移关系的控制讯号，利用简单的计数器加上clk-A和clk_B就可以产生这种控制讯号，控制讯号会随着clk-A和clk_B间的相位偏移变化而同步改变，配合数列{d1，...，dnA}共有nA个值，其值通常是1到nA，不过这当然不是一定的，如何设定可视系统及设计的需要。
6.当传输事件(由clk_A驱动)发生于clk_B的某一上升波段，从clk_B的下一上升波段开始，依序将对应此时clk_A和clk_B间相位差的波形取样至数字-模拟转换路。
7.当clk_A和clk_B在开始时存在有相位差是可以接受的，即每一组的波形取样有一共同的延迟部分是来自于起始的相位差，如此还是可以改善抖动的现象，唯一的限制就是在clk_A的周期TA和clk_B的周期TB间的比值要是有理数，才能符合第2点的定义。
图4是这个实施例的方块图，图中总共有nA个波形取样表，分别是表#1、表#2、…、表#nA，其生成方式如前所述，相位侦测器41持续追踪系统时钟和数字-模拟转换时钟间的关系，需要时可利用锁存器产生相位保持讯号。当传输事件发生时，启动传输致能讯号，就会产生输出致能讯号(以及相位保持讯号)，并持续一段时间(如整个波形的周期)，在这个周期内，相位监视器41对应系统时钟、数字-模拟转换时钟、相位保持讯号所产生的相位指标讯号显示两个(系统和数字-模拟转换电路)时钟间的相位偏移关系，然后多工器43根据相位指标讯号和前述原则，选择要传送输出的波形取样。
在这个实施例中需要较多的波形取样表，比起只使用两组波形取样表的实施例，成本会比较高，但是相对也减少了系统的抖动现象，对于改善抖动现象及降低硬件复杂度间的取舍就要由操作者去决定，可喜的是，成本不会增加太多，因为现代的集成电路技术让硬件(存储器)设备便宜了许多。如果使用的波形取样表数目为ns(ns＜nA)，则我们能将相位差数列{Δ1，...，ΔnA}分成ns组，每一组所包含的相位差数目可以相同，也可以不同，系统可以根据第一时钟讯号和第二时钟讯号间相位差所在的组别而选择适当的波形取样表，当然，任意相邻两组波形取样间的延迟可以相同，也可以不同，即我们可以把第二时钟讯号的周期分成相同的数等分或不同的间隔，视设计时的需要和权重而定。
在不超出本发明的权利要求的保护范围的前提下，本领域的技术人员可以对本发明作若干的修饰和变化。
Claims (7)
1.一种数字-模拟转换器，用于对应具有一第一周期的一第一时钟讯号及具有一第二周期的一第二时钟讯号产生一模拟讯号；包括：
一相位监视器，用于对应该第一时钟讯号及该第二时钟讯号间的相位关系，产生一指标讯号；
一第一波形取样表，其内部储存有一第一组波形取样，经由该第一时钟讯号驱动后，对应该第二时钟讯号的系列触发依序输出该第一组波形取样；
一第二波形取样表，其内部储存有一第二组波形取样，经由该第一时钟讯号驱动后，对应该第二时钟讯号的系列触发依序输出该第二组波形取样，其中该第二组波形取样比该第一组波形取样延迟一段时间，该时间是该第二周期的一半；
一多工器，与该相位监视器、该第一波形取样表、该第二波形取样表电连接，以对应该指标讯号，自该第一组波形取样及该第二组波形取样中选择一输出；以及
一数字-模拟转换电路，与该多工器电连接，以将该多工器输出的该组波形取样转换成该模拟讯号。
2.如权利要求1所述的数字-模拟转换器，其中该第一周期不是该第二周期的整数倍，其间存在nA*TA＝nB*TB的关系，其中nA和nB是互质的正整数。
3.一种数字-模拟转换器，用于对应具有一第一周期TA的一第一时钟讯号及具有一第二周期TB的一第二时钟讯号产生一模拟讯号，包括：
一相位监视器，用于根据该第一时钟讯号及该第二时钟讯号间的相位关系，产生一指标讯号；
多个波形取样表，其内部分别储存有一组波形取样，经由该第一时钟讯号驱动后，对应第二时钟讯号的系列触发依序输出该组波形取样，其中任两组的波形取样间存在一延迟时间，最早组波形取样及最晚组波形取样间的总延迟时间小于该第二周期；
一多工器，与该相位监视器及该多个波形取样表电连接，以对应该指标讯号，自该多组波形取样中选择一组输出；以及
一数字-模拟转换电路，与该多工器电连接，以将该多工器输出的该组波形取样转换成该模拟讯号。
4.如权利要求3所述的数字-模拟转换器，其中该第一周期不是该第二周期的整数倍，其间存在nA*TA＝nB*TB的关系，其中nA和nB是互质的正整数。
5.如权利要求4所述的数字-模拟转换器，其中该数字-模拟转换器包括nA个波形取样表。
6.一种数字-模拟转换方法，用于对应具有一第一周期的一第一时钟讯号及具有一第二周期的一第二时钟讯号将一数字讯号转换成一模拟讯号，该方法包括步骤：
监测该第一时钟讯号及该第二时钟讯号间的相位关系：
对应该第一时钟讯号的每一上升波段，开始传输多组事先储存的波形取样，其中任两组波形取样间存在有一相位差；
对应该第二时钟讯号的上升波段依序输出该多组波形取样；以及
根据该相位关系，自该多组事先储存的波形取样中选择一组以供转换成该模拟讯号。
7.如权利要求6所述的数字-模拟转换方法，其中共有两组事先储存的波形取样，分别为一第一组波形取样以及一第二组波形取样，该第二组波形取样比该第一组波形取样延迟一段时间，该延迟时间为该第二周期的一半，当该传输开始于该第二时钟讯号的上升波段及接下来的下降波段之间，则选择该第二组波形取样以供转换成该模拟讯号，当该传输开始于该第二时钟讯号的下降波段及接下来的上升波段之间，则选择该第一组波形取样以供转换成该模拟讯号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB021020027A CN1178427C (zh) | 2002-01-15 | 2002-01-15 | 利用补偿方式降低时钟抖动的数字模拟转换器及转换方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB021020027A CN1178427C (zh) | 2002-01-15 | 2002-01-15 | 利用补偿方式降低时钟抖动的数字模拟转换器及转换方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1433189A CN1433189A (zh) | 2003-07-30 |
| CN1178427C true CN1178427C (zh) | 2004-12-01 |
Family
ID=27627436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB021020027A Expired - Fee Related CN1178427C (zh) | 2002-01-15 | 2002-01-15 | 利用补偿方式降低时钟抖动的数字模拟转换器及转换方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1178427C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI569610B (zh) * | 2015-06-10 | 2017-02-01 | 晨星半導體股份有限公司 | 取樣相位差之補償裝置、取樣相位差之補償方法以及可補償取樣相位差之通訊裝置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7443323B2 (en) * | 2007-01-10 | 2008-10-28 | Freescale Semiconductor, Inc. | Calibrating a digital-to-analog converter |
| CN101079632B (zh) * | 2007-06-15 | 2011-09-28 | 智原科技股份有限公司 | 低抖动的扩频时钟发生器 |
| CN101232333B (zh) * | 2008-01-16 | 2011-06-22 | 中兴通讯股份有限公司 | 时钟抖动测量方法和用于测量时钟抖动的示波器 |
| CN105447218A (zh) * | 2014-12-22 | 2016-03-30 | 北京大学深圳研究生院 | 一种射频直接带通采样数字接收系统中时钟抖动消除方法 |
| US9928870B1 (en) * | 2017-09-29 | 2018-03-27 | Nxp B.V. | System and method for providing an output signal without or with reduced jitter based upon an input signal notwithstanding phase changes in a clock signal |
| CN113708759B (zh) * | 2020-05-22 | 2024-03-15 | 瑞昱半导体股份有限公司 | 时间交错式模拟数字转换器 |
-
2002
- 2002-01-15 CN CNB021020027A patent/CN1178427C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI569610B (zh) * | 2015-06-10 | 2017-02-01 | 晨星半導體股份有限公司 | 取樣相位差之補償裝置、取樣相位差之補償方法以及可補償取樣相位差之通訊裝置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1433189A (zh) | 2003-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1077743C (zh) | 多相滤波器和利用它补偿定时误差的装置及方法 | |
| CN1258150C (zh) | 半导体器件 | |
| CN1178427C (zh) | 利用补偿方式降低时钟抖动的数字模拟转换器及转换方法 | |
| CN1211720C (zh) | 时钟脉冲产生器 | |
| CN1154907C (zh) | 数据转换装置 | |
| EP0760514A2 (en) | Analog to digital converter, decimation and storage system | |
| CN1147047C (zh) | 用于一数字倍频器的组合延迟电路 | |
| CN1110135C (zh) | 高效率的插入滤波器的硬件 | |
| CN1110134C (zh) | 针对冗长噪声的数字噪声消除滤波器及其方法和系统 | |
| CN1074632C (zh) | 采样率变换方法及装置 | |
| CN1191420A (zh) | 串并转换器 | |
| CN1604638A (zh) | 数据限幅电路、集成电路和数据检测方法 | |
| CN112711393B (zh) | 一种基于fpga的实时多通道累加方法 | |
| CN2935633Y (zh) | 一种模数转换装置 | |
| CN1165449A (zh) | 时钟信号发生装置和时钟信号发生方法 | |
| CN100343679C (zh) | 驱动受测电子元件的测试脉冲的产生方法与系统 | |
| CN1167002C (zh) | 可适用于各种脉冲规格的ide控制装置 | |
| CN1219353C (zh) | 控制pwm脉冲产生音量大小的装置及方法 | |
| CN1784832A (zh) | 递归比特流转换器以及递归比特流转换方法 | |
| CN1157507A (zh) | 数/模转换器接口装置 | |
| CN2750567Y (zh) | 一种改进型信号发生器 | |
| CN210515010U (zh) | 一种欠采样采集高速信号的系统 | |
| CN1152752A (zh) | 非单周期循环的波形产生装置 | |
| CN85100582A (zh) | 可编程的脉冲干扰仿真器 | |
| SU1327281A1 (ru) | Цифровой фильтр |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |