CN1167002C - 可适用于各种脉冲规格的ide控制装置 - Google Patents

可适用于各种脉冲规格的ide控制装置 Download PDF

Info

Publication number
CN1167002C
CN1167002C CNB021197261A CN02119726A CN1167002C CN 1167002 C CN1167002 C CN 1167002C CN B021197261 A CNB021197261 A CN B021197261A CN 02119726 A CN02119726 A CN 02119726A CN 1167002 C CN1167002 C CN 1167002C
Authority
CN
China
Prior art keywords
phase
pulse
hard disk
ide
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB021197261A
Other languages
English (en)
Other versions
CN1392468A (zh
Inventor
王泽贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CNB021197261A priority Critical patent/CN1167002C/zh
Publication of CN1392468A publication Critical patent/CN1392468A/zh
Application granted granted Critical
Publication of CN1167002C publication Critical patent/CN1167002C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种可适用于各种脉冲规格的IDE控制装置,主要接设于一脉冲发生器,其特征是主要包含有一锁相回路及一IDE控制器,其中该锁相回路是可接收来自该脉冲发生器的脉冲信号,并以产生多个需求的脉冲信号,而该IDE控制器则包含有一用以选择适用脉冲信号及切换动作硬盘的选择与一用以产生传输信号的接口模组,可由选择模组连接该锁相回路,并选择适用于各硬盘的脉冲信号后,由接口模组产生对应的传输信号,通过一IDE汇流排而对对应的硬盘进行存取,可提供最高的传输效率,而具实用性。

Description

可适用于各种脉冲规格的IDE控制装置
技术领域
本发明涉及一种IDE控制装置,特别涉及一种可适用于各种脉冲规格的IDE控制装置。
背景技术
近年来,由于资讯相关产业的高度发展以及人们对资讯产品运算及传输速度的要求日益增加,驱使业者不断研发改良,不断开发出各种新的产品规格。就硬盘而言,在短短的时间内,业者就推陈出新了几种规格,由稍早的ATA(Advanced Technology Attachment)、ATA33、ATA66乃至于ATA100以及最近的ATA133,每推出一新的规格就使硬盘的传输速率向前迈进一步。
然而,在新旧规格产品交替之际,虽然新的规格大部分都可以兼容旧规格产品,在操作上不会产生问题,但却会对产品的效能有所影响。请参阅图1,是已知的IDE(Integrated device electronics)控制架构的方块示意图。如图所示,其主要是于主控制芯片14(如南桥芯片)中设有一IDE控制器(Integrated device electronics controller)16,可通过一IDE汇流排17而连接并控制一第一硬盘18及一第二硬盘19,其中该1DE控制器16所据以产生传输信号的脉冲信号是由一脉冲发生器12所产生,其所产生脉冲信号的频率是依不同主机板规格而不同,可为PC100的100MHz及PC133的133MHz。若为PC100时,因其所提供的脉冲频率为100MHz,故即使有传输速率较高的ATA133硬盘,亦无法发挥其应有的高速传输功效。若主机板规格为PC133时,其提供的外频为133MHz,可搭配ATA133硬盘而发挥其高速的传输效能。但当其搭配ATA100的硬盘时,则由于ATA100的规格是每17至20ns(相当于PC100两个脉冲周期)传输一个字符(Word),而PC133每一脉冲周期的长度为7.5ns,必需有3个脉冲周期才能传输一个字符,亦即只能达到相当脉冲频率89MHz的效率,无形中使传输效率大打折扣。
因此,如何针对上述常用IDE控制架构的缺点,以及使用时所产生的问题提出一种新颖的解决方案,设计出一种可有效兼容各不同脉冲规格的产品,且可将各种产品的传输效率做最高度的发挥,长久以来一直是使用者殷切盼望及本发明人欲行解决的困难点所在,而本发明人基于多年从事于资讯产业的相关研究、开发、及销售的实务经验,乃思及改进的意念,经多方设计、探讨、试作样品及改进后,终于研究出一种可适用于各种脉冲规格的IDE控制装置,以解决上述的问题。
发明内容
本发明是要提供一种可适用于各种脉冲规格的IDE控制装置,以解决使其可产生并选择适用于各硬盘的脉冲信号,以提供最高的传输效率的技术问题。
解决上述技术问题所采用的技术方案是这样的:
一种可适用于各种脉冲规格的IDE控制装置,主要接设于一脉冲发生器,其特征是:设置一锁相回路,接收来自该脉冲发生器的脉冲信号,以产生多个需求的脉冲信号;
尚包括有一IDE控制器,该IDE控制器包含有一用以选择适用脉冲信号及切换动作硬盘的选择模组与一用以产生传输信号的接口模组,该选择模组连接该锁相回路,并选择适用于各硬盘的脉冲信号后由接口模组产生对应的传输信号,通过一IDE汇流排而对对应的硬盘进行存取。
该选择模组是包含有多个脉冲选择器及一硬盘选择器,各脉冲选择器分别连接锁相回路,可选择对应硬盘所适用的脉冲信号,而硬盘选择器则可依据一存取信号的要求而切换对应的动作硬盘;
该IDE控制器尚包含多个相位发生器,连接于锁相回路,可分别接收对应的脉冲信号,并依各脉冲信号而产生对应的相位信号;
该接口模组是包含有一共用电路、一相位关系电路及一接口电路,该共用电路连接选择模组,是不受各脉冲相位信号影响的电路,相位关系电路则连接各相位发生器,处理与相位相关的信号,两者皆连接至接口电路而汇整为一完整的传输信号,通过IDE汇流排而对硬盘做存取动作;
该相位关系电路是包含有对应于多个相位发生器的多个相位电路,分别连接对应的相位发生器,并设有一相位选择器连接各相位电路与接口电路,用以选择对应于动作硬盘脉冲规格的相位电路;
该锁相回路所产生多个需求脉冲信号是包含有频率100MHz及133MHz的脉冲信号;
该IDE控制装置是可整合于一主控制芯片中。
一种可适用于各种脉冲规格的IDE控制装置,主要接设于一脉冲发生器,其特征是:设置一锁相回路,接收来自该脉冲发生器的脉冲信号,以产生多个需求的脉冲信号;
一选择模组,连接该锁相回路,可用以选择适用于各硬盘的脉冲信号及切换动作硬盘;
一接口模组,连接该选择模组,可产生对应的传输信号,并通过一IDE汇流排而对对应的硬盘进行存取;
尚包含有对应于锁相回路所产生多个脉冲信号的多个相位发生器,可分别依据各脉冲信号而产生对应的相位信号;
该选择模组是包含有多个脉冲选择器及一硬盘选择器,各脉冲选择器分别连接锁相回路,并选择对应硬盘所适用的脉冲信号,而硬盘选择器则可依据一存取信号的要求而切换对应的动作硬盘。
本发明是提供一种可适用于各种脉冲规格的IDE控制装置,其主要是于IDE控制器增设一锁相回路及一选择模组,可产生并选择适用于各硬盘的脉冲信号,以提供最高的传输效率;同时并包含有多个相位发生器,可依各频率的脉冲信号产生对应的相位信号;并且其选择模组包含有多个选择器,可选择适用于各硬盘的脉冲信号及依系统的存取信号而切换对应的动作硬盘;另外其接口模组包含有相位关系电路,可处理与相位相关的信号,从而解决了使其可产生并选择适用于各硬盘的脉冲信号,以提供最高的传输效率的技术问题。
本发明结构简单,主要包含有一锁相回路及一IDE控制器,其中该锁相回路是可接收来自一脉冲发生器的脉冲信号,并以产生多个需求的脉冲信号,而该IDE控制器则包含有一用以选择适用脉冲信号及切换动作硬盘的选择模组与一用以产生传输信号的接口模组,可由选择模组连接该锁相回路,并选择适用于各硬盘的脉冲后,由接口模组产生对应的传输信号,通过一IDE汇流排而对对应的硬盘进行存取,可提供最高的传输效率,而具实用性。
附图说明
图1是常用IDE控制架构的方块示意图;
图2是本发明一较佳实施例的方块示意图;
图3是本发明IDE控制器中选择模组及接口模组一较佳实施例的电路方块图;
图4是本发明切换点与相位关系的时序图。
具体实施方式
首先,请参阅图2,是本发明一较佳实施例的方块示意图。如图所示,其主要是包含有一锁相回路(Phase locked loop,PLL)245,可接收来自一脉冲发生器(clock generator)22的脉冲信号,以产生多个脉冲信号,如频率100MHz及133MHz或其它频率的脉冲信号,并将产生的脉冲信号传送到设于IDE控制器26中的选择模组30。该选择模组30可于系统启动时,根据侦测所得的各硬盘规格选定各硬盘所适用的脉冲信号。当系统于作业时,该选择模组30可依系统的存取命令而切换对应的动作硬盘,将信号传送到接口模组40以产生传输信号后,可通过一IDE汇流排27而将存取命令传送到第一硬盘28或第二硬盘29,以进行存取的动作。
其次,请参阅图3,是本发明IDE控制器中选择模组与接口模组一较佳实施例的电路方块图。如图所示,本发明的选择模组30是包含有多个选择器,其中第一脉冲选择器32对应于第一硬盘,可于系统启动时根据侦测的结果而选择以100MHz或133MHz的脉冲信号传送信息,而第二脉冲选择器34则对应于第二硬盘,亦可选择适用于第二硬盘的脉冲信号,而硬盘选择器36则可存取信号之求而切换对应的动作硬盘。IDE控制器26尚包含有多个相位发生器,如第一相位发生器57与第二相位发生器59,可分别接收100MHz与133MHz的脉冲信号而产生对应的相位信号,之后与选择模组30的信号一起传送到接口模组40中。选择模组40包含有一共用电路42及一相位关系电路50,其中共用电路42连接选择模组30而接收其信号,而相位关系电路50则包含有对应于相位发生器的多个相位电路,如第一相位电路52与第二相位电路54,分别连接其对应的第一相位发生器5 7与第二相位发生器59而可处理其相位信号,而相位选择器56则可选择对应于动作硬盘的相位信号,将之传送到接口电路44中,与共用电路42传入的信号汇整后而成为一完整的传输信号,借以通过IDE汇流排27而对对应的硬盘进行存取的动作。
最后,请参阅图4,是本发明切换点与相位关系的时序图。如图所示,就100MHz与133MHz的脉冲信号(PH100与PH133)而言,由于100MHz信号每一脉冲周期的长度为10ns,而133MHz信号则为7.5ns,亦即每三个100MHz的相位信号(PH100)会与四个133MHz的相位信号(PH133)的长度相等。为了避免不同脉冲规格的硬盘于切换时,因两脉冲信号处于上升或下降的不同状态而产生错误,故切换的时间点可选于133MHz脉冲四的倍数相位的下降缘之后,以确保两种脉冲信号都是处于下降的状态。对于其它不同频率的脉冲间的切换亦可依同样的原理选定切换的时间点。
本发明的锁相回路与IDE控制器是可整合于一主控制芯片(如图2中的24所示)之中,亦即于一包含有如本发明所述IDE控制器的主控制芯片(如南桥芯片)中增设一锁相回路,借以产生所需求的脉冲信号。另外,该锁相回路亦可直接设于IDE控制器中,并利用其所产生的脉冲信号。
由于在不同脉冲规格产品的兼容运用上,只有提供最适于各规格产品的脉冲信号,才能将各种规格产品的效率最大的发挥。以上述的实施例而言,若能提供200MHz的脉冲信号,则可同时将ATA100与ATA133的传输效率发挥到最高,然而将脉冲频率拉高到200MHz已是属于下一个世代产品的技术,其开发难度与制作的成本都太高,实不符合经济效益。故本发明不仅可有效兼容于各种脉冲规格的硬盘产品,将其传输效率做最高度的发挥,且无需花费太高的成本,实是业者对产品提升的一大利器。
以上所述,仅为本发明的一较佳实施例而已,并非用来限定本发明实施的范围,即凡依本发明申请专利范围所述的形状、构造、特征及精神所为的均等变化与修饰,均应包括于本发明的申请专利范围内。
综上所述,本发明是有关一种可适用于各种脉冲规格的IDE控制装置,其主要是于IDE控制器增设一锁相回路及一选择模组,可产生并选择适用于各硬盘的脉冲信号,以提供最高的传输效率。故本发明实为一富有新颖性、先进性,及可供产业利用功效者,已符合发明专利申请要件,故依法提出发明专利申请。

Claims (10)

1、一种可适用于各种脉冲规格的IDE控制装置,主要接设于一脉冲发生器,其特征是:设置一锁相回路,接收来自该脉冲发生器的脉冲信号,以产生多个需求的脉冲信号;包括有一IDE控制器,该IDE控制器包含有一用以选择适用脉冲信号及切换动作硬盘的选择模块与一用以产生传输信号的接口模块,该选择模块连接该锁相回路,并选择适用于各硬盘的脉冲信号后由接口模块产生对应的传输信号,通过一IDE汇流排而对对应的硬盘进行存取。
2、根据权利要求1所述的可适用于各种脉冲规格的IDE控制装置,其特征是:该选择模块是包含有多个脉冲选择器及一硬盘选择器,各脉冲选择器分别连接锁相回路,可选择对应硬盘所适用的脉冲信号,而硬盘选择器则可依据一存取信号的要求而切换对应的动作硬盘。
3、根据权利要求1所述的可适用于各种脉冲规格的IDE控制装置,其特征是:该IDE控制器尚包含多个相位发生器,连接于锁相回路,可分别接收对应的脉冲信号,并依各脉冲信号而产生对应的相位信号。
4、根据权利要求3所述的可适用于各种脉冲规格的IDE控制装置,其特征是:该接口模块是包含有一共用电路、一相位关系电路及一接口电路,该共用电路连接选择模块,是不受各脉冲相位信号影响的电路,相位关系电路则连接各相位发生器,处理与相位相关的信号,两者皆连接至接口电路而汇整为一完整的传输信号,通过IDE汇流排而对硬盘做存取动作。
5、根据权利要求4所述的可适用于各种脉冲规格的IDE控制装置,其特征是:该相位关系电路是包含有对应于多个相位发生器的多个相位电路,分别连接对应的相位发生器,并设有一相位选择器连接各相位电路与接口电路,用以选择对应于动作硬盘脉冲规格的相位电路。
6、根据权利要求1所述的可适用于各种脉冲规格的IDE控制装置,其特征是:该锁相回路所产生多个需求脉冲信号是包含有频率100MHz及133MHz的脉冲信号。
7、根据权利要求1所述的可适用于各种脉冲规格的IDE控制装置,其特征是:该IDE控制装置是可整合于一主控制芯片中。
8、根据权利要求1所述的可适用于各种脉冲规格的IDE控制装置,其特征是:尚包含有一选择模块,连接该锁相回路,可用以选择适用于各硬盘的脉冲信号及切换动作硬盘;
一接口模块,连接该选择模块,可产生对应的传输信号,并通过一IDE汇流排而对对应的硬盘进行存取。
9、根据权利要求8所述的可适用于各种脉冲规格的IDE控制装置,其特征是:尚包含有对应于锁相回路所产生多个脉冲信号的多个相位发生器,可分别依据各脉冲信号而产生对应的相位信号。
10、根据权利要求8所述的可适用于各种脉冲规格的IDE控制装置,其特征是:该选择模块是包含有多个脉冲选择器及一硬盘选择器,各脉冲选择器分别连接锁相回路,并选择对应硬盘所适用的脉冲信号,而硬盘选择器则可依据一存取信号的要求而切换对应的动作硬盘。
CNB021197261A 2002-05-15 2002-05-15 可适用于各种脉冲规格的ide控制装置 Expired - Lifetime CN1167002C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB021197261A CN1167002C (zh) 2002-05-15 2002-05-15 可适用于各种脉冲规格的ide控制装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB021197261A CN1167002C (zh) 2002-05-15 2002-05-15 可适用于各种脉冲规格的ide控制装置

Publications (2)

Publication Number Publication Date
CN1392468A CN1392468A (zh) 2003-01-22
CN1167002C true CN1167002C (zh) 2004-09-15

Family

ID=4744754

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021197261A Expired - Lifetime CN1167002C (zh) 2002-05-15 2002-05-15 可适用于各种脉冲规格的ide控制装置

Country Status (1)

Country Link
CN (1) CN1167002C (zh)

Also Published As

Publication number Publication date
CN1392468A (zh) 2003-01-22

Similar Documents

Publication Publication Date Title
CN1258150C (zh) 半导体器件
CN1767055A (zh) 延迟锁定回路及其锁定方法
US6768431B2 (en) Serial-to-parallel data converter and method of conversion
CN1767048A (zh) 锁存时钟生成电路及串并行变换电路
CN1268058C (zh) 具有不同时钟的多个设备的时钟同步装置和方法
CN1734539A (zh) 显示面板驱动装置
JP2003173159A5 (zh)
CN1959839A (zh) 用于获得存储器系统的时钟的系统与方法
CN1832351A (zh) 通用时钟同步器及通用时钟同步方法
CN1167002C (zh) 可适用于各种脉冲规格的ide控制装置
CN1264366C (zh) 一种公平的总线仲裁方法及仲裁装置
CN1848236A (zh) 双分辨率电路架构,及应用其的显示面板及电子装置
CN1277685A (zh) 存储器控制器和存储器控制方法
CN106598135A (zh) 一种dds信号发生器
CN1433189A (zh) 利用补偿方式降低时钟抖动的数字模拟转换器及转换方法
CN1531778A (zh) 时钟电路的方法与设备
CN1315018C (zh) 时钟脉冲切换系统及其时钟脉冲切换方法
CN100339793C (zh) 选通信号及并列数据信号的输出电路
CN1148249A (zh) 具有低功率消耗的同步半导体存贮装置
CN1399404A (zh) 相位差检测电路
CN1588639A (zh) 集成电路复位方法及复位系统
CN1731369A (zh) 扩展存贮空间的装置和随机访问方法
TW544991B (en) IDE control device suitable for various kinds of clock specifications
CN1243295C (zh) 时钟信号切换电路
CN1674440A (zh) 动态多重输入优先权多任务器及其选择信号的方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20040915

CX01 Expiry of patent term