CN117835546B - 转接卡的电路板及服务器系统 - Google Patents

Abstract

本发明涉及电路板技术领域，公开了一种转接卡的电路板及服务器系统，该电路板包括：基板，至少一个焊接区，设置在所述基板上；所述焊接区包括一对顶层焊盘排和一对底层焊盘排，一对顶层焊盘排用于分别与所述CEM连接器的两排引脚对应连接；一对底层焊盘排用于分别与各自对应的通信线缆连接；多个导电通孔，开设在所述焊接区；所述导电通孔使所述顶层焊盘排中的焊盘和所述底层焊盘排中的焊盘通过所述导电通孔对应连接。本发明实施例将顶层焊盘排中的焊盘和底层焊盘排中的焊盘通过导电通孔对应连接，无需在电路板内部进行走线，从而大大减少了电路板内部通信时产生的链路损耗。

Description

转接卡的电路板及服务器系统

技术领域

本发明涉及电路板技术领域，具体涉及一种转接卡的电路板及服务器系统。

背景技术

目前Riser卡应用于服务器中时，通常是作为连接载体对服务器系统的各种配置之间进行兼容。对于Riser卡所在的通信链路，其连接关系一般为CPU处理器通过主板走线连接MCIO连接器，MCIO连接器再与线缆的一端连接，线缆的另一端连接Riser卡上的MCIO连接器，Riser卡上的MCIO连接器通过Riser卡上的PCB板走线连接CEM连接器，CEM连接器上再插入用到的PCIE设备。其中，MCIO连接器处于PCB板的BOT层，CEM连接器处于PCB板的TOP层。

由于此链路中的通孔，连接器等位置都为阻抗不连续点，且链路走线较长，使得链路损耗较大，严重影响信号的传输质量。

发明内容

有鉴于此，本发明提供了一种转接卡的电路板及服务器系统，以解决链路走线较长，使得链路损耗较大的问题。

第一方面，本发明提供了一种转接卡的电路板，该电路板包括：

基板，至少由层叠设置的顶层、中间层以及底层构成；

至少一个焊接区，设置在所述基板上；所述焊接区用于与CEM连接器进行焊接；

所述焊接区包括一对顶层焊盘排和一对底层焊盘排，一对顶层焊盘排用于分别与所述CEM连接器的两排引脚对应连接；一对底层焊盘排用于分别与各自对应的通信线缆连接；

多个导电通孔，开设在所述焊接区；所述导电通孔沿层叠方向依次贯穿所述顶层、所述中间层以及所述底层，使所述顶层焊盘排中的焊盘和所述底层焊盘排中的焊盘通过所述导电通孔对应连接。

有益效果：本发明实施例将顶层焊盘排中的焊盘和底层焊盘排中的焊盘通过导电通孔对应连接，相较于现有技术的电路板布局而言，无需在电路板内部进行走线，从而大大减少了顶层焊盘排和底层焊盘排在电路板内部通信时产生的链路损耗。扩大了高速链路特别是PCIE5.0可支持的链路范围，为PCIE5.0的长链路设计提供了一种解决方案。并且，由于在电路板内部进行走线，因此电路板的不再需要超低损耗特性的板材，直接用普通的FR4材料即可，相较于超低损耗特性的板材而言，使用普通的FR4材料可节省板材成本77%以上。进一步地，由于电路板不再需要走线层面，所以电路板的层数可从12层甚至16层降低到6层，以上也大大节省了电路板的成本，提高了产品性价比。

在一种可选的实施方式中，一对顶层焊盘排分别为第一顶层焊盘排和第二顶层焊盘排，一对底层焊盘排分别为第一底层焊盘排和第二底层焊盘排；

每个顶层焊盘排由多个顶层焊盘组构成，每个顶层焊盘组的焊盘均包括第一地极、第一信号正极、第一信号负极、第二地极；

每个底层焊盘排由多个底层焊盘组构成，每个底层焊盘组的焊盘均包括第三地极、第二信号正极、第二信号负极、第四地极；

所述导电通孔包括过孔，第一信号正极和第二信号正极通过第一个过孔通信连接，第一信号负极和第二信号负极通过第二个过孔通信连接。

有益效果：本发明实施例通过设置第一顶层焊盘排和第二顶层焊盘排，第一底层焊盘排和第二底层焊盘排，这样的话，技术人员可以根据CEM连接器的实际连接情况，直接与电路板安装即可，例如，当技术人员选用CEM连接器与电路板的其中一个焊接区进行连接时，使焊接区上的第一顶层焊盘排与CEM连接器的一排引脚连接，第二顶层焊盘排与CEM连接器的另一排引脚连接。因此，提高了技术人员选用电路板的灵活度，在一定程度上可以提高生产效率。

在一种可选的实施方式中，在所述第一顶层焊盘排与所述第一底层焊盘排连接时：

所述第一顶层焊盘排的第一信号正极与所述第一底层焊盘排的第二信号正极对应连接，所述第一顶层焊盘排的第一信号负极与所述第一底层焊盘排的第二信号负极对应连接；

所述第一顶层焊盘排的第一地极与所述第一底层焊盘排的第三地极对应连接，所述第一顶层焊盘排的第二地极与所述第一底层焊盘排的第四地极对应连接。

在一种可选的实施方式中，所述导电通孔还包括：

多个第一地孔，开设在所述第一顶层焊盘排的第一地极上，所述第一地孔依次贯穿所述顶层、所述中间层以及所述底层；所述第一地孔与基板的接地层连接。

在一种可选的实施方式中，所述第一顶层焊盘排的第一地极上开设有三个第一地孔，其中一个第一地孔与所述第一顶层焊盘排的第一信号正极的中心区域对齐；三个第一地孔之间等间距设置。

在一种可选的实施方式中，所述导电通孔还包括：

多个第二地孔，开设在所述第一顶层焊盘排的所述第二地极上，所述第二地孔依次贯穿所述顶层、所述中间层以及所述底层；所述第二地孔与基板的接地层连接。

在一种可选的实施方式中，所述第一顶层焊盘排的第二地极上开设有三个第二地孔，其中一个第二地孔与所述第一信号负极的中心区域对齐；三个第二地孔之间等间距设置。

在一种可选的实施方式中，所述导电通孔还包括：

第三地孔，沿三个所述第一地孔的排列方向，所述第三地孔开设在所述第三地极的前后两端；所述第三地孔依次贯穿所述底层、所述中间层以及所述顶层；所述第三地孔通过所述顶层中的走线与所述第一地孔连接；

第四地孔，沿三个所述第二地孔的排列方向，所述第四地孔开设在所述第四地极的前后两端，所述第四地孔依次贯穿所述底层、所述中间层以及所述顶层；所述第四地孔通过所述顶层中的走线与所述第二地孔连接。

在一种可选的实施方式中，在所述第二顶层焊盘排与所述第二底层焊盘排连接时：

所述第二顶层焊盘排的第一信号正极与所述第二底层焊盘排的第二信号正极对应连接，所述第二顶层焊盘排的第二信号正极与所述第二底层焊盘排的第二信号负极对应连接；

所述第二顶层焊盘排的第一地极与所述第二底层焊盘排的第三地极对应连接，所述第二顶层焊盘排的第二地极与所述第二底层焊盘排的第四地极对应连接。

在一种可选的实施方式中，所述导电通孔还包括：

多个第五地孔，开设在所述第二顶层焊盘排的第一地极上，所述第五地孔依次贯穿所述顶层、所述中间层以及所述底层；所述第五地孔与基板的接地层连接。

在一种可选的实施方式中，所述第二顶层焊盘排的第一地极上开设有三个第五地孔，其中一个第五地孔与所述第二顶层焊盘排的第一信号正极的中心区域对齐；三个第五地孔之间等间距设置。

在一种可选的实施方式中，所述导电通孔还包括：

多个第六地孔，开设在所述第二顶层焊盘排的第二地极上，所述第六地孔依次贯穿所述顶层、所述中间层以及所述底层；所述第六地孔与基板的接地层连接。

在一种可选的实施方式中，所述第二顶层焊盘排的第二地极上开设有三个第六地孔，其中一个第六地孔与所述第二顶层焊盘排的第一信号负极的中心区域对齐；三个第六地孔之间等间距设置。

在一种可选的实施方式中，所述导电通孔还包括：

两个第七地孔，开设在所述第二顶层焊盘排的第一地极的一侧；所述第七地孔通过所述顶层中的走线与所述第五地孔通信连接；

第八地孔，开设在所述顶层，且位于所述第七地孔远离所述第二顶层焊盘排的第一地极的一侧；所述第八地孔通过所述顶层中的走线与所述第七地孔通信连接。

在一种可选的实施方式中，所述导电通孔还包括：

两个第九地孔，开设在所述第二顶层焊盘排的所述第二地极的一侧；所述第九地孔通过所述顶层中的走线与所述第六地孔通信连接；

第十地孔，开设在所述顶层，且位于所述第九地孔远离所述第二顶层焊盘排的第二地极的一侧；所述第十地孔通过所述顶层中的走线与所述第九地孔通信连接。

在一种可选的实施方式中，所述中间层设置有四层，沿着层叠方向，依次设置有第一接地层、第一功能层、第二功能层、第二接地层。

在一种可选的实施方式中，所述顶层中敷设有第一差分信号线，所述第一接地层中位于所述第一差分信号线的引脚下方的区域设置有第一挖空区；所述第一功能层上设置有地平面，所述地平面同时与所述第一挖空区、所有的地孔对应设置。第一功能层可以为接地层或者电源层，对此并不进行限制，本领域技术人员可以根据实际情况进行改变。

有益效果：由于CEM连接器的引脚宽度较宽，其参考平面为第一接地层的地。此种情况下其阻抗值比需要的阻抗值小很多。为了增加CEM连接器的引脚处的阻抗，将第一差分信号线的引脚下方的第一接地层的地挖空，使第一差分信号线的引脚参考第一功能层的地，从而可以增大此处的阻抗值。同时，还可以给第一差分信号线提供回流路径，从而可优化信号的质量。

在一种可选的实施方式中，所述底层中敷设有第二差分信号线，所述第一接地层中位于所述第二差分信号线的引脚下方的区域设置有第二挖空区；所述第一功能层上设置有地平面，所述地平面同时与所述第二挖空区、所有的地孔对应设置。进一步地，第二功能层同样可以为接地层或者电源层，对此并不进行限制，本领域技术人员可以根据实际情况进行改变。

有益效果：由于底层焊盘组的焊盘宽度较宽，其参考平面为第二接地层的地。此种情况下其阻抗值比需要的阻抗值小很多。为了增加底层焊盘组的焊盘处的阻抗，将第二差分信号线的引脚上方的第二接地层的地挖空，使第二差分信号线的引脚参考第二功能层的地，从而可以增大此处的阻抗值。同时，还可以给第二差分信号线提供回流路径，从而可优化信号的质量。

在一种可选的实施方式中，所述第一差分信号线与所述第二差分信号线在经过部分所述导电通孔之后，对所经过的导电通孔周边的铺铜面进行挖空，使导电通孔的阻抗在76.5ohm至93.5ohm之间。

第二方面，本发明还提供了一种服务器系统，该服务器系统包括：

主板，设置有CPU处理器；

如上述任一实施方式所述的电路板，设置有顶层焊盘排和底层焊盘排；所述底层焊盘排与通信线缆的一端连接，所述通信线缆的另一端与所述主板连接；

CEM连接器，与所述顶层焊盘排连接；所述CEM连接器用于插接PCIE设备。

附图说明

为了更清楚地说明本发明具体实施方式或相关技术中的技术方案，下面将对具体实施方式或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例中CEM连接器与电路板焊接好之后在第一方向的示意图；

图2为本发明实施例中CEM连接器与电路板焊接好之后在第二方向的示意图；

图3为图1或图2中电路板顶层和底层重合的平面图；

图4为图3中部分引脚的平面图；

图5为图4中A部分的电路板的立体图；

图6为图4或图5中电路板顶层和底层结合的平面图；

图7为图4中A部分或图5中的电路板第一接地层和顶层结合的平面图；

图8为图4中A部分或图5中电路板第二接地层和顶层结合的平面图；

图9为图4中B部分的电路板的立体图；

图10为图4或图9中电路板顶层和底层结合的平面图；

图11为图4中B部分或图9中电路板第一接地层和顶层结合的平面图；

图12为图4中B部分或图9中电路板第二接地层和顶层结合的平面图；

图13为电路板中铺铜面上挖空区域的整体平面图；

图14为图13中C部分的放大示意图；

图15为本发明实施例中电路板第一功能层的整体平面图；

图16为图15中D部分的放大示意图；

图17为图15中E部分的放大示意图；

图18为本发明实施例中电路板第二功能层的整体平面图；

图19为图18中F部分的放大示意图；

图20为图18中G部分的放大示意图；

图21为本发明实施例中仿真结果的示意图。

附图标记说明：

1、顶层；

21、第一地极；211、第一地孔；212、第五地孔；22、第一信号正极；23、第一信号负极；24、第二地极；241、第二地孔；242、第六地孔；

31、第三地极；311、第三地孔；312、第七地孔；313、第八地孔；32、第二信号正极；33、第二信号负极；34、第四地极；341、第四地孔；342、第九地孔；343、第十地孔；

4、过孔；5、基板；6、CEM连接器；61、第一顶层焊盘排；62、第二顶层焊盘排。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通工人而言，可以具体情况理解上述术语在本发明中的具体含义。

此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

随着电子产品的普及，互联网的兴起，对服务器的需求越来越大，服务器的各种不同配置也越来越多，为了满足不同的配置需求，Riser卡的设计应运而生，目前Riser卡已经大规模应用于服务器的各种配置设计中，并为服务器系统的各种配置兼容提供了连接载体。对于用到Riser的通信链路，其连接关系一般为CPU处理器通过主板走线连接MCIO连接器，MCIO连接器再与线缆的一端连接，线缆的另一端连接Riser卡上的MCIO连接器，Riser卡上的MCIO连接器通过Riser卡上的PCB板走线连接CEM连接器，CEM连接器上再插入用到的PCIE设备。其中，MCIO连接器处于PCB板的BOT层，CEM连接器处于PCB板的TOP层。此链路中的过孔，连接器等位置都为阻抗不连续点，且链路走线较长，损耗较大。随着PCIE设备从PCIE4.0升级到PCIE5.0，其信号速率也从16GT/s升级到32GT/s,随着信号速率的提高，对链路的损耗提出了更高的要求。

对于通过Riser进行连接的PCIE长链路设计，传统的设计方式很多时候并不能满足PCIE5.0的损耗规范要求，只能降速到PCIE4.0使用。如果服务器支持PCIE5.0，因链路较长，链路降速到PCIE4.0使用，无法发挥PCIE5.0速度优势，从而也大大降低了新产品的竞争优势。

下面结合图1至图21，描述本发明的实施例。

根据本发明的实施例，一方面，提供了一种电路板，该电路板包括基板5、焊接区以及多个导电通孔。

具体地，在本实施例中，基板5由层叠顶层1、中间层以及底层构成，所述中间层可以设置有多个，多个中间层同样也是层叠设置。进一步地，在本发明实施例中，对基板5的板材和基板5的层数无要求，所以基板5的板材可选择普通的低成本FR4材料，基板5的板厚可以在1.5mm至1.7mm之间，基板5的叠层层数可以选择6、8、10层等等。

当然，本实施例仅仅是对基板5的板材、板厚、叠层层数进行举例说明，但是并不对此进行限制，本领域技术人员可以根据实际情况进行改变，能够起到相同的技术效果即可。

进一步地，在本发明实施例中，多个基板5上开设有导电通孔，对于导电通孔的开设方式，可以沿层叠方向依次贯穿所述顶层1、所述中间层以及所述底层。

进一步地，在本发明实施例中，基板5上可以根据实际情况设置不同数量的焊接区，如图1和图2所示，可以设置三个焊接区，每个焊接区可以对应连接一个CEM连接器。所述焊接区包括一对顶层焊盘排和一对底层焊盘排，一对顶层焊盘排用于分别与所述CEM连接器的两排引脚对应连接，一对底层焊盘排用于分别与各自对应的通信线缆连接。

顶层焊盘排的焊盘和底层焊盘排的焊盘可以设置有多个，不同的焊盘数量与CEM连接器的具体型号相关。焊盘适于与所述CEM连接器的引脚一一对应连接。

进一步地，在本发明实施例中，多个导电通孔开设在所述焊接区，所述导电通孔沿层叠方向依次贯穿所述顶层1、所述中间层以及所述底层，使所述顶层焊盘排中的焊盘和所述底层焊盘排中的焊盘通过所述导电通孔对应连接。

如此设置，本发明实施例将顶层焊盘排中的焊盘和底层焊盘排中的焊盘通过导电通孔对应连接，相较于现有技术的电路板布局而言，无需在电路板内部进行走线，从而大大减少了顶层焊盘排和底层焊盘排在电路板内部通信时产生的链路损耗。扩大了高速链路特别是PCIE5.0可支持的链路范围，为PCIE5.0的长链路设计提供了一种解决方案。并且，由于在电路板内部进行走线，因此电路板的不再需要超低损耗特性的板材，直接用普通的FR4材料即可，相较于超低损耗特性的板材而言，使用普通的FR4材料可节省板材成本77%以上。进一步地，由于电路板不再需要走线层面，所以电路板的层数可从12层甚至16层降低到6层，以上也大大节省了电路板的成本，提高了产品性价比。

进一步地，在一种可选的实施方式中，一对顶层焊盘排分别为第一顶层焊盘排61和第二顶层焊盘排62，一对底层焊盘排分别为第一底层焊盘排和第二底层焊盘排。每个顶层焊盘排由多个顶层焊盘组构成，每个顶层焊盘组的焊盘均包括第一地极21、第一信号正极22、第一信号负极23、第二地极24。每个底层焊盘排由多个底层焊盘组构成，每个底层焊盘组的焊盘均包括第三地极31、第二信号正极32、第二信号负极33、第四地极34。所述导电通孔包括过孔4，第一信号正极22和第二信号正极32通过第一个过孔4通信连接，第一信号负极23和第二信号负极33通过第二个过孔4通信连接。

具体地，在本发明实施例中，所述顶层焊盘组的焊盘为较宽的长方形结构，所述顶层焊盘组的焊盘从一侧到另一侧依次为第一地极21、第一信号正极22、第一信号负极23、第二地极24。所述底层焊盘组的焊盘同样为较宽的长方形结构，从一侧到另一侧依次为第三地极31、第二信号正极32、第二信号负极33、第四地极34。

如此设置，本发明实施例通过设置第一顶层焊盘排61和第二顶层焊盘排62，第一底层焊盘排和第二底层焊盘排，这样的话，技术人员可以根据CEM连接器6的实际连接情况，直接与电路板安装即可，例如，当技术人员选用CEM连接器6与电路板的其中一个焊接区进行连接时，使焊接区上的第一顶层焊盘排61与CEM连接器6的一排引脚连接，第二顶层焊盘排62与CEM连接器6的另一排引脚连接。因此，提高了技术人员选用电路板的灵活度，在一定程度上可以提高生产效率。

需要注意的是，本领域技术人员可以根据CEM连接器6在基板5上具体的设置位置调整焊接区中第一顶层焊盘排61和第二顶层焊盘排62位置，从而对应调整基板5上各个通孔的位置。

例如，需要将CEM连接器6放置到电路板的顶部边缘时，如图1中，从上往下数第一个CEM连接器6，该焊接区的第一顶层焊盘排61靠近电路板的顶部边缘，焊接区的第二顶层焊盘排62远离电路板的顶部边缘。

例如，需要将CEM连接器6放置到电路板的底部边缘时，如图1中，从上往下数第三个CEM连接器6，该焊接区的第一顶层焊盘排61靠近电路板的底部边缘，焊接区的第二顶层焊盘排62靠近电路板的顶部边缘。

以下对具体的设置情况进行详细说明。

进一步地，在一种可选的实施方式中，如图4和图5所示，在电路板中所述第一顶层焊盘排61与所述第一底层焊盘排连接时，

所述第一顶层焊盘排61的第一信号正极22与所述第一底层焊盘排的第二信号正极32对应连接，所述第一顶层焊盘排61的第二信号正极32与所述第一底层焊盘排的第二信号负极33对应连接。

所述第一顶层焊盘排61的第一地极21与所述第一底层焊盘排的第三地极31对应连接，所述第一顶层焊盘排61的第二地极24与所述第一底层焊盘排的第四地极34对应连接。

进一步地，在一种可选的实施方式中，所述导电通孔还包括多个第一地孔211，第一地孔211开设在所述第一顶层焊盘排61的第一地极21上，所述第一地孔211依次贯穿所述顶层1、所述中间层以及所述底层；所述第一地孔211与基板5的接地层连接。

进一步地，在一种可选的实施方式中，所述第一顶层焊盘排61的第一地极21上开设有三个第一地孔211，其中一个第一地孔211与所述第一顶层焊盘排61的第一信号正极22的中心区域对齐；三个第一地孔211之间等间距设置。

进一步地，在一种可选的实施方式中，所述导电通孔还包括多个第二地孔241，第二地孔241开设在所述第一顶层焊盘排61的所述第二地极24上，所述第二地孔241依次贯穿所述顶层1、所述中间层以及所述底层；所述第二地孔241与基板5的接地层连接。

进一步地，在一种可选的实施方式中，所述第一顶层焊盘排61的第二地极24上开设有三个第二地孔241，其中一个第二地孔241与所述第一信号负极23的中心区域对齐；三个第二地孔241之间等间距设置。

进一步地，在一种可选的实施方式中，所述导电通孔还包括第三地孔311和第四地孔341。

具体地，沿三个所述第一地孔211的排列方向，所述第三地孔311开设在所述第三地极31的前后两端；所述第三地孔311依次贯穿所述底层、所述中间层以及所述顶层1。所述第三地孔311通过所述顶层1中的走线与所述第一地孔211连接。对于第四地孔341的设置位置，同样地，也可以沿三个所述第二地孔241的排列方向，将所述第四地孔341开设在所述第四地极34的前后两端，所述第四地孔341依次贯穿所述底层、所述中间层以及所述顶层1；所述第四地孔341通过所述顶层1中的走线与所述第二地孔241连接。

如此设置，本发明实施例将第一顶层焊盘排61中的焊盘和第一底层焊盘排中的焊盘通过导电通孔对应连接，相较于现有技术的电路板布局而言，无需在电路板内部进行走线，从而大大减少了第一顶层焊盘排61和第一底层焊盘排在电路板内部通信时产生的链路损耗。扩大了高速链路特别是PCIE5.0可支持的链路范围，为PCIE5.0的长链路设计提供了一种解决方案。并且，由于在电路板内部进行走线，因此电路板的不再需要超低损耗特性的板材，直接用普通的FR4材料即可，相较于超低损耗特性的板材而言，使用普通的FR4材料可节省板材成本77%以上。进一步地，由于电路板不再需要走线层面，所以电路板的层数可从12层甚至16层降低到6层，以上也大大节省了电路板的成本，提高了产品性价比。

需要注意的是，图5中所示的实施方式，适用于靠近基板5的边缘设置，如图4的A部分所示位置。

进一步地，在一种可选的实施方式中，如图4和图9所示，在所述第二顶层焊盘排62与所述第二底层焊盘排连接时：

所述第二顶层焊盘排62的第一信号正极22与所述第二底层焊盘排的第二信号正极32对应连接，所述第二顶层焊盘排62的第二信号正极32与所述第二底层焊盘排的第二信号负极33对应连接。

所述第二顶层焊盘排62的第一地极21与所述第二底层焊盘排的第三地极31对应连接，所述第二顶层焊盘排62的第二地极24与所述第二底层焊盘排的第四地极34对应连接。

进一步地，在一种可选的实施方式中，所述导电通孔还包括多个第五地孔212，第五地孔212开设在所述第二顶层焊盘排62的第一地极21上，所述第五地孔212依次贯穿所述顶层1、所述中间层以及所述底层；所述第五地孔212与基板5的接地层连接。

进一步地，在一种可选的实施方式中，所述第二顶层焊盘排62的第一地极21上开设有三个第五地孔212，其中一个第五地孔212与所述第二顶层焊盘排62的第一信号正极22的中心区域对齐；三个第五地孔212之间等间距设置。

进一步地，在一种可选的实施方式中，所述导电通孔还包括多个第六地孔242，第六地孔242开设在所述第二顶层焊盘排62的第二地极24上，所述第六地孔242依次贯穿所述顶层1、所述中间层以及所述底层；所述第六地孔242与基板5的接地层连接。

进一步地，在一种可选的实施方式中，所述第二顶层焊盘排62的第二地极24上开设有三个第六地孔242，其中一个第六地孔242与所述第二顶层焊盘排62的第一信号负极23的中心区域对齐；三个第六地孔242之间等间距设置。

进一步地，在一种可选的实施方式中，所述导电通孔还包括两个第七地孔312，第七地孔312开设在所述第二顶层焊盘排62的第一地极21的一侧。所述第七地孔312通过所述顶层1中的走线与所述第五地孔212通信连接。

进一步地，在一种可选的实施方式中，所述导电通孔还包括第八地孔313，第八地孔313开设在所述顶层1，且位于所述第七地孔312远离所述第二顶层焊盘排62的第一地极21的一侧；所述第八地孔313通过所述顶层1中的走线与所述第七地孔312通信连接。

进一步地，在一种可选的实施方式中，所述导电通孔还包括两个第九地孔342，第八地孔313开设在所述第二顶层焊盘排62的所述第二地极24的一侧；所述第九地孔342通过所述顶层1中的走线与所述第六地孔242通信连接。

进一步地，在一种可选的实施方式中，所述导电通孔还包括第十地孔343，第十地孔343开设在所述顶层1，且位于所述第九地孔342远离所述第二顶层焊盘排62的第二地极24的一侧；所述第十地孔343通过所述顶层1中的走线与所述第九地孔342通信连接。

如此设置，本发明实施例将第二顶层焊盘排62中的焊盘和第二底层焊盘排中的焊盘通过导电通孔对应连接，相较于现有技术的电路板布局而言，无需在电路板内部进行走线，从而大大减少了第二顶层焊盘排62和第二底层焊盘排在电路板内部通信时产生的链路损耗。扩大了高速链路特别是PCIE5.0可支持的链路范围，为PCIE5.0的长链路设计提供了一种解决方案。并且，由于在电路板内部进行走线，因此电路板的不再需要超低损耗特性的板材，直接用普通的FR4材料即可，相较于超低损耗特性的板材而言，使用普通的FR4材料可节省板材成本77%以上。进一步地，由于电路板不再需要走线层面，所以电路板的层数可从12层甚至16层降低到6层，以上也大大节省了电路板的成本，提高了产品性价比。

需要注意的是，图9中所示的实施方式，适用于远离基板5的边缘设置，具体如图4中B部分位置所示。且第七地孔312、第八地孔313、第九地孔342、第十地孔343设置在远离基板5的边缘的一侧。

进一步地，在一种可选的实施方式中，所述中间层设置有四层，沿着层叠方向，依次设置有第一接地层、第一功能层、第二功能层、第二接地层。其中，第一功能层用于供电和铺地，第二功能层同样可以用于供电和铺地。

当然，本实施例仅仅是对中间层的层数和类型进行举例说明，但是并不对此进行限制，本领域技术人员可以根据实际情况进行改变，能够起到相同的技术效果即可。

进一步地，在一种可选的实施方式中，所述顶层1中敷设有第一差分信号线，所述第一接地层中位于所述第一差分信号线的引脚下方的区域设置有第一挖空区。所述第一功能层上设置有地平面，所述地平面同时与所述第一挖空区、所有的地孔对应设置。在本发明实施例中，第一差分信号线可以为高速差分信号线。

如此设置，由于CEM连接器6的引脚宽度较宽，其参考平面为第一接地层的地。此种情况下其阻抗值比需要的阻抗值小很多。为了增加CEM连接器6的引脚处的阻抗，将第一差分信号线的引脚下方的第一接地层的地挖空，使第一差分信号线的引脚参考第一功能层的地，从而可以增大此处的阻抗值。同时，还可以给第一差分信号线提供回流路径，从而可优化信号的质量。

进一步地，在一种可选的实施方式中，所述底层中敷设有第二差分信号线，所述第一接地层中位于所述第二差分信号线的引脚下方的区域设置有第二挖空区；所述第一功能层上设置有地平面，所述地平面同时与所述第二挖空区、所有的地孔对应设置。在本发明实施例中，第二差分信号线可以为高速差分信号线。

如此设置，由于底层焊盘组的焊盘宽度较宽，其参考平面为第二接地层的地。此种情况下其阻抗值比需要的阻抗值小很多。为了增加底层焊盘组的焊盘处的阻抗，将第二差分信号线的引脚上方的第二接地层的地挖空，使第二差分信号线的引脚参考第二功能层的地，从而可以增大此处的阻抗值。同时，还可以给第二差分信号线提供回流路径，从而可优化信号的质量。

进一步地，在一种可选的实施方式中，所述第一差分信号线与所述第二差分信号线在经过部分所述导电通孔之后，对所经过的导电通孔周边的铺铜面进行挖空，使导电通孔的阻抗在76.5ohm至93.5ohm之间。

在一种可选的实施方式中，所述顶层1中设置有用于为CEM连接器6供电的电源线，所述电源线的引脚直接与电源供电模块连接。

下面通过具体设计步骤对本发明进一步说明，具体步骤包括：

1）、设计电路板的叠层。对板材和第一功能层数量无特殊要求，可选择普通的低成本FR4材料即可，对于1.6mm板厚，基板5的层数可以选择6层板。

2）、先根据电路板所支持的CEM连接器6的数量，在顶层1放置好CEM连接器6，在CEM连接器6固定后，其顶层焊盘排和底层焊盘排中焊盘的大小和位置也将固定；如图10至图12所示，本实施例中所选用的CEM连接器6的引脚的长和宽分别为79mil、28mil。即焊盘的长和宽分别为79mil、28mil。相邻两个引脚之间的空隙为11.37mil。

3）、选择焊线的延伸方向，放置底层焊盘排，并打导电通孔。底层焊盘排中焊盘的长和宽分别为79mil、14mil，焊盘之间的初始空隙也为11.37mil。导电通孔选择8-18-28的孔，也就是其导电通孔直径为8mil，覆盖在导电通孔上的焊盘直径为18mil，反焊盘直径为28mil。

4）、将电路板内部的走线或者地平面完成连接，并按照第一挖空区和第二挖空区进行挖空；

5）、如图7和图11所示，对顶层1的高速差分信号的引脚下方的第一接地层做挖空处理，并在挖空位置和地孔的位置的相对第一功能层的位置铺地平面；如图15所示，挖空大小为左右间距90.11mil，上下间距79mil；

6）、如图11和图12所示，对底层的高速差分信号的引脚上方的第二接地层做挖空处理，并在挖空位置和有地孔的位置的相对第二功能层的位置铺地平面；挖空大小为左右间距62.11mil，上下间距79mil；

7）、如图13所示，对导电通孔的周围有铺铜的层面进行挖空处理；同时，将导电通孔进行合并挖空处理，如图14所示，挖洞大小为28mil；

8）、对挖空区域以及导电通孔的中心间距设定扫描范围；并进行各个挖空区域和导电通孔中心间距的仿真分析，挑选出阻抗最有组合，进行最终电路板的设计；对于仿真分析，可以将电路板的相关模型，线缆模型导入HFSS仿真软件，并设置扫描参数，底层焊盘组的焊盘之间的空隙从11.37mil扫描到30mil；对于第一接地层的挖洞，左右挖空大小从67.37mil扫描到90.11mil，上下挖空大小从79mil扫描到100mil；对于第二接地层的挖洞，左右挖空大小跟随接地引脚的不同而变化；导电通孔的中心间距从30mil扫描到49.37mil；仿真结果如图21所示，纵轴为阻抗，横轴为时间；

9）、上述步骤1至8为单个高速差分线的设计，此差分线设计完成后，其它差分线同样处理即可。设计完成高速差分线后，可以增加低速信号线，将顶层1的低速信号线与底层对应焊盘用导电通孔连接，以完成低速信号的设计：

10）、将顶层CEM连接器6的电源引脚连接到电源供电模块，因其供电不通过焊线供电，直接将顶层1的电源引脚与其需要的电源供电模块连接即可；

11）、设计完成后，将电路板打板，并在底层的焊盘上焊线，并进行此电路板的阻抗测试，根据测试结果和仿真结果，继续优化设计直至满足阻抗规范要求即可。具体地，可以对整个模型用HFSS仿真软件进行仿真分析，并选择阻抗最优解。

12）、最终导电通孔的中心间距为33.2mil，第一接地层的挖空大小为左右间距90.11mil，上下间距79mil，底层焊盘组的焊盘之间的间隙为17.5mil，第二接地层的挖空大小为左右间距80.5mil，上下间距为83mil。

第二方面，本发明还提供了一种服务器系统，该服务器系统包括：

主板，设置有CPU处理器；

如上述任一实施方式所述的电路板，设置有顶层焊盘排和底层焊盘排；所述底层焊盘排与通信线缆的一端连接，所述通信线缆的另一端与所述主板连接；

CEM连接器6，与所述顶层焊盘排连接；所述CEM连接器6用于插接PCIE设备。

虽然结合附图描述了本发明的实施例，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下做出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (7)

1.一种转接卡的电路板，其特征在于，包括：

基板（5），至少由层叠设置的顶层（1）、中间层以及底层构成；

至少一个焊接区，设置在所述基板（5）上；所述焊接区用于与CEM连接器（6）进行焊接；

所述焊接区包括一对顶层焊盘排和一对底层焊盘排，一对顶层焊盘排用于分别与所述CEM连接器（6）的两排引脚对应连接；一对底层焊盘排用于分别与各自对应的通信线缆连接；

多个导电通孔，开设在所述焊接区；所述导电通孔沿层叠方向依次贯穿所述顶层（1）、所述中间层以及所述底层，使所述顶层焊盘排中的焊盘和所述底层焊盘排中的焊盘通过所述导电通孔对应连接；

一对顶层焊盘排分别为第一顶层焊盘排（61）和第二顶层焊盘排（62），一对底层焊盘排分别为第一底层焊盘排和第二底层焊盘排；

每个顶层焊盘排由多个顶层焊盘组构成，每个顶层焊盘组的焊盘均包括第一地极（21）、第一信号正极（22）、第一信号负极（23）、第二地极（24）；

每个底层焊盘排由多个底层焊盘组构成，每个底层焊盘组的焊盘均包括第三地极（31）、第二信号正极（32）、第二信号负极（33）、第四地极（34）；

所述导电通孔包括过孔（4），第一信号正极（22）和第二信号正极（32）通过第一个过孔（4）通信连接，第一信号负极（23）和第二信号负极（33）通过第二个过孔（4）通信连接；

在所述第一顶层焊盘排（61）与所述第一底层焊盘排连接时：

所述第一顶层焊盘排（61）的第一信号正极（22）与所述第一底层焊盘排的第二信号正极（32）对应连接，所述第一顶层焊盘排（61）的第一信号负极（23）与所述第一底层焊盘排的第二信号负极（33）对应连接；

所述第一顶层焊盘排（61）的第一地极（21）与所述第一底层焊盘排的第三地极（31）对应连接，所述第一顶层焊盘排（61）的第二地极（24）与所述第一底层焊盘排的第四地极（34）对应连接；

所述导电通孔还包括：

多个第一地孔（211），开设在所述第一顶层焊盘排（61）的第一地极（21）上，所述第一地孔（211）依次贯穿所述顶层（1）、所述中间层以及所述底层；所述第一地孔（211）与基板（5）的接地层连接；

所述第一顶层焊盘排（61）的第一地极（21）上开设有三个第一地孔（211），其中一个第一地孔（211）与所述第一顶层焊盘排（61）的第一信号正极（22）的中心区域对齐；三个第一地孔（211）之间等间距设置；

所述导电通孔还包括：

多个第二地孔（241），开设在所述第一顶层焊盘排（61）的所述第二地极（24）上，所述第二地孔（241）依次贯穿所述顶层（1）、所述中间层以及所述底层；所述第二地孔（241）与基板（5）的接地层连接；

所述第一顶层焊盘排（61）的第二地极（24）上开设有三个第二地孔（241），其中一个第二地孔（241）与所述第一信号负极（23）的中心区域对齐；三个第二地孔（241）之间等间距设置；

所述导电通孔还包括：

第三地孔（311），沿三个所述第一地孔（211）的排列方向，所述第三地孔（311）开设在所述第三地极（31）的前后两端；所述第三地孔（311）依次贯穿所述底层、所述中间层以及所述顶层（1）；所述第三地孔（311）通过所述顶层（1）中的走线与所述第一地孔（211）连接；

第四地孔（341），沿三个所述第二地孔（241）的排列方向，所述第四地孔（341）开设在所述第四地极（34）的前后两端，所述第四地孔（341）依次贯穿所述底层、所述中间层以及所述顶层（1）；所述第四地孔（341）通过所述顶层（1）中的走线与所述第二地孔（241）连接；

在所述第二顶层焊盘排（62）与所述第二底层焊盘排连接时：

所述第二顶层焊盘排（62）的第一信号正极（22）与所述第二底层焊盘排的第二信号正极（32）对应连接，所述第二顶层焊盘排（62）的第一信号负极（23）与所述第二底层焊盘排的第二信号负极（33）对应连接；

所述第二顶层焊盘排（62）的第一地极（21）与所述第二底层焊盘排的第三地极（31）对应连接，所述第二顶层焊盘排（62）的第二地极（24）与所述第二底层焊盘排的第四地极（34）对应连接；

所述导电通孔还包括：

多个第五地孔（212），开设在所述第二顶层焊盘排（62）的第一地极（21）上，所述第五地孔（212）依次贯穿所述顶层（1）、所述中间层以及所述底层；所述第五地孔（212）与基板（5）的接地层连接；

所述第二顶层焊盘排（62）的第一地极（21）上开设有三个第五地孔（212），其中一个第五地孔（212）与所述第二顶层焊盘排（62）的第一信号正极（22）的中心区域对齐；三个第五地孔（212）之间等间距设置；

所述导电通孔还包括：

多个第六地孔（242），开设在所述第二顶层焊盘排（62）的第二地极（24）上，所述第六地孔（242）依次贯穿所述顶层（1）、所述中间层以及所述底层；所述第六地孔（242）与基板（5）的接地层连接；

所述第二顶层焊盘排（62）的第二地极（24）上开设有三个第六地孔（242），其中一个第六地孔（242）与所述第二顶层焊盘排（62）的第一信号负极（23）的中心区域对齐；三个第六地孔（242）之间等间距设置。

2.根据权利要求1所述的电路板，其特征在于，所述导电通孔还包括：

两个第七地孔（312），开设在所述第二顶层焊盘排（62）的第一地极（21）的一侧；所述第七地孔（312）通过所述顶层（1）中的走线与所述第五地孔（212）通信连接；

第八地孔（313），开设在所述顶层（1），且位于所述第七地孔（312）远离所述第二顶层焊盘排（62）的第一地极（21）的一侧；所述第八地孔（313）通过所述顶层（1）中的走线与所述第七地孔（312）通信连接。

3.根据权利要求2所述的电路板，其特征在于，所述导电通孔还包括：

两个第九地孔（342），开设在所述第二顶层焊盘排（62）的所述第二地极（24）的一侧；所述第九地孔（342）通过所述顶层（1）中的走线与所述第六地孔（242）通信连接；

第十地孔（343），开设在所述顶层（1），且位于所述第九地孔（342）远离所述第二顶层焊盘排（62）的第二地极（24）的一侧；所述第十地孔（343）通过所述顶层（1）中的走线与所述第九地孔（342）通信连接。

4.根据权利要求1至3任一项所述的电路板，其特征在于，所述中间层设置有四层，沿着层叠方向，依次设置有第一接地层、第一功能层、第二功能层、第二接地层。

5.根据权利要求4所述的电路板，其特征在于，该电路板还包括：

第一差分信号线，敷设在所述顶层（1）中；所述第一接地层中位于所述第一差分信号线的引脚下方的区域设置有第一挖空区；所述第一功能层上设置有地平面，所述地平面同时与所述第一挖空区、所有的地孔对应设置；

第二差分信号线，敷设在所述底层中；所述第一接地层中位于所述第二差分信号线的引脚下方的区域设置有第二挖空区；所述第一功能层上设置有地平面，所述地平面同时与所述第二挖空区、所有的地孔对应设置。

6.根据权利要求5所述的电路板，其特征在于，所述第一差分信号线与所述第二差分信号线在经过部分所述导电通孔之后，对所经过的导电通孔周边的铺铜面进行挖空，使导电通孔的阻抗在76.5ohm至93.5ohm之间。

7.一种服务器系统，其特征在于，包括：

主板，设置有CPU处理器；

如权利要求1至6中任一项所述的电路板，设置有顶层焊盘排和底层焊盘排；所述底层焊盘排与通信线缆的一端连接，所述通信线缆的另一端与所述主板连接；

CEM连接器（6），与所述顶层焊盘排连接；所述CEM连接器（6）用于插接PCIE设备。